JPH04282530A - パターニング方法 - Google Patents

パターニング方法

Info

Publication number
JPH04282530A
JPH04282530A JP3045089A JP4508991A JPH04282530A JP H04282530 A JPH04282530 A JP H04282530A JP 3045089 A JP3045089 A JP 3045089A JP 4508991 A JP4508991 A JP 4508991A JP H04282530 A JPH04282530 A JP H04282530A
Authority
JP
Japan
Prior art keywords
material layer
layer
intermediate layer
etching
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3045089A
Other languages
English (en)
Inventor
Hidetoshi Watanabe
英俊 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3045089A priority Critical patent/JPH04282530A/ja
Publication of JPH04282530A publication Critical patent/JPH04282530A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、パターニング方法に係
わり、特に例えば電界放出型マイクロカソードの形成に
適用して好適なパターニング方法に係わる。
【0002】
【従来の技術】カソードの大きさが数μm以下程度とさ
れた微小サイズの電界放出型カソードとして、スピント
(Spindt)型の電界放出型マイクロカソードが知
られている。このスピント型の電界放出型マイクロカソ
ードを図2を参照して説明する。
【0003】図2において、1は導電性の例えばSi等
より成る基板で、この基体1上に例えば錐体状のW,M
o等の高融点かつ低仕事関数の金属から成り、尖鋭な先
端形状を有する例えば円錐状のカソード9が形成され、
その周囲にSiO2 等より成る絶縁層2が形成され、
この絶縁層2の上には、例えばMo,W,Cr等の高融
点金属から成るゲート電極3がカソード9に対する対向
電極として配置された構造を採る。
【0004】このような電界放出型マイクロカソードを
得る方法としては、例えば図3Aに示すように、先ずS
i等より成る基体1を用意し、これの上に所要の厚さの
例えば1〜1.5μm程度の厚さを有するSiO2 等
より成る絶縁層2をCVD(化学的気相成長)法等によ
り全面的に被着し、更にMo等より成る金属層3aを厚
さ数千Å程度例えば4000Åとして蒸着、スパッタリ
ング等により全面的に被着し、更にこの上にレジスト4
を全面的に塗布する。
【0005】そして図3Bに示すように、フォトリソグ
ラフィ等の適用によって、パターン露光、現像を施して
レジスト4に例えば円形の開口5aを、例えばその開口
幅w即ち直径を1μm程度として穿設する。そして更に
この開口5aを通じて金属層3aに対してRIE(反応
性イオンエッチング)等の異方性エッチングを行い、開
口5aと同様の開口幅即ち同様の直径を有する開口5を
穿設して、電極層3aより成るゲート電極3を形成する
。そしてこの開口5を通じて絶縁層2に対する等方性の
例えばウェットエッチングを行い、キャビティ6を形成
する。この絶縁層2に対するエッチングはオーバーエッ
チングとし、ゲート電極3の開口5の周辺部が、絶縁層
2のキャビティ6の内壁よりひさし状に突出するように
なす。
【0006】次に図3Cにおいて矢印aで示すように、
開口5内及びキャビティ6内に被着しない角度をもって
基体1を回転しながら斜め蒸着を行い、ゲート電極3上
に中間層7を被着形成する。この中間層7は、この上に
被着する後述する材料層に対してエッチング選択性を有
する、例えばAl等により構成し、またこのときの基体
1の表面に対する斜め蒸着の角度θは5°〜20°程度
とする。この斜め蒸着によって、開口5上において中間
層7の径が実質的に狭められて被着される。
【0007】そしてこの後図3Dに示すように、例えば
Mo等より成る材料層8を垂直蒸着等により全面的に被
着して、キャビティ6内に例えば円錐状のカソード9を
形成する。このとき、開口5周辺の中間層7の径が上述
の斜め蒸着によって狭められて被着されて成るため、こ
れに従って材料層8の開口5周辺の実質的な径が時間と
共に狭められ、この開口5を通じて基体1上に堆積され
るカソード9は、漸次その厚みの成長に伴って小径とな
る錐状例えば円錐状として形成される。
【0008】そしてこの後、例えばNaOH等の中間層
7のみを溶融除去し得るエッチング液を用いて中間層7
を除去し、同時にこれの上の材料層8を除去するいわゆ
るリフトオフを行って、図2に示す電界放出型マイクロ
カソードを得ることができる。
【0009】このようにして形成した電界放出型マイク
ロカソードは、ゲート電極3とカソード9との間に、約
106 V/cm程度以上の電圧を印加することにより
、カソード9を熱することなく電子放出を行わせること
ができる。そして、このような微小サイズの電界放出型
マイクロカソードによれば、実質的にゲート電圧を数十
〜数百V程度とできて、比較的低電圧による動作が可能
となる。
【0010】しかしながら、上述したような電界放出型
マイクロカソードのように、パターニングによって得よ
うとする構造即ちカソード9が円錐形状であるためにこ
れの上に被着する材料層8がひさし状となる場合、この
ひさし状材料層8によって開口5が塞がるために、中間
層7に対するエッチング液が中間層7に達しない部分が
生じる場合がある。このため、中間層7の剥離を充分行
えない場合があり、中間層7上の材料層8が被着したま
ま残留してしまう恐れがあった。特に、例えば平面型デ
ィスプレイ等においてその電子銃としてこの電界放出型
マイクロカソードを用いる場合は、数億個程度の微小な
サイズの電界放出型マイクロカソードを10μmピッチ
程度で配置する必要があり、導電性を有する材料層8や
、中間層7等の残留する部分が生じると、電子放出特性
やカットオフ特性の変動が生じ、またゲート電極3とカ
ソード9との短絡等により不良品の増加を招く等して、
歩留りの低下を来す恐れがある。
【0011】また本出願人は、先に特開昭56−160
740号公開公報において、このような斜め蒸着を用い
ない電界放出型マイクロカソードの製造方法を提案した
。この方法は、上述の電界放出型マイクロカソードを形
成する基体として単結晶Si等の結晶性基体を用いるも
のである。先ずSi基体等の一方の主面に所要の透孔を
有するマスク層を形成し、この透孔を通じて結晶学的エ
ッチングを行って例えば錐状凹部を形成し、この錐状凹
部内に所要のW等より成る電極層を蒸着、スパッタリン
グ等により被着し、更に絶縁性の補強材を凹部内を埋込
むように被着する。そしてこの基体の他の面即ち裏面上
から通常の即ち非結晶学的エッチングを行い、主面上に
形成した凹部内の電極層の錐体頂部を露出させるように
してこれをカソード先端部とし、その後この裏面上に一
旦露出させたカソードを埋込むように絶縁層を被着し、
更に導電層を被着した後、上述の図3A〜Bにおいて説
明した例と同様の製法をもって絶縁層及び導電層に透孔
を穿設し、カソードを露出させて電界放出型マイクロカ
ソードを得ている。
【0012】このような方法による場合は、カソードの
先端を確実に鋭角をもって錐状に形成することができる
。しかしながら、上述したように結晶学的エッチングを
もってその形状を制御する方法を採るため、基体の材料
の選択性が限定されることとなる。
【0013】
【発明が解決しようとする課題】本発明は、上述したよ
うな例えば電界放出型マイクロカソードの製造工程にお
けるように、不要部分の即ち中間層7上の材料層8のみ
を確実に除去して、所要のパターンの材料層を得るパタ
ーニング方法を提供することを目的とする。
【0014】
【課題を解決するための手段】本発明エッチング方法を
示す製造工程図を図1A〜Cに示す。本発明は、図1A
に示すように、所要のパターンの中間層7を被着形成す
る工程と、この中間層7上を含んで全面的に目的とする
パターンを形成する材料層8を被着する工程と、図1B
に示すように、その後この材料層8に対して、その少な
くとも一部の厚みに関して斜めイオンエッチングを行う
工程と、その後図1Cに示すように、中間層7を除去し
て材料層8のパターニングを行う工程とを有する。
【0015】
【作用】上述したように、本発明パターニング方法では
、所要のパターンの中間層7を被着形成した後、中間層
7上を含んで全面的に目的とするパターンを構成する材
料層8を被着して、その後この材料層8に対して、その
少なくとも一部の厚みに関して斜めイオンエッチングを
行って後、中間層7を除去してこの材料層8のパターニ
ングを行うものであるが、このように斜めイオンエッチ
ングによって材料層8を確実に除去することによって、
下層構造即ち得ようとするパターンの材料層に対して損
傷を与えることなく、上層の不要部分の材料層8のみを
除去することができる。
【0016】
【実施例】以下図1及び図2を参照して本発明パターニ
ング方法を詳細に説明する。この例では、本発明パター
ニング方法を例えば円錐状の電界放出型マイクロカソー
ドの製造工程に適用した場合を示す。図1Aにおいて、
図3A〜Dに対応する部分には同一符号を付して説明す
る。
【0017】先ず図1Aに示すように、Si等より成る
基体1を用意し、これの上に所要の厚さの例えば1〜1
.5μm程度の厚さを有するSiO2 等より成る絶縁
層2をCVD法等により全面的に被着し、更にMo等の
金属層を、厚さ数千Å程度例えば4000Åとして蒸着
、スパッタリング等により全面的に被着した後、図示し
ないがフォトリソグラフィ等の適用によって、フォトレ
ジストの塗布、パターン露光、現像の後、RIE等の異
方性エッチングを行って例えば直径1〜1.5μm程度
の円形の開口5を穿設して、ゲート電極3を形成する。 そしてこの開口5を通じて絶縁層2に対するエッチング
を行い、キャビティ6を形成する。図3A〜Dにおいて
説明した例と同様に、この場合においてもこの絶縁層2
に対するエッチングはオーバーエッチングとし、ゲート
電極3の開口5の周辺部分が、絶縁層2のキャビティ6
の内壁よりひさし状に突出するようになす。そして開口
5内及びキャビティ6内に被着しない角度例えば5°〜
20°程度の角度をもって、基体1を回転しながら斜め
蒸着を行い、ゲート電極3上に中間層7を被着形成する
。この中間層7は、この上に被着する後述する材料層に
対してエッチング選択性を有する、例えばAl等により
形成する。この斜め蒸着によって、開口5上において中
間層7の径が実質的に狭められて被着されるため、続い
て例えばMo等より成る材料層8を垂直蒸着等により全
面的に被着しても、開口5上の狭められた径に従って材
料層8の開口5周辺の実質的な径が時間と共に狭められ
、キャビティ6内においてカソード9が漸次その厚みの
成長に伴って小径となる錐状例えば円錐状として形成さ
れる。
【0018】そしてこの後、図1Bにおいて矢印cで示
すように、例えばAr+ 等の成分比率の大なるイオン
性の高いスパッタリングによって、イオン粒子の加速電
圧を数十〜数千Vとして、Mo等より成る材料層8に対
して異方性に優れた斜めイオンエッチングを行う。この
とき材料層8に対するエッチングが進行して、開口5上
に孔部10が開き始めても、イオンがこの孔部10内に
入り込まないように、その開口5の幅wに応じて、基体
1の表面に対するイオンの照射角度θを5°〜20°程
度に選定する。このようにある程度の角度をもってエッ
チングを行うことにより、キャビティ6内のカソード9
にはイオンは到達せず、カソード9への損傷を確実に回
避することができる。
【0019】そしてこのイオンエッチングを続けると、
Al等より成る中間層7上においてそのエッチングが停
止する。そして更にこの中間層7をNaOH,KOH等
のエッチング液を用いたウェットエッチングによって除
去するか、或いは例えば図1Cに示すように、斜めイオ
ンエッチング等によって除去する。このようにして、中
間層7を除去して、図2に示す電界放出型マイクロカソ
ードを得ることができ、従ってこのような電界放出型マ
イクロカソードを電子銃として用いるディスプレイ等に
おいて、数億個程度の電界放出型マイクロカソードを確
実に形成して、特性の均一なディスプレイを得ることが
できる。
【0020】尚、上述の実施例においては、図1B〜C
の工程において、中間層7上の材料層8を完全に除去す
るまで斜めイオンエッチングを行ったが、例えば中間層
7上の材料層8に対してその一部の厚みに対してエッチ
ングを行って、開口5上に孔部10が穿設されたときに
その斜めイオンエッチングを停止し、この孔部10を通
じて例えば中間層7に対してNaOH等によってウェッ
トエッチングを行い、中間層7及びこれの上の材料層8
を同時に剥離して即ちリフトオフを行って、目的とする
パターンの材料層即ちこの場合カソード9を得るように
してもよい。
【0021】また、上述の斜めイオンエッチングの工程
において、基体1を回転させることによって、より均一
なエッチングを行うことができる。このように基体1を
回転させることによって、イオン源を複数個として、よ
り効率よくエッチングを行うこともできる。
【0022】更にまた、上述の実施例においては、円錐
状のカソード9を形成した場合について説明したが、そ
の他例えば断面錐状のストライプ状のカソードを形成す
る場合に本発明を適用することもできる。その場合は、
図1Aに示す工程おいて開口5の形状を例えば図1の紙
面に直交する方向に延長するストライプ状とし、中間層
7の斜め蒸着を、このストライプを挟む2方向から適切
な例えば5°〜20°程度の角度をもって行い、また図
1Bに示す工程において、斜めイオンエッチングを同様
に、ストライプを挟む2方向から行うことによって、上
述の実施例と同様に、材料層を確実に選択的に除去する
ことができて、断面錐状のストライプ状カソードを確実
に形成することができる。
【0023】また、上述の実施例においては、基体1と
して導電性を有するSi等を用いたが、その他例えばガ
ラス基板上に導電層を被着して成る基体等、種々の基体
を用いることができる。
【0024】また上述の実施例は、本発明パターニング
方法を電界放出型マイクロカソードの製造に用いた場合
であるが、その他例えばリフトオフ法によってパターニ
ングを行う場合、即ち所要のパターンの中間層を形成し
た後、この上にパターニングすべき材料層を全面的に被
着して、中間層上の材料層のみを除去して、目的とする
パターンの材料層を得る場合に、本発明パターニング方
法を適用することができる。
【0025】
【発明の効果】上述したように、本発明パターニング方
法では、除去すべき上層の材料層8を斜めイオンエッチ
ングによって除去することから、中間層7上の材料層9
を確実に除去することができて、即ちこの材料層9を選
択的に確実に除去することができる。特に基体1を回転
させながら斜めイオンエッチングを行う場合には、より
均一なエッチングを行うことができて、比較的大面積の
パターニングを確実に行うことができる。
【0026】また中間層7と材料層8とにエッチング選
択性を持たせることによって、確実かつ簡単に材料層8
を除去することができる。
【0027】更にまた、本発明パターニング方法を例え
ば電界放出型マイクロカソード等を有するディスプレイ
等の製造工程に適用した場合、その電子銃となる数億個
程度の電界放出型マイクロカソードを確実に形成するこ
とができて、各電界放出型マイクロカソードの特性の変
動を抑制して、ディスプレイの歩留りの向上をはかるこ
とができる。
【図面の簡単な説明】
【図1】本発明パターニング方法の一例を示す製造工程
図である。
【図2】電界放出型マイクロカソードの略線的拡大断面
図である。
【図3】従来の電界放出型マイクロカソードの製法の一
例を示す製造工程図である。
【符号の説明】
1  基体 2  絶縁層 3  ゲート電極 3a  金属層 4  レジスト 5  開口 6  キャビティ 7  中間層 8  材料層 9  カソード

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  所要のパターンの中間層を被着形成す
    る工程と、上記中間層上を含んで全面的に目的とするパ
    ターンを形成する材料層を被着する工程と、その後上記
    材料層に対して、その少なくとも一部の厚みに関して斜
    めイオンエッチングを行う工程と、その後上記中間層を
    除去して上記材料層のパターニングを行う工程とを有す
    ることを特徴とするパターニング方法。
JP3045089A 1991-03-11 1991-03-11 パターニング方法 Pending JPH04282530A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3045089A JPH04282530A (ja) 1991-03-11 1991-03-11 パターニング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3045089A JPH04282530A (ja) 1991-03-11 1991-03-11 パターニング方法

Publications (1)

Publication Number Publication Date
JPH04282530A true JPH04282530A (ja) 1992-10-07

Family

ID=12709593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3045089A Pending JPH04282530A (ja) 1991-03-11 1991-03-11 パターニング方法

Country Status (1)

Country Link
JP (1) JPH04282530A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255561A (ja) * 1995-03-20 1996-10-01 Nec Corp 電界放出冷陰極の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255561A (ja) * 1995-03-20 1996-10-01 Nec Corp 電界放出冷陰極の製造方法

Similar Documents

Publication Publication Date Title
US5458520A (en) Method for producing planar field emission structure
EP1221710B1 (en) Method of manufacturing triode carbon nanotube field emitter array
US5483118A (en) Field emission cold cathode and method for production thereof
US5651713A (en) Method for manufacturing a low voltage driven field emitter array
US5620832A (en) Field emission display and method for fabricating the same
US5791962A (en) Methods for manufacturing flat cold cathode arrays
JP2000021287A (ja) 電界放出型電子源及びその製造方法
JP3898243B2 (ja) 電界効果電子放出用マイクロ・チップ及びその製造方法
US7030545B2 (en) Field emission cathode with emitters formed of acicular protrusions with secondary emitting protrusions formed thereon
KR20020057791A (ko) 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법
JPH04282530A (ja) パターニング方法
JP3526462B2 (ja) 電界放出型陰極装置
JPH0831308A (ja) 電界放出冷陰極の製造方法
JPH0785779A (ja) 電界放出素子アレイの製造方法
JP3094464B2 (ja) 電界放出型マイクロカソードの製造方法
JP3044603B2 (ja) 電界放出素子の製造方法
JPH04284325A (ja) 電界放出型陰極装置
KR100257568B1 (ko) 전계방출표시 소자의 필드 에미터 어레이 형성방법
JPH08148083A (ja) フィールドエミッタの表面改質方法
KR100569269B1 (ko) 전계방출 표시소자의 제조방법
KR100569264B1 (ko) 전계방출 표시소자의 제조방법
JP2001143602A (ja) 電界放出型冷陰極及びその製造方法
JPH0541152A (ja) 電界放出陰極の製造方法
JPH07282720A (ja) 電子放出源の製造方法
KR100290136B1 (ko) 전계방출소자제조방법