JPH04314371A - 自己整列されたアノードを有するプレーナ・バキューム・マイクロエレクトロニック・デバイスを形成するための方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】この発明は、マイクロエレクトロニック・
デバイスに関するものであり、より詳細には、自己整列
されており、近接した間隔のエレメントを有するプレー
ナ・バキューム・マイクロエレクトロニック・デバイス
を形成するための方法に関するものである。

【０００２】高速の電子的システムにおいて用いるのに
有望な技術はバキューム・マイクロエレクトロニック・
デバイスであり、本質的には、コールド・エミッタを用
いたミニアチュア・バキューム・チューブである。一つ
のタイプのバキューム・マイクロエレクトロニック・デ
バイスで用いられる電界エミッタにおいては、その幅が
電界によって規定されるバキューム・エネルギ・バリヤ
に対して、電子のトンネル・スルーが生じる。エミッタ
の先端で生起する重要な電子のトンネル動作のために、
該先端における電界は比較的高い強度（例えば、１×１
０７　Ｖ／ｃｍ）まで十分に達することになる。このよ
うに高い電界に到達するためには、該エミッタには比較
的シャープな先端（例えば、クサビ、コーンまたはピラ
ミッド形状の先端部）が設けられる。更に、このエミッ
タはエキストラクション（抽出）電極に比較的近接して
設けられている。エミッタとエキストラクション（抽出
）電極との間のギャップが小さくなればなる程、必要な
電界強度を生成させるのに必要な電圧が低くなる。更に
、その間隔が狭くなればなる程、バキュームのために必
要な厳しさが少なくなる。これらの考察については次の
ような表題の雑誌の論文において詳細に検討されている
。 即ち、「バキューム・マイクロエレクトロニクス・デバ
イスにおける物理的考察（Ｐｈｙｓｉｃａｌ　Ｃｏｎｓ
ｉｄｅｒａｔｉｏｎｓ　ｉｎ　Ｖａｃｕｕｍ　Ｍｉｃｒ
ｏｅｌｅｃｔｒｏｎｉｃｓ　Ｄｅｖｉｃｅｓ，　）」エ
レクトロン・デバイス（Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃ
ｅｓ），ＩＥＥＥ，１９８９年１１月号，　Ｖｏｌ．　
３６，　Ｎｏ．１１，　ｐ．２６４１において、詳細に
検討されている。

【０００３】バキューム・マイクロエレクトロニック・
デバイスを製造するための一つの実際的な方法は、（例
えば、シリコンまたはセラミックの）基板のマイクロマ
シニングをすることである。例えば、「横方向に小型化
されたバキューム・デバイス（Ｌａｔｅｒａｌ　Ｍｉｎ
ｉａｔｕｒｉｚｅｄ　ＶａｃｕｕｍＤｅｖｉｃｅｓ）」
ＩＥＤＭ　　８９−５３３，なる雑誌の論文には、シリ
コン・基板上にバキューム・トライオードを製造するた
めのプロセスについて述べられている。 特に、エミッタの上部に電極を構成することによって、
そのエミッタはエキストラクション（抽出）電極に比較
的近接して配置されているが、この電極は後から除去さ
れる犠牲層によってエミッタから離されている。コレク
タおよびエミッタは、パターニング技術（例えば、フォ
トリソグラフィ）およびエッチング技術によって配置さ
れる。

【０００４】現状において極めて進歩しているパターニ
ング技術およびエッチング技術は、ＶＬＳＩの製造にお
いて用いられているもののように、約０．２ミクロンの
パターニングおよび整列の公差をもって、約０．５ミク
ロンよりは低くない解像度にされている。しかしながら
、実際のバキューム・マイクロエレクトロニック・デバ
イスにおいては、その間隔をより小さくすること、およ
び、より良好なコントロールをすることが必要とされる
。

【０００５】この発明は、プレーナ・マイクロエレクト
ロニック・デバイスを形成するための方法に指向された
ものであって、該デバイスに含まれているエレメントは
同じ材料または異なる材料からなるものであり、また、
該デバイスは数千オングストローム程度の極めて小さい
寸法のエレメント間のギャップで製造できるようにされ
ている。第１の犠牲材料による層が（カソードの先端を
掛けるために）堆積され、パターニングされる。薄い導
電層（カソード）が堆積され、そして、該第１の犠牲層
と同じ材料による別の犠牲層によってキャップされる。 これら２個のサンドイッチにされた層が、ここで、２個
のシーケンシャル・マスクをもってパターニングされて
、カソードおよびその先端を形成するようにされる。 所定の厚みを有する別の犠牲材料による層が、適合堆積
の方法を用いて構造体の頂部上に堆積される。この材料
の厚みにより、カソードの先端と自己整列されたアノー
ドとの間のギャップが規定される。この態様においては
、第１のエレメントおよびその先端の垂直壁部に並んで
犠牲材料による垂直壁部が形成されるが、ここでの犠牲
材料による垂直壁部の側面の厚みは、堆積されている犠
牲材料の厚みに等しくされている。

【０００６】次に、第２の導電層が適合堆積を用いて堆
積される。この態様においては、第１のエレメントおよ
びその先端の垂直壁部からみて反対側の壁上において、
犠牲材料による垂直壁部に並んで第２の導電材料による
垂直壁部が形成される。これに次いで、第２の導電層が
異方性をもってエッチングされて、カソードの先端を横
切る第２の犠牲層に沿っていわゆるスペーサまたはステ
ィンガを形成するようにされる。該第２の導電層は異方
性をもってエッチングされ、これをもって、第１のエレ
メントと第２のエレメントとの間の犠牲材料を除去する
ようにされる。酸化物層が堆積され、パターニングされ
て、基板に対する相互接続メタルを固定するようにされ
る。この相互接続メタルが堆積され、パターニングされ
る。最後に、第１の犠牲層（酸化物）が（例えば、エッ
チングまたは洗いだしをもって）除去される。

【０００７】この発明の他の局面については、図面を関
連させながら以下の説明を参照することから明かにされ
る。

【０００８】図１Ａ〜図４Ａは本発明によってバキュー
ム・ダイオードを形成するときの種々の段階における断
面図である。

【０００９】図１Ｂ〜図４Ｂは本発明によってバキュー
ム・ダイオードを形成するときの種々の段階における頂
面図である。

【００１０】ここで図１Ａおよび図１Ｂを参照すると、
それぞれに、基板１０の断面図および頂面図が示されて
いるが、その上のランプ１２は、約２０００オングスト
ロームの２酸化シリコンを堆積させ、これについで該酸
化物をパターニングすることによって形成されたもので
ある。基板１０はセラミックから作成することができ、
または、好適には、窒化シリコンのような絶縁層によっ
てカバーされたシリコン・基板から作成することができ
る。次に、カソード１４を形成する導電層（例えば、約
５００オングストロームの厚みのタングステンの層）が
堆積され、これに続けて、カソード・キャップ１６を形
成する材料の層（例えば、約２０００オングストローム
の厚みの２酸化シリコンの層）が堆積される。該カソー
ド・キャップ１６の材料は、下部にあるカソード１４の
材料およびランプ１２の材料の部分とともにパターニン
グされ、これに次いでエッチングされて、それぞれに、
カソード・キャップ１６、カソード１４およびランプ１
２を形成するようにされる。ランプ１２は、このランプ
１２を覆っているカソード１４の部分１８を上昇させる
。この上昇カソード部分１８は、電子の弾道的な移動の
助けになるものである。電界ラインを集中させるために
は、カソードの部分１８のコーナ２０が比較的シャープ
であることが重要である。シャープなコーナ２０を得る
ために、当業者にとって周知であることは、２個のマス
キング・プロセスを用いてカソード・キャップ１６の材
料のパターニングについての上記のステップを実行する
ことである。

【００１１】ここで図２Ａおよび図２Ｂを参照すると、
２０００オングストロームの厚みの窒化シリコンの犠牲
層２２が、ＣＶＤのような適合堆積技術を用いて堆積さ
れる。この態様において、実際には、窒化シリコンの垂
直壁部２４が基板１０の上昇した構造体の側面に沿って
形成されており、最大の高さの窒化物の壁部２４の部分
２６はカソードの部分１８の側部において見出されるよ
うにされている。更に、その堆積が適合性のものである
ことから、窒化物の壁部２４の厚みは窒化物の堆積の厚
みと実質的に等しくされている。ここで注意されること
は、窒化物の壁部の部分の高さは窒化物の厚みの関数と
いうだけではなく、ランプ１２、カソード１４およびカ
ソード・キャップ１６の関数でもあり、カソード・キャ
ップ１６の厚みは窒化物の壁部の部分２６の高さを調整
するための同様な候補である。

【００１２】ここで図３Ａおよび図３Ｂを参照すると、
アノード２８の形成は、ある種のＭＯＳトランジスタの
製造において採用される、サイド・ウオール・スペーサ
技術と同様な技術を用いてなされる。アノード２８を形
成する導電層は、５０００オングストロームの厚みのポ
リサイド（ｐｏｌｙｃｉｄｅ）のようなものであって、
適合堆積技術（例えば、ＣＶＤ）を用いて堆積される。 ここで、犠牲材料の適合堆積についてのように、実際に
は、基板１０上の上昇した構造体の側面に沿って、アノ
ード２８の材料の垂直壁部が形成されている。窒化物の
壁部２４の最高の部分の近傍を除く全てのエリアからポ
リサイドを除去するために十分な範囲で、このポリサイ
ドは異方性のエッチングがなされる。この態様において
アノード２８が形成される。その異方性のエッチングの
過程において、窒化物の壁部の部分２６によってはシー
ルドされていないために、この窒化物の壁部の部分２６
の外部のアノード２８の側部３０は丸められることにな
る。

【００１３】ここで図４Ａおよび図４Ｂを参照すると、
アノード２８によってカバーされていない層の部分を除
去するだけの技術を用いて、犠牲層２２がエッチングさ
れる。例えば、窒化シリコンによる犠牲層２２は、プラ
ズマ・エッチングを用いて除去される。この態様におい
て、アノード２８とカソードの部分１６との間の窒化物
の壁部の部分２６が除去され、これに対して、窒化物の
部分３２は残されて、上昇したカソードの部分１８と実
質的に等しいレベルの位置まで、アノード２８の支持お
よび上昇をする。

【００１４】次に、２酸化シリコンのパシベーション（
ｐａｓｓｉｖａｔｉｏｎ）　層が堆積され、パターニン
グされ、および、エッチングされて、コンタクトで固定
的なウインドウを形成するようにされる。そして、相互
接続メタル（例えば、アルミニウム）の層が堆積され、
パターニングされ、および、エッチングされて、アノー
ド２８およびカソード１４に対する相互接続を形成する
ようにされる。ここでの相互接続はコンタクト・ウイン
ドウを通してアノード２８およびカソード１４を接続す
るものである。最後に、湿式酸化物のエッチングのよう
な異方性のエッチングが、ランプ１２およびカソード・
キャップ１６の除去のために用いられる。

【００１５】上記の発明について、エレメント間のギャ
ップは、パターニングおよびエッチングによるよりも、
犠牲材料の堆積の厚みによって規定される。従って、こ
の発明の方法によれば、エレメント間での遥かに小さい
ギャップが許容される。

【００１６】この発明の説明は、ここに開示された構成
のものについてなされたけれども、この発明はここで開
示された特定の詳細な事項に限定されるものではなく、
特許請求の範囲に入り得るような修正または変更をカバ
ーするように意図されるものである。

【図面の簡単な説明】

【図１】　　ＡおよびＢは、本発明の方法によってバキ
ューム・ダイオードを形成するときの第１の段階におけ
る断面図および頂面図である。

【図２】　　ＡおよびＢは、本発明の方法によってバキ
ューム・ダイオードを形成するときの第２の段階におけ
る断面図および頂面図である。

【図３】　　ＡおよびＢは、本発明の方法によってバキ
ューム・ダイオードを形成するときの第３の段階におけ
る断面図および頂面図である。

【図４】　　ＡおよびＢは、本発明の方法によってバキ
ューム・ダイオードを形成するときの第４の段階におけ
る断面図および頂面図である。

【符号の説明】

１０：基板、１２：ランプ、１４：カソード、１６：カ
ソード・キャップ、１８：カソードの部分、２０：コー
ナー、２２：犠牲層、２４：壁部、２６：壁部の部分、
２８：アノード；３０：アノードの側部、３２　　窒化
物の部分

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　第１および第２のエレメントを有する
   マイクロエレクトロニック・デバイスを基板上に形成す
   るための、次のステップを含む方法： ａ．前記基板上に第１の導電層を堆積する；ｂ．キャッ
   プ材料を堆積するステップ；ｃ．前記第１の導電層およ
   び前記キャップ材料から、それぞれに、前記第１のエレ
   メントおよび前記第１のエレメントキャップを形成する
   ； ｄ．犠牲材料を適合的に堆積する； ｅ．第２の導電層を適合的に堆積する；ｆ．前記第２の
   エレメントを形成するために前記第２の導電層を異方性
   をもってエッチングする；そしてｇ．前記犠牲材料を異
   方性をもってエッチングする。