JPH0693673B2 - 回線誤り率検出装置 - Google Patents
回線誤り率検出装置Info
- Publication number
- JPH0693673B2 JPH0693673B2 JP58090188A JP9018883A JPH0693673B2 JP H0693673 B2 JPH0693673 B2 JP H0693673B2 JP 58090188 A JP58090188 A JP 58090188A JP 9018883 A JP9018883 A JP 9018883A JP H0693673 B2 JPH0693673 B2 JP H0693673B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame synchronization
- output
- circuit
- error rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 本発明は、フレーム同期信号を利用して回線の誤り率を
検出する装置に係り、特に、誤り率が極端に劣化した場
合にも良好に動作する誤り率検出装置に関する。
検出する装置に係り、特に、誤り率が極端に劣化した場
合にも良好に動作する誤り率検出装置に関する。
回線の誤り率を検出することは、例えば回線の切り換
え、再送動作などを行うために重要である。送信信号を
一定のフレームに区切り、これに特定の符号で構成され
るフレーム同期符号を付加して送信する場合には、この
フレーム同期符号の誤りを検出するという簡単な方法で
回線の誤りを推定できる。ところで、従来知られている
このような方法は、主に誤り率がある程度良好な場合を
想定しており、例えば移動通信などの場合のように、フ
ェージングによって誤り率が確率的に極端に劣化する場
合には、フレーム同期保護がはずれ、フレーム同期回路
はフレーム同期確立のための一連の動作に入るために、
フレーム同期符号の誤り検出を行うことができなくなる
という欠点があった。
え、再送動作などを行うために重要である。送信信号を
一定のフレームに区切り、これに特定の符号で構成され
るフレーム同期符号を付加して送信する場合には、この
フレーム同期符号の誤りを検出するという簡単な方法で
回線の誤りを推定できる。ところで、従来知られている
このような方法は、主に誤り率がある程度良好な場合を
想定しており、例えば移動通信などの場合のように、フ
ェージングによって誤り率が確率的に極端に劣化する場
合には、フレーム同期保護がはずれ、フレーム同期回路
はフレーム同期確立のための一連の動作に入るために、
フレーム同期符号の誤り検出を行うことができなくなる
という欠点があった。
本発明の目的は、このような欠点を除き、誤り率が極端
に劣化しても良好に動作する誤り率検出装置を提供する
ことにある。
に劣化しても良好に動作する誤り率検出装置を提供する
ことにある。
本発明によれば、フレーム周期に対応して周期的に挿入
され、定められた符号で構成したフレーム同期符号を含
んで送信された送信信号を受信する手段と、通信回線の
信号対雑音比に対応する量がある定められた値以下にな
ると被制御回路を制御下におくための制御信号を発生さ
せる信号対雑音検出器と、前記受信手段の出力である受
信信号と前記フレーム同期符号を比較する比較手段と、
該比較手段の出力を入力としてフレーム同期を確立し、
保護し、フレーム同期信号を発生させるための一連の動
作を行い、かつ、前記信号対雑音比検出器より制御信号
を受信すると、フレーム同期および保護動作を非活性化
させ、以後、直前のフレーム同期信号の位相で周期がフ
レーム周期にほぼ等しい信号をフレーム同期信号として
継続的に発生させることを少なくとも行うフレーム同期
手段とを有し、前記比較手段の出力をフレーム同期信号
で与えられる定められた時刻ごとに計数することによ
り、上記目的を達成できる。
され、定められた符号で構成したフレーム同期符号を含
んで送信された送信信号を受信する手段と、通信回線の
信号対雑音比に対応する量がある定められた値以下にな
ると被制御回路を制御下におくための制御信号を発生さ
せる信号対雑音検出器と、前記受信手段の出力である受
信信号と前記フレーム同期符号を比較する比較手段と、
該比較手段の出力を入力としてフレーム同期を確立し、
保護し、フレーム同期信号を発生させるための一連の動
作を行い、かつ、前記信号対雑音比検出器より制御信号
を受信すると、フレーム同期および保護動作を非活性化
させ、以後、直前のフレーム同期信号の位相で周期がフ
レーム周期にほぼ等しい信号をフレーム同期信号として
継続的に発生させることを少なくとも行うフレーム同期
手段とを有し、前記比較手段の出力をフレーム同期信号
で与えられる定められた時刻ごとに計数することによ
り、上記目的を達成できる。
以下図面を用いて詳しい説明を行う。第１図は本発明の
実施例を示すブロック図である。受信入力信号端子11に
は、送信データ信号に加えて、あらかじめ定められた符
号で構成され、フレーム周期に対応して周期的に挿入さ
れたフレーム同期符号が受信される。これらの信号は、
通信回線の雑音のために、確率的に誤りが生じている。
フレーム同期を取るということは、フレーム同期符号が
挿入されている時間位置を検出することである。受信入
力信号はまず、符号比較器22により、あらかじめ定めら
れたフレーム同期符号を蓄わえている記憶回路21の出力
との符号比較を行い、その結果をフレーム同期回路３に
入力する。フレームカウンタ４は、クロック信号を１フ
レームの信号の個数だけ計数するたびにフレーム同期信
号パルスを出力することでフレーム同期信号の周波数を
合わせ、フレーム同期符号が検出された時刻でリセット
されることにより、フレーム同期信号の位相を合わせ
て、出力端子15に正しいフレーム同期信号パルスを出力
させる。クロック信号は受信信号の一部をクロック同期
回路23に入力することにより、得られる。フレームカウ
ンタ４の出力信号であるフレーム同期信号パルスの一部
は、ゲート回路５の制御端子に入力され、このパルスが
出力されるたびに前述した符号比較器22からの出力信号
である比較結果を出力端子14に出力する。ここで、フレ
ーム同期が正しければ、フレーム同期符号の比較は正し
い時刻で行われることになり、比較結果は、送られたフ
レーム同期符号の誤りの数を示しており、これを比較し
た符号の全体数すなわち、フレーム同期符号の長さで割
り算することにより、回線の平均誤り率が検出できる。
もし、フレーム同期が正しくなければ、当然のことなが
ら、比較結果は回線の誤り率に無関係になる。ところ
で、従来のフレーム同期回路は、誤り率が極端に劣化す
ると後で示すように同期保護がはずれ、自動的にハンチ
ングモードに入り、同期を確立することを試みる。この
とき、フレームカウンタ４の出力は、もはや正しい同期
信号とはならず、誤り率の検出は不可能になる。信号対
雑音比検出器24は、入力端子12から入力される信号電力
もしくは雑音電力を検出することにより、信号対雑音比
がある値以上および以下に対応して状態ＨおよびＬをと
る２値信号を出力する。
実施例を示すブロック図である。受信入力信号端子11に
は、送信データ信号に加えて、あらかじめ定められた符
号で構成され、フレーム周期に対応して周期的に挿入さ
れたフレーム同期符号が受信される。これらの信号は、
通信回線の雑音のために、確率的に誤りが生じている。
フレーム同期を取るということは、フレーム同期符号が
挿入されている時間位置を検出することである。受信入
力信号はまず、符号比較器22により、あらかじめ定めら
れたフレーム同期符号を蓄わえている記憶回路21の出力
との符号比較を行い、その結果をフレーム同期回路３に
入力する。フレームカウンタ４は、クロック信号を１フ
レームの信号の個数だけ計数するたびにフレーム同期信
号パルスを出力することでフレーム同期信号の周波数を
合わせ、フレーム同期符号が検出された時刻でリセット
されることにより、フレーム同期信号の位相を合わせ
て、出力端子15に正しいフレーム同期信号パルスを出力
させる。クロック信号は受信信号の一部をクロック同期
回路23に入力することにより、得られる。フレームカウ
ンタ４の出力信号であるフレーム同期信号パルスの一部
は、ゲート回路５の制御端子に入力され、このパルスが
出力されるたびに前述した符号比較器22からの出力信号
である比較結果を出力端子14に出力する。ここで、フレ
ーム同期が正しければ、フレーム同期符号の比較は正し
い時刻で行われることになり、比較結果は、送られたフ
レーム同期符号の誤りの数を示しており、これを比較し
た符号の全体数すなわち、フレーム同期符号の長さで割
り算することにより、回線の平均誤り率が検出できる。
もし、フレーム同期が正しくなければ、当然のことなが
ら、比較結果は回線の誤り率に無関係になる。ところ
で、従来のフレーム同期回路は、誤り率が極端に劣化す
ると後で示すように同期保護がはずれ、自動的にハンチ
ングモードに入り、同期を確立することを試みる。この
とき、フレームカウンタ４の出力は、もはや正しい同期
信号とはならず、誤り率の検出は不可能になる。信号対
雑音比検出器24は、入力端子12から入力される信号電力
もしくは雑音電力を検出することにより、信号対雑音比
がある値以上および以下に対応して状態ＨおよびＬをと
る２値信号を出力する。
第２図は、本発明のフレーム同期回路の具体例を示すブ
ロック図、第３図はその動作の説明のための状態遷移図
である。入力端子31から入力された符号比較器の出力を
４つの出力端子を有する誤り数判定回路９に入力するこ
とにより、誤り数ｎがある定められた数n1よりも大きい
とき第１の出力端子に、これ以下のときに第２の出力端
子に、また別の定められた数n2より小さいとき第３の出
力端子に、これ以上のときに第４の出力端子に、１ケの
パルスを出力する。これらの出力はそれぞれゲート回路
41,42に入力され、入力端子33に入力される第１図の信
号対雑音比検出器24の出力である２値信号の状態が前述
のＨ状態であればパルス信号は通過させられ、Ｌ状態で
あれば阻止される。ここでは、簡単のために、まず定常
的なＨ状態を仮定して話を進める。また、最初の状態と
して同期が取れているホールドモードの場合から考える
こととする。このとき、フレーム同期回路がホールドモ
ードにあるかサーチモードにあるかを示すセットリセッ
ト回路81の出力はホールドモードを示す状態Ｌをとる。
またセットリセット回路82は、同期回路が定常状態およ
び前方保護状態にあると状態Ｌを、後方保護状態あるい
はサーチモードにあると状態Ｈをとるものとする。今、
定常状態を仮定すれば、セットリセット回路82の出力状
態Ｌに従って、スイッチ回路45は、フレームカウンタ４
の出力であるフレーム同期信号パルスを信号線C1側に接
続する。誤りが少ない場合（ｎ≦n1,n＜n2）には、誤り
数判定回路９の出力パルスは、ほとんど第２および第３
の出力端子に出力される。スイッチ回路45により、ゲー
ト回路43は導通され、ゲート回路44はしゃ断されるか
ら、カウンタ51は前述のパルスによりリセットされ、状
態遷移図（第３図）では定常状態であるS0の状態が続い
ている。誤りが多くなって、ｎ＞n1になると、カウンタ
51の内容が１だけ増加し、前方保護S1の状態に移る。以
下、状態はｎ＞n1もしくはｎ＜n2であれば破線にそっ
て、ｎ≦n1もしくは、ｎ≧n2であれば実線にそって変化
する。S1,S2の状態は前方保護状態と呼ばれ、S-2,S-1の
状態は後方保護状態と呼ばれる。状態S2において、ｎ＞
n1になると、カウンタ51は、桁上りパルスを論理和回路
61に出力するとともにリセットされる。このとき、論理
和回路61の出力により、セットリセット回路81はセット
されハンチングモードに移行する。同時にセットリセッ
ト回路82がリセットされ、その出力に応じてスイッチ回
路45は、信号線C2側を選択する。セットリセット回路81
がセット状態にあるので論理話回路62の出力は定常的に
状態Ｈになり、ゲート回路44は、定常的に導通状態にな
り、ｎ＜n2となるまでハンチングモードであるこの状態
が続く。ｎ＜n2となったことを示すパルスが誤り数判定
回路９から出力されると、ホールドモードの状態S-2に
入り、セットリセット回路81およびフレームカウンタ４
がリセットされる。以後、ｎ≧n2とならなければ、スイ
ッチ回路44はフレームカウンタ４の出力であるフレーム
同期パルスが出力されたときにのみ導通状態となる。ｎ
≧n2となれば、再びハンチングモードに入る。ｎ＜n2を
示すパルスが３回続いて出力されると、カウンタ52は桁
上りパルスを出力し、セットリセット回路82をセット
し、スイッチ回路45は信号線C1側を選択し、定常状態に
入る。
ロック図、第３図はその動作の説明のための状態遷移図
である。入力端子31から入力された符号比較器の出力を
４つの出力端子を有する誤り数判定回路９に入力するこ
とにより、誤り数ｎがある定められた数n1よりも大きい
とき第１の出力端子に、これ以下のときに第２の出力端
子に、また別の定められた数n2より小さいとき第３の出
力端子に、これ以上のときに第４の出力端子に、１ケの
パルスを出力する。これらの出力はそれぞれゲート回路
41,42に入力され、入力端子33に入力される第１図の信
号対雑音比検出器24の出力である２値信号の状態が前述
のＨ状態であればパルス信号は通過させられ、Ｌ状態で
あれば阻止される。ここでは、簡単のために、まず定常
的なＨ状態を仮定して話を進める。また、最初の状態と
して同期が取れているホールドモードの場合から考える
こととする。このとき、フレーム同期回路がホールドモ
ードにあるかサーチモードにあるかを示すセットリセッ
ト回路81の出力はホールドモードを示す状態Ｌをとる。
またセットリセット回路82は、同期回路が定常状態およ
び前方保護状態にあると状態Ｌを、後方保護状態あるい
はサーチモードにあると状態Ｈをとるものとする。今、
定常状態を仮定すれば、セットリセット回路82の出力状
態Ｌに従って、スイッチ回路45は、フレームカウンタ４
の出力であるフレーム同期信号パルスを信号線C1側に接
続する。誤りが少ない場合（ｎ≦n1,n＜n2）には、誤り
数判定回路９の出力パルスは、ほとんど第２および第３
の出力端子に出力される。スイッチ回路45により、ゲー
ト回路43は導通され、ゲート回路44はしゃ断されるか
ら、カウンタ51は前述のパルスによりリセットされ、状
態遷移図（第３図）では定常状態であるS0の状態が続い
ている。誤りが多くなって、ｎ＞n1になると、カウンタ
51の内容が１だけ増加し、前方保護S1の状態に移る。以
下、状態はｎ＞n1もしくはｎ＜n2であれば破線にそっ
て、ｎ≦n1もしくは、ｎ≧n2であれば実線にそって変化
する。S1,S2の状態は前方保護状態と呼ばれ、S-2,S-1の
状態は後方保護状態と呼ばれる。状態S2において、ｎ＞
n1になると、カウンタ51は、桁上りパルスを論理和回路
61に出力するとともにリセットされる。このとき、論理
和回路61の出力により、セットリセット回路81はセット
されハンチングモードに移行する。同時にセットリセッ
ト回路82がリセットされ、その出力に応じてスイッチ回
路45は、信号線C2側を選択する。セットリセット回路81
がセット状態にあるので論理話回路62の出力は定常的に
状態Ｈになり、ゲート回路44は、定常的に導通状態にな
り、ｎ＜n2となるまでハンチングモードであるこの状態
が続く。ｎ＜n2となったことを示すパルスが誤り数判定
回路９から出力されると、ホールドモードの状態S-2に
入り、セットリセット回路81およびフレームカウンタ４
がリセットされる。以後、ｎ≧n2とならなければ、スイ
ッチ回路44はフレームカウンタ４の出力であるフレーム
同期パルスが出力されたときにのみ導通状態となる。ｎ
≧n2となれば、再びハンチングモードに入る。ｎ＜n2を
示すパルスが３回続いて出力されると、カウンタ52は桁
上りパルスを出力し、セットリセット回路82をセット
し、スイッチ回路45は信号線C1側を選択し、定常状態に
入る。
以上、説明したように、ゲート回路41,42を除けば、こ
こで述べたフレーム同期回路は、従来知られているリセ
ット型フレーム同期回路に他ならない。フレーム同期の
方式には、この他種々のものが知られている。従来のフ
レーム同期方式においては、上の説明から分るように、
回線誤り率が劣化するたびに自動的にサーチモードに入
るために、フレーム同期信号パルスは、正しい時刻に発
生されなくなる。そのため、第１図に示した回線誤り率
の検出は、誤り率が大きくなると不可能になってしま
う。移動通信などの場合のように、フェージングによっ
て周期的に回線誤り率が劣化する場合には、このような
理由から、従来の回線誤り率検出方式は使用できない。
こで述べたフレーム同期回路は、従来知られているリセ
ット型フレーム同期回路に他ならない。フレーム同期の
方式には、この他種々のものが知られている。従来のフ
レーム同期方式においては、上の説明から分るように、
回線誤り率が劣化するたびに自動的にサーチモードに入
るために、フレーム同期信号パルスは、正しい時刻に発
生されなくなる。そのため、第１図に示した回線誤り率
の検出は、誤り率が大きくなると不可能になってしま
う。移動通信などの場合のように、フェージングによっ
て周期的に回線誤り率が劣化する場合には、このような
理由から、従来の回線誤り率検出方式は使用できない。
本発明においては、信号対雑音比を監視し、これがある
定められた値以下になり、回線誤りが劣化する場合に、
フレーム同期回路の動作を非活性化させ、フレーム同期
パルスを正しい時刻で発生させ、誤り率が劣化しても誤
り率の検出を可能にするものである。フレーム同期回路
の動作を非活性化させる方法として、本実施例では、信
号対雑音比検出器24がある定められた値以下の信号対雑
音比を検出すると制御信号（状態Ｌ）を発生させて（先
の説明では定常的に状態Ｈを仮定したことに注意）、ゲ
ート回路41,42をしゃ断させる。このとき、パルスが入
力されないので、フレーム同期回路の状態は変化するこ
とがなく、クロック同期回路23よりクロック信号が正し
く出力されるかぎり、フレームカウンタ４は正しいフレ
ーム同期信号を発生させ、出力端子14に符号比較結果を
出力する。信号対雑音比が良好な状態に復帰すれば、フ
レーム同期回路を活性化させるのは当然である。
定められた値以下になり、回線誤りが劣化する場合に、
フレーム同期回路の動作を非活性化させ、フレーム同期
パルスを正しい時刻で発生させ、誤り率が劣化しても誤
り率の検出を可能にするものである。フレーム同期回路
の動作を非活性化させる方法として、本実施例では、信
号対雑音比検出器24がある定められた値以下の信号対雑
音比を検出すると制御信号（状態Ｌ）を発生させて（先
の説明では定常的に状態Ｈを仮定したことに注意）、ゲ
ート回路41,42をしゃ断させる。このとき、パルスが入
力されないので、フレーム同期回路の状態は変化するこ
とがなく、クロック同期回路23よりクロック信号が正し
く出力されるかぎり、フレームカウンタ４は正しいフレ
ーム同期信号を発生させ、出力端子14に符号比較結果を
出力する。信号対雑音比が良好な状態に復帰すれば、フ
レーム同期回路を活性化させるのは当然である。
本発明では、仮に信号対雑音比が大きく劣化しても、ク
ロック信号が正しく得られることを前提としている。ク
ロック同期動作を確実にするため、本実施例においては
第４図に示すようなクロック同期回路を採用している。
入力データ信号を入力端子40に入力したのち、微分回路
41、折り返し回路42、バンドパスフィルタ43に続いて入
力することによってクロック信号を得ることができるの
は、よく知られている。信号対雑音比の劣化する時間幅
がある程度短い場合には、バンドパスフィルタ43の帯域
幅を狭くすることによって、クロック信号はかなり安定
したものが得られる。本実施例では、クロック信号をさ
らに安定化するために、バンドパスフィルタ43の出力を
位相比較器44、電圧制御発振器45、低域通過フィルタ4
6、サンプルホールド回路47で構成される位相同期発振
回路に入力している。サンプルホールド回路47を除けば
このような方法もまたよく知られているものである。サ
ンプルホールド回路47は、制御信号入力端子48に、信号
対雑音比が定められた値以下になったことを示す信号
（状態Ｌ）が信号対雑音比検出器24より入力されると、
その直前の時刻における低域通過フィルタ46の電圧をサ
ンプルし、これを保持するものである。電圧制御発振器
45として安定なものを選べば、出力端子49に出力される
信号は、安定なクロック信号となり、フレーム同期信号
を継続して発生させることができる。
ロック信号が正しく得られることを前提としている。ク
ロック同期動作を確実にするため、本実施例においては
第４図に示すようなクロック同期回路を採用している。
入力データ信号を入力端子40に入力したのち、微分回路
41、折り返し回路42、バンドパスフィルタ43に続いて入
力することによってクロック信号を得ることができるの
は、よく知られている。信号対雑音比の劣化する時間幅
がある程度短い場合には、バンドパスフィルタ43の帯域
幅を狭くすることによって、クロック信号はかなり安定
したものが得られる。本実施例では、クロック信号をさ
らに安定化するために、バンドパスフィルタ43の出力を
位相比較器44、電圧制御発振器45、低域通過フィルタ4
6、サンプルホールド回路47で構成される位相同期発振
回路に入力している。サンプルホールド回路47を除けば
このような方法もまたよく知られているものである。サ
ンプルホールド回路47は、制御信号入力端子48に、信号
対雑音比が定められた値以下になったことを示す信号
（状態Ｌ）が信号対雑音比検出器24より入力されると、
その直前の時刻における低域通過フィルタ46の電圧をサ
ンプルし、これを保持するものである。電圧制御発振器
45として安定なものを選べば、出力端子49に出力される
信号は、安定なクロック信号となり、フレーム同期信号
を継続して発生させることができる。
以上説明したように、本発明は、信号対雑音比が下って
誤り率が劣化しても、回線の誤り率を安定に検出できる
という効果がある。本発明の実施例においては、フレー
ム同期回路に、リセット方式を用いたけれども、従来知
られている他の方式にも、同様に適用できる。また、フ
レーム同期回路を非活性化させる方法として、パルス入
力をしゃ断する方法をとったけれども、その他の方法で
も同様に適用できる。さらに、信号対雑音比が劣化して
も、フレーム同期信号を継続して発生させるために（フ
レーム同期回路を非活性化させることと併行して）、ク
ロック信号を継続的に発生させる間接的方法を取ったけ
れども、その他、フレーム周期に等しい発振周期を有す
る発振器などを用いる直接的な方法も考えられる。
誤り率が劣化しても、回線の誤り率を安定に検出できる
という効果がある。本発明の実施例においては、フレー
ム同期回路に、リセット方式を用いたけれども、従来知
られている他の方式にも、同様に適用できる。また、フ
レーム同期回路を非活性化させる方法として、パルス入
力をしゃ断する方法をとったけれども、その他の方法で
も同様に適用できる。さらに、信号対雑音比が劣化して
も、フレーム同期信号を継続して発生させるために（フ
レーム同期回路を非活性化させることと併行して）、ク
ロック信号を継続的に発生させる間接的方法を取ったけ
れども、その他、フレーム周期に等しい発振周期を有す
る発振器などを用いる直接的な方法も考えられる。
本発明は、同じ考え方のもとに、マイクロプロセッサに
よっても容易に実現できる。
よっても容易に実現できる。
第１図は本発明の実施例を示すブロック図、第２図は本
発明の実施例に用いる位相同期回路の実施例を示すブロ
ック図、第３図は位相同期回路の動作を説明するための
状態遷移図、第４図は本発明の実施例に用いるクロック
同期回路の実施例を示すブロック図である。これらの図
において、 11,12,31,32,33,40,48は入力端子、 14,15,49は出力端子、21は記憶回路、22は符号比較器、
23はクロック同期回路、24は信号対雑音検出器、３はフ
レーム同期回路、４はフレームカウンタ、5,41,42,43,4
4はゲート回路、45はスイッチ回路、51,52はカウンタ、
61,62は論理和回路、81,82はセットリセット回路、C1,C
2は信号線である。
発明の実施例に用いる位相同期回路の実施例を示すブロ
ック図、第３図は位相同期回路の動作を説明するための
状態遷移図、第４図は本発明の実施例に用いるクロック
同期回路の実施例を示すブロック図である。これらの図
において、 11,12,31,32,33,40,48は入力端子、 14,15,49は出力端子、21は記憶回路、22は符号比較器、
23はクロック同期回路、24は信号対雑音検出器、３はフ
レーム同期回路、４はフレームカウンタ、5,41,42,43,4
4はゲート回路、45はスイッチ回路、51,52はカウンタ、
61,62は論理和回路、81,82はセットリセット回路、C1,C
2は信号線である。
Claims (1)
- 【請求項１】フレーム周期に対応して周期的に挿入さ
れ、定められた符号で構成したフレーム同期符号を含ん
で送信された送信信号を受信する手段と、通信回線の信
号対雑音比に対応する量がある定められた値以下になる
と被制御回路を制御下におくための制御信号を発生させ
る信号対雑音検出器と、前記受信手段の出力である受信
信号と前記フレーム同期符号を比較する比較手段と、該
比較手段の出力を入力としてフレーム同期を確立し、保
護し、フレーム同期信号を発生させるための一連の動作
を行い、かつ、前記信号対雑音検出器より制御信号を受
信すると、フレーム同期動作を非活性化させ、以後、直
前のフレーム同期信号の位相で周期がフレーム周期にほ
ぼ等しい信号をフレーム同期信号として継続的に発生さ
せることを少なくとも行うフレーム同期手段とを有し、
前記比較手段の出力をフレーム同期信号で与えられる定
められた時刻ごとに計数することにより回線誤り率を検
出することを特徴とする回線誤り率検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58090188A JPH0693673B2 (ja) | 1983-05-23 | 1983-05-23 | 回線誤り率検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58090188A JPH0693673B2 (ja) | 1983-05-23 | 1983-05-23 | 回線誤り率検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59215148A JPS59215148A (ja) | 1984-12-05 |
| JPH0693673B2 true JPH0693673B2 (ja) | 1994-11-16 |
Family
ID=13991509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58090188A Expired - Lifetime JPH0693673B2 (ja) | 1983-05-23 | 1983-05-23 | 回線誤り率検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693673B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744527B2 (ja) * | 1986-01-31 | 1995-05-15 | 株式会社日立製作所 | ビツト同期回路 |
-
1983
- 1983-05-23 JP JP58090188A patent/JPH0693673B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59215148A (ja) | 1984-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5778214A (en) | Bit-phase aligning circuit | |
| US6008746A (en) | Method and apparatus for decoding noisy, intermittent data, such as manchester encoded data or the like | |
| US6661294B2 (en) | Phase-locked loop circuit | |
| EP1158680B1 (en) | Phase comparator and clock recovery circuit | |
| CN117559992B (zh) | 时钟数据恢复电路及芯片 | |
| US5457428A (en) | Method and apparatus for the reduction of time interval error in a phase locked loop circuit | |
| US4942590A (en) | Optimum clock generator in data communication | |
| US5717728A (en) | Data/clock recovery circuit | |
| US7733987B2 (en) | Clock signal reproduction device and clock signal reproduction method | |
| JP2002124937A (ja) | 同期はずれ検出回路 | |
| JPH0693673B2 (ja) | 回線誤り率検出装置 | |
| JP3637014B2 (ja) | クロック同期はずれ検出回路及びそれを用いた光受信装置 | |
| US5206887A (en) | Unique word detection apparatus | |
| US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| KR100629519B1 (ko) | 간헐 데이터 패킷 수신용 클럭 발생 장치 및 방법 | |
| JP3157029B2 (ja) | データ受信装置 | |
| JP2584352B2 (ja) | インターフェイス回路 | |
| US6307904B1 (en) | Clock recovery circuit | |
| JPS609241A (ja) | フレーム同期方式 | |
| JP3422403B2 (ja) | パス監視システム | |
| JPH06141056A (ja) | エラー付加回路 | |
| JPS6058619B2 (ja) | クロツク信号再生方式 | |
| JPH08195674A (ja) | クロック抽出回路 | |
| JPH0637743A (ja) | 直列データ受信装置 | |
| JPH08111694A (ja) | ビットエラーレート劣化検出回路 |