JPH0693578B2 - 静電誘導型トランジスタ回路の自動バイアス回路 - Google Patents
静電誘導型トランジスタ回路の自動バイアス回路Info
- Publication number
- JPH0693578B2 JPH0693578B2 JP63071227A JP7122788A JPH0693578B2 JP H0693578 B2 JPH0693578 B2 JP H0693578B2 JP 63071227 A JP63071227 A JP 63071227A JP 7122788 A JP7122788 A JP 7122788A JP H0693578 B2 JPH0693578 B2 JP H0693578B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- gate
- sit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔分野の概要〕 本発明は、静電誘導型トランジスタ（以下SITと称す）
の駆動回路に於て、SITを保護するためのゲート側に接
続する自動バイアス回路に関する。
の駆動回路に於て、SITを保護するためのゲート側に接
続する自動バイアス回路に関する。
〔従来技術の内容と問題点〕 従来SITのゲート電圧はドレーン側電圧が正の電圧の時
には、常に負の電圧にバイアスされていないとSITは破
壊してしまうことから、SITの保護のため別途にゲート
側を負電圧に保つためのバイアス用電源を必要とし、別
途の電源回路を必要としていた。このため従来、ゲート
側に設けるバイアス回路では、電源トランスや安定化回
路、時間遅れ回路等のバイアス用電源部品を必要とする
など装置価格を高価にする欠点があった。
には、常に負の電圧にバイアスされていないとSITは破
壊してしまうことから、SITの保護のため別途にゲート
側を負電圧に保つためのバイアス用電源を必要とし、別
途の電源回路を必要としていた。このため従来、ゲート
側に設けるバイアス回路では、電源トランスや安定化回
路、時間遅れ回路等のバイアス用電源部品を必要とする
など装置価格を高価にする欠点があった。
本発明は、従来SITのゲート側駆動回路を構成してい
た、電源トランス、安定化回路、時間遅延回路を省略
し、簡単な自動バイアス回路をゲート側に挿入してSIT
を駆動する。回路構成を簡単にしたSIT駆動回路を提供
することにある。
た、電源トランス、安定化回路、時間遅延回路を省略
し、簡単な自動バイアス回路をゲート側に挿入してSIT
を駆動する。回路構成を簡単にしたSIT駆動回路を提供
することにある。
〔発明の構成〕 本発明は、SITを用いた機器に於て、ドレーン側電圧が
オフとなる時間に対し、ゲート側の回路のオフとなる時
間を遅延させるための自動バイアス回路をゲート駆動回
路内に設けるものであり、従来ドレーン側回路に接続さ
れている平滑用コンデンサの、蓄積電荷による残留放電
電圧により発生するSITの破損を防止するため、ゲート
とソース間に、抵抗で側路されたダイオードの正極をSI
Tのゲートに接続し、又抵抗で側路されたダイオード
と、固定抵抗と、コンデンサとを直列に接続してSIT駆
動回路の自動バイアス回路を構成するもので、即ち本発
明は、静電誘導型トランジスタ（SIT）を駆動する駆動
回路に於て、静電誘導型トランジスタのゲート、ソース
間に抵抗で側路したダイオード、コンデンサ、抵抗を直
列接続したものを、ゲート方向が、該ダイオードの順方
向になるように接続し、該コンデンサの充放電によりゲ
ート側のバイアス電圧に時間差を設けたことを特徴とす
る静電誘導型トランジスタ回路の自動バイアス回路であ
る。
オフとなる時間に対し、ゲート側の回路のオフとなる時
間を遅延させるための自動バイアス回路をゲート駆動回
路内に設けるものであり、従来ドレーン側回路に接続さ
れている平滑用コンデンサの、蓄積電荷による残留放電
電圧により発生するSITの破損を防止するため、ゲート
とソース間に、抵抗で側路されたダイオードの正極をSI
Tのゲートに接続し、又抵抗で側路されたダイオード
と、固定抵抗と、コンデンサとを直列に接続してSIT駆
動回路の自動バイアス回路を構成するもので、即ち本発
明は、静電誘導型トランジスタ（SIT）を駆動する駆動
回路に於て、静電誘導型トランジスタのゲート、ソース
間に抵抗で側路したダイオード、コンデンサ、抵抗を直
列接続したものを、ゲート方向が、該ダイオードの順方
向になるように接続し、該コンデンサの充放電によりゲ
ート側のバイアス電圧に時間差を設けたことを特徴とす
る静電誘導型トランジスタ回路の自動バイアス回路であ
る。
以下、本発明の実施例を図を参照して説明する。
第１図は、本発明の自動バイアス回路を示し、第２図
は、電源全体を一度オフとした時のSITのゲート（Ｇ）
とソース（Ｓ）間の電圧とVGSドレーン、ソース間電圧V
DSの時間の経過とそれぞれの電圧変化との関係を示す。
は、電源全体を一度オフとした時のSITのゲート（Ｇ）
とソース（Ｓ）間の電圧とVGSドレーン、ソース間電圧V
DSの時間の経過とそれぞれの電圧変化との関係を示す。
電源電圧のオフとゲート側バイアス電圧オフの時間が同
時の場合、電源ラインに挿入されている平滑用コンデン
サの放電電圧によりSITが破損することがある。
時の場合、電源ラインに挿入されている平滑用コンデン
サの放電電圧によりSITが破損することがある。
SITの保護のためには、ドレーン側電源電圧のオフの時
間に比べてゲート側バイアス電圧のオフの時間を遅延さ
せる必要がある。このためSITを駆動する駆動回路に自
動バイアス回路を設けるものである。
間に比べてゲート側バイアス電圧のオフの時間を遅延さ
せる必要がある。このためSITを駆動する駆動回路に自
動バイアス回路を設けるものである。
第１図に於て、SITのゲート、ソース間に挿入されてい
る抵抗Ｒ、R1、ダイオードDD、コンデンサＣの回路が本
発明による自動バイアス回路であるが、Ｒはゲート、ソ
ース間に加わる信号電圧に影響を与えないため数ＫΩの
抵抗とし、コンデンサは充電用のコンデンサであり、ダ
イオードDDとにより入力信号からゲート側に直流のバイ
アス電圧を作り自動バイアス回路を構成し、コンデンサ
は１μＦ程度の容量を持つフイルムコンデンサでダイオ
ードはプレーナー型ダイオードを用いている。
る抵抗Ｒ、R1、ダイオードDD、コンデンサＣの回路が本
発明による自動バイアス回路であるが、Ｒはゲート、ソ
ース間に加わる信号電圧に影響を与えないため数ＫΩの
抵抗とし、コンデンサは充電用のコンデンサであり、ダ
イオードDDとにより入力信号からゲート側に直流のバイ
アス電圧を作り自動バイアス回路を構成し、コンデンサ
は１μＦ程度の容量を持つフイルムコンデンサでダイオ
ードはプレーナー型ダイオードを用いている。
第１図に於けるゲート入力ａ、ｂにはソース側を設置電
位としたOVから負の駆動信号矩形波電圧が入力され、信
号電圧によりコンデンサＣに電圧が蓄積されバイアス直
流電圧を得ることになる。負電圧に於ては、SITのゲー
トの電位が下がるためにコンデンサＣの放電がおころう
とするがダイオードDDにより阻止することになる。電源
全体をオフとするとバイアス電圧も０となりダイオード
DDと並列に接続されている抵抗R1によりコンデンサＣに
蓄積された電圧が放電され、第２図に示す特性が得ら
れ、ドレーン側電源のオフとバイアス回路のバイアス電
圧との時間の遅延がはかられ、SITの保護が行える。
位としたOVから負の駆動信号矩形波電圧が入力され、信
号電圧によりコンデンサＣに電圧が蓄積されバイアス直
流電圧を得ることになる。負電圧に於ては、SITのゲー
トの電位が下がるためにコンデンサＣの放電がおころう
とするがダイオードDDにより阻止することになる。電源
全体をオフとするとバイアス電圧も０となりダイオード
DDと並列に接続されている抵抗R1によりコンデンサＣに
蓄積された電圧が放電され、第２図に示す特性が得ら
れ、ドレーン側電源のオフとバイアス回路のバイアス電
圧との時間の遅延がはかられ、SITの保護が行える。
尚、SITの全体の回路として、ドレーン側電源には電源
オン時にはソフトスタート回路、又は全体電源をオンに
した時から遅れて、リレー等を用いドレーン電圧を印加
する様回路を構成してある。
オン時にはソフトスタート回路、又は全体電源をオンに
した時から遅れて、リレー等を用いドレーン電圧を印加
する様回路を構成してある。
以上説明したように、本発明の自動バイアス回路を設け
ることにより、従来SITの駆動回路には、ゲート側を負
電圧にバイアスするためのゲート電圧を作る電源回路を
必要とし、又ゲート側バイアス電圧は常にドレーン電圧
がオフ状態になって始めてオフとするため、特に装置電
源をオン、オフする時にはドレン電圧、ゲート電圧それ
ぞれにオン、オフの時間を調整する回路を必要としたの
に対し、ゲート、ソース間を本発明の回路とすることに
より、装置電源をオンにするときのドレーン側とゲート
側の簡単な時間調整回路を設けるのみで済み、SITのゲ
ート側の駆動回路を大幅に簡略化出来、SITを用いた安
価な使い易い装置が提供出来る様になった。
ることにより、従来SITの駆動回路には、ゲート側を負
電圧にバイアスするためのゲート電圧を作る電源回路を
必要とし、又ゲート側バイアス電圧は常にドレーン電圧
がオフ状態になって始めてオフとするため、特に装置電
源をオン、オフする時にはドレン電圧、ゲート電圧それ
ぞれにオン、オフの時間を調整する回路を必要としたの
に対し、ゲート、ソース間を本発明の回路とすることに
より、装置電源をオンにするときのドレーン側とゲート
側の簡単な時間調整回路を設けるのみで済み、SITのゲ
ート側の駆動回路を大幅に簡略化出来、SITを用いた安
価な使い易い装置が提供出来る様になった。
第１図は、本発明によるSIT自動バイアス回路、負荷側
回路を示す図。 第２図は、装置電源をオフとしたときのVDS（ドレーン
ソース電圧）と、VGS（ゲート、ソース電圧）の時間変
化を示す図。 １…静電誘導型トランジスタ（SIT）。 ２…ドレーン側コンデンサ（CB）。 ３…負荷側抵抗（RL）。 Ｒ、R1、R2、RB…抵抗。 DD…ダイオード。 Ｃ、CB…コンデンサ。 Ｄ…ドレーン端子。 Ｇ…ゲート端子。 Ｓ…ソース端子。 ａ、ｂ…入力。 Ａ…ドレーン、ソース間電圧（VDS）。 Ｂ…ゲート、ソース間電圧（VGS）。 Vin…入力信号電圧。
回路を示す図。 第２図は、装置電源をオフとしたときのVDS（ドレーン
ソース電圧）と、VGS（ゲート、ソース電圧）の時間変
化を示す図。 １…静電誘導型トランジスタ（SIT）。 ２…ドレーン側コンデンサ（CB）。 ３…負荷側抵抗（RL）。 Ｒ、R1、R2、RB…抵抗。 DD…ダイオード。 Ｃ、CB…コンデンサ。 Ｄ…ドレーン端子。 Ｇ…ゲート端子。 Ｓ…ソース端子。 ａ、ｂ…入力。 Ａ…ドレーン、ソース間電圧（VDS）。 Ｂ…ゲート、ソース間電圧（VGS）。 Vin…入力信号電圧。
Claims (1)
- 【請求項１】静電誘導型トランジスタ（SIT）を駆動す
る駆動回路に於て、静電誘導型トランジスタのゲート、
ソース間に、抵抗で側路したダイオード、コンデンサ、
抵抗を直列接続したものを、ゲート方向が、該ダイオー
ドの順方向になるように接続し、該コンデンサの充放電
によりゲート側のバイアス電圧に時間差を設けたことを
特徴とする静電誘導型トランジスタ回路の自動バイアス
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63071227A JPH0693578B2 (ja) | 1988-03-24 | 1988-03-24 | 静電誘導型トランジスタ回路の自動バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63071227A JPH0693578B2 (ja) | 1988-03-24 | 1988-03-24 | 静電誘導型トランジスタ回路の自動バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01243610A JPH01243610A (ja) | 1989-09-28 |
| JPH0693578B2 true JPH0693578B2 (ja) | 1994-11-16 |
Family
ID=13454589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63071227A Expired - Lifetime JPH0693578B2 (ja) | 1988-03-24 | 1988-03-24 | 静電誘導型トランジスタ回路の自動バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693578B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5442449U (ja) * | 1977-08-29 | 1979-03-22 | ||
| JPS5518155A (en) * | 1978-07-25 | 1980-02-08 | Nec Corp | Power amplifier |
-
1988
- 1988-03-24 JP JP63071227A patent/JPH0693578B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01243610A (ja) | 1989-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0541651A (ja) | 容量負荷駆動用半導体集積回路装置 | |
| JPH0693578B2 (ja) | 静電誘導型トランジスタ回路の自動バイアス回路 | |
| US5329247A (en) | Switchable MOS current mirror | |
| EP0060096B1 (en) | Drive circuits for driving digital circuits with a clock signal | |
| JP2788684B2 (ja) | サンプルホールド回路 | |
| US5289063A (en) | Output circuit with buffer | |
| JPH05127763A (ja) | ボルテージレギユレータ | |
| GB1261070A (en) | Improvements in or relating to amplifier circuits | |
| JPS61277320A (ja) | ラツシユカレント防止回路 | |
| JPH01161913A (ja) | クロックドライバー回路 | |
| KR100202178B1 (ko) | 스위치드 커패시터 | |
| SU1084952A1 (ru) | Устройство защиты усилител мощности | |
| JPS6022657Y2 (ja) | 直結増幅器の外乱防止回路 | |
| JP3714091B2 (ja) | 半導体集積回路 | |
| JP3774031B2 (ja) | 電圧発生器 | |
| JPH01170365A (ja) | 突入電流防止回路 | |
| JPH06338777A (ja) | ドライバ回路 | |
| JPS60190199A (ja) | モ−タ駆動回路への電源電圧切換コントロ−ル回路 | |
| JPS6176026A (ja) | 突入電流防止回路 | |
| JPS599299Y2 (ja) | 定エネルギ−供給制御回路 | |
| JPS605375Y2 (ja) | 輝発性メモリの電源装置 | |
| JPS5948568B2 (ja) | フリツプフロツプ回路 | |
| JPS5843300Y2 (ja) | 信号切替器 | |
| JPS58101399U (ja) | サンプルホ−ルド回路 | |
| JPS5968118A (ja) | スイツチ回路 |