JPH069275B2 - 半導体レ−ザアレイ装置 - Google Patents
半導体レ−ザアレイ装置Info
- Publication number
- JPH069275B2 JPH069275B2 JP62121669A JP12166987A JPH069275B2 JP H069275 B2 JPH069275 B2 JP H069275B2 JP 62121669 A JP62121669 A JP 62121669A JP 12166987 A JP12166987 A JP 12166987A JP H069275 B2 JPH069275 B2 JP H069275B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- groove
- array device
- laser array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
- H01S5/4031—Edge-emitting structures
- H01S5/4068—Edge-emitting structures with lateral coupling by axially offset or by merging waveguides, e.g. Y-couplers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体レーザアレイ装置に関し、特に安定な
特性を有しかつ歩留り良く得られる半導体レーザアレイ
装置に関するものである。
特性を有しかつ歩留り良く得られる半導体レーザアレイ
装置に関するものである。
［従来の技術］ 固体レーザの励起用光源、レーザプリンタ用光源、空間
通信用光源などとして、高出力半導体レーザアレイ素子
はその広い応用が期待されている。現在までに報告され
た半導体レーザアレイ素子は、主に分子線エピタキシャ
ル成長（ＭＢＥ）法、有機金属気相エピタキシャル成長
（ＯＭ−ＶＰＥ）法、液相エピタキシャル成長（ＬＢ
Ｅ）法の３種の結晶成長方法を適用して作製されてい
る。半導体レーザアレイ素子の一例としては、本願発明
者らによりJournal of Applied Physics,Vol.５８
（７）p.２７８３−２７８５（１９８５）に報告された
３フィラメント素子が挙げられる。この素子はＶ−chan
neled Substrate Inner Stripe（ＶＳＩＳ）構造を応用
したものである。しかし、この構造では、フィラメント
数を増加させたときに活性層が大きく湾曲することや一
部で途切れてしまうことなどの問題が生ずる。その一例
として、ここでは１０フィラメント素子について説明す
る。
通信用光源などとして、高出力半導体レーザアレイ素子
はその広い応用が期待されている。現在までに報告され
た半導体レーザアレイ素子は、主に分子線エピタキシャ
ル成長（ＭＢＥ）法、有機金属気相エピタキシャル成長
（ＯＭ−ＶＰＥ）法、液相エピタキシャル成長（ＬＢ
Ｅ）法の３種の結晶成長方法を適用して作製されてい
る。半導体レーザアレイ素子の一例としては、本願発明
者らによりJournal of Applied Physics,Vol.５８
（７）p.２７８３−２７８５（１９８５）に報告された
３フィラメント素子が挙げられる。この素子はＶ−chan
neled Substrate Inner Stripe（ＶＳＩＳ）構造を応用
したものである。しかし、この構造では、フィラメント
数を増加させたときに活性層が大きく湾曲することや一
部で途切れてしまうことなどの問題が生ずる。その一例
として、ここでは１０フィラメント素子について説明す
る。
第８Ａ図〜第８Ｃ図は、１０フィラメント素子の製造工
程を示す工程別断面図である。
程を示す工程別断面図である。
まず、第８Ａ図に示すように、ｐ−ＧａＡｓ基板８１上
にｎ−Ａｌ０．１Ｇａ０．９Ａｓ電流阻止層８２を０．
７μｍ、ｎ−ＧａＡｓ表面保護層８３を０．１μｍ順次
成長させる。次に、第８Ｂ図に示すように、幅４μｍ、
深さ０．９μｍの溝８８を５μｍの周期で１０本形成す
る。この溝８８はｎ−電流阻止層８２とｎ−表面保護層
８３とを貫通し、ｐ−ＧａＡｓ基板８１に到達してい
る。このときの溝形成方法としては、フォトリソグラフ
ィ技術およびエッチング技術を用いる。そしてこのよう
にして形成されたウエハを基板として、第８Ｃ図に示す
ように、ｐ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層８４を溝８
８の存在しない部分で０．３μｍとなるように成長さ
せ、その上にＡｌ0.1Ｇａ0.9Ａｓ活性層８５を０．０８
μｍ、ｎ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層８６を１．２
μｍ、ｎ−ＧａＡｓコンタクト層８７を１．５μｍ連続
的に成長させる。このときの成長法としては液相エピタ
キシャル法を用いる。
にｎ−Ａｌ０．１Ｇａ０．９Ａｓ電流阻止層８２を０．
７μｍ、ｎ−ＧａＡｓ表面保護層８３を０．１μｍ順次
成長させる。次に、第８Ｂ図に示すように、幅４μｍ、
深さ０．９μｍの溝８８を５μｍの周期で１０本形成す
る。この溝８８はｎ−電流阻止層８２とｎ−表面保護層
８３とを貫通し、ｐ−ＧａＡｓ基板８１に到達してい
る。このときの溝形成方法としては、フォトリソグラフ
ィ技術およびエッチング技術を用いる。そしてこのよう
にして形成されたウエハを基板として、第８Ｃ図に示す
ように、ｐ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層８４を溝８
８の存在しない部分で０．３μｍとなるように成長さ
せ、その上にＡｌ0.1Ｇａ0.9Ａｓ活性層８５を０．０８
μｍ、ｎ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層８６を１．２
μｍ、ｎ−ＧａＡｓコンタクト層８７を１．５μｍ連続
的に成長させる。このときの成長法としては液相エピタ
キシャル法を用いる。
［発明が解決しようとする問題点］ このようにして作製された半導体レーザアレイ素子は、
ｐ−クラッド層８４により溝８８を完全に埋め切れない
ため、第８Ｃ図に示すように、活性層８５が湾曲した
り、またフィラメントの一部で活性層８５が途切れたり
するという問題点がある。
ｐ−クラッド層８４により溝８８を完全に埋め切れない
ため、第８Ｃ図に示すように、活性層８５が湾曲した
り、またフィラメントの一部で活性層８５が途切れたり
するという問題点がある。
このように活性層８５が湾曲した半導体レーザアレイ素
子では、各フィラメント間の光の結合が弱くなり、個々
のフィラメントで個別に発振したり、１個のフィラメン
トのみが発振したりし、すべてのフィラメントが結合し
た状態で均一に発振させることはできない。
子では、各フィラメント間の光の結合が弱くなり、個々
のフィラメントで個別に発振したり、１個のフィラメン
トのみが発振したりし、すべてのフィラメントが結合し
た状態で均一に発振させることはできない。
また、上記のような構造の素子では、溝８８の領域から
活性層８５に電流が注入されることにより形成される導
波路のうち、最外の導波路は内部の導波路に比べて左右
の対称性が悪くなり、そのため、伝搬定数がずれやすく
光学結合状態から外れやすいという問題点もある。
活性層８５に電流が注入されることにより形成される導
波路のうち、最外の導波路は内部の導波路に比べて左右
の対称性が悪くなり、そのため、伝搬定数がずれやすく
光学結合状態から外れやすいという問題点もある。
そこでこの発明は、上記の問題点を解決し、フィラメン
ト数に制限されず平坦で均一な薄い活性層が再現性良く
形成され、これにより安定な特性を有し、しかも歩留り
良く得られる半導体レーザアレイ装置を提供することを
目的とする。
ト数に制限されず平坦で均一な薄い活性層が再現性良く
形成され、これにより安定な特性を有し、しかも歩留り
良く得られる半導体レーザアレイ装置を提供することを
目的とする。
［問題点を解決するための手段］ この発明に係る半導体レーザアレイ装置は、ほぼ同一の
断面形状を有する複数の溝を導波路規定用半導体層上の
全領域にわたって等間隔に形成し、かつ、前記半導体層
上の全領域にわたって平坦で均一な厚さの活性層を形成
し、かつ、前記複数の溝のうち所定の領域に位置する溝
への電流の注入を阻止する手段を設けたものである。
断面形状を有する複数の溝を導波路規定用半導体層上の
全領域にわたって等間隔に形成し、かつ、前記半導体層
上の全領域にわたって平坦で均一な厚さの活性層を形成
し、かつ、前記複数の溝のうち所定の領域に位置する溝
への電流の注入を阻止する手段を設けたものである。
［作用］ この発明に係る半導体レーザアレイ装置によれば、ウエ
ハ全域に等間隔に溝が形成されているので、それらの溝
の上部または下部に他の層を介して形成される活性層
は、どの領域においても平坦かつ均一に薄く形成され、
最外の導波路の非対称性もない。
ハ全域に等間隔に溝が形成されているので、それらの溝
の上部または下部に他の層を介して形成される活性層
は、どの領域においても平坦かつ均一に薄く形成され、
最外の導波路の非対称性もない。
このように全域に形成された複数の溝のうち、所定の領
域に位置する溝への電流の注入が阻止されることによっ
て、電流が注入された溝に対応する活性層の領域にのみ
光導波路列が形成され、その領域において発光が行なわ
れる。
域に位置する溝への電流の注入が阻止されることによっ
て、電流が注入された溝に対応する活性層の領域にのみ
光導波路列が形成され、その領域において発光が行なわ
れる。
［実施例］ 以下、この発明の実施例を図面を用いて説明する。
第１図は、この発明の半導体レーザアレイ装置の第１の
実施例を示す断面図である。
実施例を示す断面図である。
図において、ｐ−ＧａＡｓ基板１は、その上面が両側か
ら所定幅ずつ除去されて中央部にメサ部１ａが形成され
ている。ｐ−ＧａＡｓ基板１の前記除去された部分に
は、ｎ−ＧａＡｓ第１電流阻止層１０が形成されてい
る。そして、ｐ−ＧａＡｓ基板１のメサ部１ａ上および
ｎ−ＧａＡｓ第１電流阻止層１０上には、ｎ−Ａｌ0.1
Ｇａ0.9Ａｓ第２電流阻止層２、ｎ−ＧａＡｓ表面保護
層３、ｐ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層４、Ａｌ0.1
Ｇａ0.9Ａｓ活性層５、ｎ−Ａｌ0.4Ｇａ0.6Ａｓクラッ
ド層６、ｎ−ＧａＡｓコンタクト層７が順に積層されて
いる。
ら所定幅ずつ除去されて中央部にメサ部１ａが形成され
ている。ｐ−ＧａＡｓ基板１の前記除去された部分に
は、ｎ−ＧａＡｓ第１電流阻止層１０が形成されてい
る。そして、ｐ−ＧａＡｓ基板１のメサ部１ａ上および
ｎ−ＧａＡｓ第１電流阻止層１０上には、ｎ−Ａｌ0.1
Ｇａ0.9Ａｓ第２電流阻止層２、ｎ−ＧａＡｓ表面保護
層３、ｐ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層４、Ａｌ0.1
Ｇａ0.9Ａｓ活性層５、ｎ−Ａｌ0.4Ｇａ0.6Ａｓクラッ
ド層６、ｎ−ＧａＡｓコンタクト層７が順に積層されて
いる。
前記ｎ−表面保護層３の全域には、ｎ−第２電流阻止層
２を貫通してｐ−ＧａＡｓ基板１に到達する複数の溝８
が形成されている。ただし、ｎ−第１電流阻止層１０の
存在する領域における溝８はｐ−ＧａＡｓ基板１に到達
しない。すなわち、メサ部１ａの領域においては、溝８
を通して活性層５に電流が注入されるが、メサ部１ａの
両側の領域においては、ｎ−第１電流阻止層１０によっ
て活性層５への電流の注入が阻止される。
２を貫通してｐ−ＧａＡｓ基板１に到達する複数の溝８
が形成されている。ただし、ｎ−第１電流阻止層１０の
存在する領域における溝８はｐ−ＧａＡｓ基板１に到達
しない。すなわち、メサ部１ａの領域においては、溝８
を通して活性層５に電流が注入されるが、メサ部１ａの
両側の領域においては、ｎ−第１電流阻止層１０によっ
て活性層５への電流の注入が阻止される。
このように、この実施例の半導体レーザアレイ装置にお
いては、溝８が全域に形成されているので、平坦で均一
な活性層５が再現性良く形成されることになる。この平
坦で均一な活性層５は半導体レーザアレイ装置の均一な
光結合を実現する上で重要であり、ひいては安定な特性
を得ることを可能とするものである。
いては、溝８が全域に形成されているので、平坦で均一
な活性層５が再現性良く形成されることになる。この平
坦で均一な活性層５は半導体レーザアレイ装置の均一な
光結合を実現する上で重要であり、ひいては安定な特性
を得ることを可能とするものである。
次に、第１図の半導体レーザアレイ装置の製造方法を第
６Ａ図〜第６Ｆ図を用いて説明する。
６Ａ図〜第６Ｆ図を用いて説明する。
まず、第６Ａ図に示すように、ｐ−ＧａＡｓ基板１上
に、幅４０μｍ、高さ１．０〜２．０μｍのメサ部１ａ
をエッチングにより形成する。次に、第６Ｂ図に示すよ
うに、ｐ−ＧａＡｓ基板１上にｎ−ＧａＡｓ第１電流阻
止層１０を上面が平坦になるまで成長させる。そして、
第６Ｃ図に示すように、ｎ−ＧａＡｓ第１電流阻止層１
０の全面をエッチングしてメサ部１ａ上のｎ−ＧａＡｓ
第１電流阻止層１０を除去し、表面を平坦にする。残さ
れたｎ−ＧａＡｓ第１電流阻止層１０の厚さは１．０μ
ｍとなる。
に、幅４０μｍ、高さ１．０〜２．０μｍのメサ部１ａ
をエッチングにより形成する。次に、第６Ｂ図に示すよ
うに、ｐ−ＧａＡｓ基板１上にｎ−ＧａＡｓ第１電流阻
止層１０を上面が平坦になるまで成長させる。そして、
第６Ｃ図に示すように、ｎ−ＧａＡｓ第１電流阻止層１
０の全面をエッチングしてメサ部１ａ上のｎ−ＧａＡｓ
第１電流阻止層１０を除去し、表面を平坦にする。残さ
れたｎ−ＧａＡｓ第１電流阻止層１０の厚さは１．０μ
ｍとなる。
続いて、第６Ｄ図に示すように、前記ｐ−ＧａＡｓ基板
１およびｎ−ＧａＡｓ第１電流阻止層１０の上面に、ｎ
−Ａｌ0.1Ｇａ0.9Ａｓ第２電流阻止層２を０．７μｍ、
ｎ−ＧａＡｓ表面保護層３を０．１μｍ成長させる。そ
して、第６Ｅ図に示すように、フォトリソグラフィ技術
およびエッチング技術を用いてこの基板の上面全域に、
幅４μｍ、深さ１．０μｍの溝８を５μｍの周期で形成
する。すなわち、基板の上面全域に周期５μｍのグレー
ティングを形成する。この周期は、光結合を行ないやす
いように条件を選択する。
１およびｎ−ＧａＡｓ第１電流阻止層１０の上面に、ｎ
−Ａｌ0.1Ｇａ0.9Ａｓ第２電流阻止層２を０．７μｍ、
ｎ−ＧａＡｓ表面保護層３を０．１μｍ成長させる。そ
して、第６Ｅ図に示すように、フォトリソグラフィ技術
およびエッチング技術を用いてこの基板の上面全域に、
幅４μｍ、深さ１．０μｍの溝８を５μｍの周期で形成
する。すなわち、基板の上面全域に周期５μｍのグレー
ティングを形成する。この周期は、光結合を行ないやす
いように条件を選択する。
このようにして、メサ部１ａの領域に形成された溝は８
はｐ−ＧａＡｓ基板１に到達するが、メサ部１ａのない
領域に形成された溝８はｎ−第１電流阻止層１０までし
か到達しない。
はｐ−ＧａＡｓ基板１に到達するが、メサ部１ａのない
領域に形成された溝８はｎ−第１電流阻止層１０までし
か到達しない。
最後に、第６Ｆ図に示すように、ｐ−Ａｌ0.4Ｇａ0.6Ａ
ｓクラッド層４を溝８の外部での厚さが０．２５μｍと
なるように成長させ、その上に、Ａｌ0.1Ｇａ0.9Ａｓ活
性層５を０．０８μｍ、ｎ−Ａｌ0.4Ｇａ0.6Ａｓクラッ
ド層６を１．２μｍ、ｎ−ＧａＡｓコンタクト層７を
１．５μｍ、ＬＰＥ法により連続的に成長させる。この
とき、第２電流阻止層２はＡｌ0.1Ｇａ0.9Ａｓからなっ
ているので、ＬＰＥ成長中のメルトバックは防げる。
ｓクラッド層４を溝８の外部での厚さが０．２５μｍと
なるように成長させ、その上に、Ａｌ0.1Ｇａ0.9Ａｓ活
性層５を０．０８μｍ、ｎ−Ａｌ0.4Ｇａ0.6Ａｓクラッ
ド層６を１．２μｍ、ｎ−ＧａＡｓコンタクト層７を
１．５μｍ、ＬＰＥ法により連続的に成長させる。この
とき、第２電流阻止層２はＡｌ0.1Ｇａ0.9Ａｓからなっ
ているので、ＬＰＥ成長中のメルトバックは防げる。
この実施例の半導体レーザアレイ装置においては、溝８
が基板全域に存在するので、ｐ−Ａｌ0.4Ｇａ0.6Ａｓク
ラッド層４はどの部分でも均一に成長する。このため、
活性層５が湾曲したり途切れたりすることなく、平坦か
つ均一に形成される。
が基板全域に存在するので、ｐ−Ａｌ0.4Ｇａ0.6Ａｓク
ラッド層４はどの部分でも均一に成長する。このため、
活性層５が湾曲したり途切れたりすることなく、平坦か
つ均一に形成される。
また、電流は溝８がｐ−ＧａＡｓ基板１に到達する部分
にしか注入されないので、発光はメサ部１ａ上の部分に
のみ限定される。
にしか注入されないので、発光はメサ部１ａ上の部分に
のみ限定される。
第６Ａ図〜第６Ｆ図の製造方法では、３回成長および３
回エッチングの工程を経ているが、これを簡略化した製
造方法を第７Ａ図〜第７Ｄ図に示す。
回エッチングの工程を経ているが、これを簡略化した製
造方法を第７Ａ図〜第７Ｄ図に示す。
この製造方法が上記製造方法と異なる点は、第６Ｂ図、
第６Ｃ図および第６Ｄ図の３工程を第７Ｂ図の１工程に
まとめた点であり、全体として２回成長および２回エッ
チングとなっている。
第６Ｃ図および第６Ｄ図の３工程を第７Ｂ図の１工程に
まとめた点であり、全体として２回成長および２回エッ
チングとなっている。
第７Ａ図、第７Ｃ図、第７Ｄ図の工程はそれぞれ第６Ａ
図、第６Ｅ図、第６Ｆ図の工程に対応する。ここでは、
第７Ｂ図の工程のみについて説明する。
図、第６Ｅ図、第６Ｆ図の工程に対応する。ここでは、
第７Ｂ図の工程のみについて説明する。
第７Ｂ図に示すように、メサ部１ａが形成されたｐ−Ｇ
ａＡｓ基板１上に、ＬＰＥ法によってｎ−ＧａＡｓ第１
電流阻止層１０を、メサ部１ａ上で０．２μｍ、その他
の領域で１．５μｍ成長させる。そして、その上に、ｎ
−Ａｌ0.1Ｇａ0.9Ａｓ第２電流阻止層２を０．６μｍ、
ｎ−ＧａＡｓ表面保護層３を０．１μｍ連続成長させ
る。この場合、第１電流阻止層１０の上面がほぼ平坦と
なるように条件を選択した。
ａＡｓ基板１上に、ＬＰＥ法によってｎ−ＧａＡｓ第１
電流阻止層１０を、メサ部１ａ上で０．２μｍ、その他
の領域で１．５μｍ成長させる。そして、その上に、ｎ
−Ａｌ0.1Ｇａ0.9Ａｓ第２電流阻止層２を０．６μｍ、
ｎ−ＧａＡｓ表面保護層３を０．１μｍ連続成長させ
る。この場合、第１電流阻止層１０の上面がほぼ平坦と
なるように条件を選択した。
このように形成すると、メサ部１ａ上での第１電流阻止
層１０から表面保護層３までの厚さｗは０．９μｍとな
り、深さ１．０μｍの溝８をｐ−ＧａＡｓ基板１に到達
させることができる。
層１０から表面保護層３までの厚さｗは０．９μｍとな
り、深さ１．０μｍの溝８をｐ−ＧａＡｓ基板１に到達
させることができる。
以上のようにして第６Ｂ図〜第６Ｄ図の３工程を１工程
とまとめることができ、製造歩留りの向上が実現され
る。
とまとめることができ、製造歩留りの向上が実現され
る。
第２図は、この発明の半導体レーザアレイ装置の第２の
実施例を示す断面図である。
実施例を示す断面図である。
この実施例は、複数の溝８のうち外側の領域に位置する
溝に電流を注入しないようにする手段として、埋込構造
を適用したものである。すなわち、外側から所定幅の領
域において、ｎ−コンタクト層７、ｎクラッド幅６、活
性層５、ｐ−クラッド層４、ｎ−表面保護層３、ｎ−第
２電流阻止層２を除去し、さらにｐ−ＧａＡｓ基板１を
所定の深さまで除去し、除去した部分に、ｎ−ＡｌＧａ
Ａｓ第１埋込層２０ａ、ｐ−ＡｌＧａＡｓ第２埋込層２
０ｂ、ｐ−ＧａＡｓ第３埋込層２０ｃを形成したもので
ある。
溝に電流を注入しないようにする手段として、埋込構造
を適用したものである。すなわち、外側から所定幅の領
域において、ｎ−コンタクト層７、ｎクラッド幅６、活
性層５、ｐ−クラッド層４、ｎ−表面保護層３、ｎ−第
２電流阻止層２を除去し、さらにｐ−ＧａＡｓ基板１を
所定の深さまで除去し、除去した部分に、ｎ−ＡｌＧａ
Ａｓ第１埋込層２０ａ、ｐ−ＡｌＧａＡｓ第２埋込層２
０ｂ、ｐ−ＧａＡｓ第３埋込層２０ｃを形成したもので
ある。
この実施例においては、製造段階では基板全域に一旦溝
８が形成されるが、両側の所定領域に位置する溝は、そ
の領域の各層を除去することによって消滅してしまう。
８が形成されるが、両側の所定領域に位置する溝は、そ
の領域の各層を除去することによって消滅してしまう。
なお、この実施例に類似した例として、第２図における
ｎ−第１埋込層２０ａ、ｐ−第２埋込層２０ｂ、および
ｐ−第３埋込層２０ｃの存在しないハイ・メサ（High M
esa）の構造も考えられる。
ｎ−第１埋込層２０ａ、ｐ−第２埋込層２０ｂ、および
ｐ−第３埋込層２０ｃの存在しないハイ・メサ（High M
esa）の構造も考えられる。
次に、第３図は、この発明の半導体レーザアレイ装置の
第３の実施例を示す断面図である。
第３の実施例を示す断面図である。
この実施例は、リッジ・ガイド（Ridge Guide）構造を
適用したものである。すなわち、両側から所定幅の領域
において、ｎ−コンタクト層７を除去し、さらにｎ−ク
ラッド層６を所定の深さまで除去し、除去した部分の表
面にＳｉＯ２やＳｉ３Ｎ４などの絶縁膜３０を形成した
ものである。
適用したものである。すなわち、両側から所定幅の領域
において、ｎ−コンタクト層７を除去し、さらにｎ−ク
ラッド層６を所定の深さまで除去し、除去した部分の表
面にＳｉＯ２やＳｉ３Ｎ４などの絶縁膜３０を形成した
ものである。
なお、この実施例における絶縁膜３０の代わりにｐ−Ａ
ｌＧａＡｓ層を埋込んだ構造も考えられる。
ｌＧａＡｓ層を埋込んだ構造も考えられる。
第４図は、この発明の半導体レーザアレイ装置の第４の
実施例を示す断面図である。
実施例を示す断面図である。
この実施例は、プロトン打込構造を適用したものであ
り、両側から所定幅の領域において、ｎ−コンタクト層
７およびｎ−クラッド層６の所定の深さまでをプロトン
打込により半絶縁性化したプロトン打込層４０としたも
のである。
り、両側から所定幅の領域において、ｎ−コンタクト層
７およびｎ−クラッド層６の所定の深さまでをプロトン
打込により半絶縁性化したプロトン打込層４０としたも
のである。
なお、打込む原子としては他にボロンやヨウ素なども有
効である。
効である。
次に、第５Ａ図および第５Ｂ図は、この発明の半導体レ
ーザアレイ装置の第５の実施例を示し、第５Ａ図は断面
図、第５Ｂ図は溝列を上部から見た図である。
ーザアレイ装置の第５の実施例を示し、第５Ａ図は断面
図、第５Ｂ図は溝列を上部から見た図である。
この実施例は、熱拡散を適用したものであり、次のよう
にして製造される。
にして製造される。
まず、ｎ−ＧａＡｓ基板１１上に、分子線エピタキシャ
ル成長（ＭＢＥ）法、有機金属気相エピタキシャル成長
（ＯＭ−ＶＰＥ）法などによって、ｎ−ＡｌＸＧａ1-X
Ａｓクラッド層１２を１．５μｍ、ＡｌＹＧａ1-YＡｓ
活性層１３を０．０８２μｍ、ｐ−ＡｌＸＧａ1-XＡｓ
第１クラッド層１４を０．２μｍ、ｎまたはｐ−ＧａＡ
ｓ光吸収層１５を０．６μｍ、連続的に成長させる。但
し、ここでＸ＜Ｙである。
ル成長（ＭＢＥ）法、有機金属気相エピタキシャル成長
（ＯＭ−ＶＰＥ）法などによって、ｎ−ＡｌＸＧａ1-X
Ａｓクラッド層１２を１．５μｍ、ＡｌＹＧａ1-YＡｓ
活性層１３を０．０８２μｍ、ｐ−ＡｌＸＧａ1-XＡｓ
第１クラッド層１４を０．２μｍ、ｎまたはｐ−ＧａＡ
ｓ光吸収層１５を０．６μｍ、連続的に成長させる。但
し、ここでＸ＜Ｙである。
次に、フォトリソグラフィ技術およびエッチング技術を
用いて、この光吸収層１５の全域に、幅５μｍの溝１８
を６μｍの周期で形成する。この溝１８は、第５Ｂ図に
示すような対称分岐構造となるように形成する。溝１８
のエッチングにはアンモニア系のエッチャントを用いた
ので、この溝１８は光吸収層１５を貫通し、ｐ−第１ク
ラッド層１４の上面で停止している。
用いて、この光吸収層１５の全域に、幅５μｍの溝１８
を６μｍの周期で形成する。この溝１８は、第５Ｂ図に
示すような対称分岐構造となるように形成する。溝１８
のエッチングにはアンモニア系のエッチャントを用いた
ので、この溝１８は光吸収層１５を貫通し、ｐ−第１ク
ラッド層１４の上面で停止している。
次いで、ＯＭ−ＶＰＥ法によって、ｐ−ＡｌＹＧａ1-Y
Ａｓ第２クラッド層１６およびｎ−ＧａＡｓコンタクト
層１７を成長させる。これにより溝１８は、前記ｐ−第
２クラッド層１６により埋込まれることになる。続い
て、両側から所定幅を除いて中央部分に、ＳｉＯ２膜を
マスクとして亜鉛を９００℃で２時間、熱拡散させる。
Ａｓ第２クラッド層１６およびｎ−ＧａＡｓコンタクト
層１７を成長させる。これにより溝１８は、前記ｐ−第
２クラッド層１６により埋込まれることになる。続い
て、両側から所定幅を除いて中央部分に、ＳｉＯ２膜を
マスクとして亜鉛を９００℃で２時間、熱拡散させる。
このようにして得られた亜鉛拡散領域５０は、導電形が
ｐ形になるため、この領域にのみ電流が注入されること
になる。
ｐ形になるため、この領域にのみ電流が注入されること
になる。
この素子の場合にも発光領域にある導波路はどの１本を
とってもすべて等価であり左右の非対称性はない。その
ため、各導波路の伝搬定数は等しくなり、すべての導波
路内の光波は安定して同期発振するようになる。拡散の
深さは、電流注入領域を規定できれば、浅くても深くて
もよい。
とってもすべて等価であり左右の非対称性はない。その
ため、各導波路の伝搬定数は等しくなり、すべての導波
路内の光波は安定して同期発振するようになる。拡散の
深さは、電流注入領域を規定できれば、浅くても深くて
もよい。
なお、上記実施例以外の電流閉込め構造を適用した場合
にも同様の効果が期待できることはいうまでもない。
にも同様の効果が期待できることはいうまでもない。
また、この発明は電流阻止層の導電形が近接するクラッ
ド層の導電形と一致した素子、すべての導電形が上記実
施例と逆の素子にも適用することができ、同様の効果が
得られる。
ド層の導電形と一致した素子、すべての導電形が上記実
施例と逆の素子にも適用することができ、同様の効果が
得られる。
さらに、この発明は半導体レーザアレイ装置を構成する
材料が異なるような素子、たとえばＩｎＧａＡｓＰ／Ｉ
ｎＰ系の素子にも適用することがででき、同様の効果が
得られる。
材料が異なるような素子、たとえばＩｎＧａＡｓＰ／Ｉ
ｎＰ系の素子にも適用することがででき、同様の効果が
得られる。
［発明の効果］ 以上のようにこの発明によれば、複数の溝が導波路規定
用半導体層の全域に等間隔に形成されるので、溝の上部
または下部に他の層を介して形成される活性層がどの領
域においても平坦かつ均一に再現性良く形成されること
になる。これによって、安定な特性を有し、しかも歩留
り良く得られる半導体レーザアレイ装置が実現される。
用半導体層の全域に等間隔に形成されるので、溝の上部
または下部に他の層を介して形成される活性層がどの領
域においても平坦かつ均一に再現性良く形成されること
になる。これによって、安定な特性を有し、しかも歩留
り良く得られる半導体レーザアレイ装置が実現される。
第１図はこの発明の第１の実施例を示す断面図、第２図
はこの発明の第２の実施例を示す断面図、第３図はこの
発明の第３の実施例を示す断面図、第４図はこの発明の
第４の実施例を示す断面図、第５Ａ図はこの発明の第５
の実施例を示す断面図、第５Ｂ図は同実施例の溝の配置
を示す平面図、第６Ａ図〜第６Ｆ図は第１の実施例の製
造方法を示す工程別断面図、第７Ａ図〜第７Ｄ図は第１
の実施例の他の製造方法を示す工程別断面図、第８Ａ図
〜第８Ｃ図は従来の半導体レーザアレイ装置の製造方法
を示す工程別断面図である。 図において、１はｐ−ＧａＡｓ基板、２はｎ−Ａｌ0.1
Ｇａ0.9Ａｓ第２電流阻止層、５はＡｌ0.1Ｇａ0.9Ａｓ
活性層、８は溝、１０はｎ−ＧａＡｓ第１電流阻止層１
０、２０ａはｎ−ＡｌＧａＡｓ第１埋込層、２０ｂはｐ
−ＡｌＧａＡｓ第２埋込層、２０ｃはｐ−ＧａＡｓ第３
埋込層、３０は絶縁膜、４０はプロトン打込層、１１は
ｎ−ＧａＡｓ基板、１３はＡｌＹＧａ1-YＡｓ活性層、
１５は光吸収層、１８は溝、５０は亜鉛拡散領域を示
す。
はこの発明の第２の実施例を示す断面図、第３図はこの
発明の第３の実施例を示す断面図、第４図はこの発明の
第４の実施例を示す断面図、第５Ａ図はこの発明の第５
の実施例を示す断面図、第５Ｂ図は同実施例の溝の配置
を示す平面図、第６Ａ図〜第６Ｆ図は第１の実施例の製
造方法を示す工程別断面図、第７Ａ図〜第７Ｄ図は第１
の実施例の他の製造方法を示す工程別断面図、第８Ａ図
〜第８Ｃ図は従来の半導体レーザアレイ装置の製造方法
を示す工程別断面図である。 図において、１はｐ−ＧａＡｓ基板、２はｎ−Ａｌ0.1
Ｇａ0.9Ａｓ第２電流阻止層、５はＡｌ0.1Ｇａ0.9Ａｓ
活性層、８は溝、１０はｎ−ＧａＡｓ第１電流阻止層１
０、２０ａはｎ−ＡｌＧａＡｓ第１埋込層、２０ｂはｐ
−ＡｌＧａＡｓ第２埋込層、２０ｃはｐ−ＧａＡｓ第３
埋込層、３０は絶縁膜、４０はプロトン打込層、１１は
ｎ−ＧａＡｓ基板、１３はＡｌＹＧａ1-YＡｓ活性層、
１５は光吸収層、１８は溝、５０は亜鉛拡散領域を示
す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 細羽 弘之 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (56)参考文献 特開 昭61−225887（ＪＰ，Ａ) 特開 昭61−248582（ＪＰ，Ａ)
Claims (1)
- 【請求項１】複数の溝が形成された半導体層と、前記溝
の領域での等価屈折率が高くなることにより各溝に対応
する複数の光導波路が形成される活性層とを含む半導体
レーザアレイ装置において、 ほぼ同一の断面形状を有する複数の溝を前記半導体層上
の全領域にわたって等間隔に形成し、かつ、前記半導体
層上の全領域にわたって平坦で均一な厚さの活性層を形
成し、かつ、前記複数の溝のうち所定の領域に位置する
溝への電流の注入を阻止する手段を設けたことを特徴と
する半導体レーザアレイ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62121669A JPH069275B2 (ja) | 1987-05-19 | 1987-05-19 | 半導体レ−ザアレイ装置 |
| US07/195,742 US4903274A (en) | 1987-05-19 | 1988-05-18 | Semiconductor laser array device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62121669A JPH069275B2 (ja) | 1987-05-19 | 1987-05-19 | 半導体レ−ザアレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63287083A JPS63287083A (ja) | 1988-11-24 |
| JPH069275B2 true JPH069275B2 (ja) | 1994-02-02 |
Family
ID=14816966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62121669A Expired - Lifetime JPH069275B2 (ja) | 1987-05-19 | 1987-05-19 | 半導体レ−ザアレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069275B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69031401T2 (de) * | 1989-04-28 | 1998-03-19 | Sharp Kk | Halbleiterlaser, Halbleiter-Wafer und Verfahren zur Herstellung derselben |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225887A (ja) * | 1985-03-29 | 1986-10-07 | Sharp Corp | 半導体レ−ザアレイ装置 |
| JPS61248582A (ja) * | 1985-04-26 | 1986-11-05 | Matsushita Electric Ind Co Ltd | 半導体レ−ザアレイ装置の製造方法 |
-
1987
- 1987-05-19 JP JP62121669A patent/JPH069275B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63287083A (ja) | 1988-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000312054A (ja) | 半導体素子の製造方法、及び半導体素子 | |
| JPS5940592A (ja) | 半導体レ−ザ素子 | |
| JP2622143B2 (ja) | 分布帰還型半導体レーザ及び分布帰還型半導体レーザの作成方法 | |
| JPH10229246A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
| JPH01164077A (ja) | 発光ダイオードおよびその製造方法 | |
| JPH0426232B2 (ja) | ||
| JPH069275B2 (ja) | 半導体レ−ザアレイ装置 | |
| JPH055391B2 (ja) | ||
| JPH06103775B2 (ja) | 半導体レ−ザアレイ装置 | |
| JPH037153B2 (ja) | ||
| JPH065969A (ja) | 半導体レーザ装置 | |
| JP2000208872A (ja) | 半導体素子及びその製造方法 | |
| KR100284766B1 (ko) | 반도체 레이저 다이오드와 그 어레이 및 그 제조 방법 | |
| JPH0579194B2 (ja) | ||
| RU2262171C2 (ru) | Полупроводниковое лазерное устройство и способ его изготовления | |
| JPH0131318B2 (ja) | ||
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPS58219772A (ja) | レ−ザ形光放出デバイスおよびその製造方法 | |
| JPH07312462A (ja) | 面発光レーザダイオードの製造方法，及び面発光レーザダイオード | |
| JPS61236187A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPS5871677A (ja) | ２波長埋め込みへテロ構造半導体レ−ザ | |
| JPH0257708B2 (ja) | ||
| JPH0595157A (ja) | 半導体レ−ザ装置 | |
| JPH05160509A (ja) | 量子井戸構造埋め込み半導体レーザ | |
| JP2004214372A (ja) | 半導体光素子およびその製造方法 |