JPH0684330A - 同期装置 - Google Patents
同期装置Info
- Publication number
- JPH0684330A JPH0684330A JP23340692A JP23340692A JPH0684330A JP H0684330 A JPH0684330 A JP H0684330A JP 23340692 A JP23340692 A JP 23340692A JP 23340692 A JP23340692 A JP 23340692A JP H0684330 A JPH0684330 A JP H0684330A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- pll
- signal
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Abstract
(57)【要約】
【目的】 外部機器との同期を必要とする、業務用ディ
ジタルオーディオテープレコーダ（ＤＡＴ）やディジタ
ルビデオなどにおいて、外部同期信号としてビデオ信号
やフィルムのフレーム周波数などの数十Ｈｚと非常に低
い周波数信号を利用する場合、ＰＬＬのループゲインが
低く位相引き込みに長い時間がかかるが、ＰＬＬの同期
検出回路はロックが成立するまでの間アンロックとしか
判定できないので、表示回路で同期引き込み中にアンロ
ック表示しか行えず、ロックが成立するまでの間、正し
く外部同期信号が入力されているのか、内部回路が正し
く動作しているのか全く分からないという問題点を解決
する。正しく外部同期信号が入力されＰＬＬでロックが
かかるまでの間、同期引き込み過程にあることを検出し
表示することによって、操作者が動作状態を一目で分か
り、安心して操作の行える同期装置を提供することを目
的とする。
ジタルオーディオテープレコーダ（ＤＡＴ）やディジタ
ルビデオなどにおいて、外部同期信号としてビデオ信号
やフィルムのフレーム周波数などの数十Ｈｚと非常に低
い周波数信号を利用する場合、ＰＬＬのループゲインが
低く位相引き込みに長い時間がかかるが、ＰＬＬの同期
検出回路はロックが成立するまでの間アンロックとしか
判定できないので、表示回路で同期引き込み中にアンロ
ック表示しか行えず、ロックが成立するまでの間、正し
く外部同期信号が入力されているのか、内部回路が正し
く動作しているのか全く分からないという問題点を解決
する。正しく外部同期信号が入力されＰＬＬでロックが
かかるまでの間、同期引き込み過程にあることを検出し
表示することによって、操作者が動作状態を一目で分か
り、安心して操作の行える同期装置を提供することを目
的とする。
Description
【０００１】
【産業上の利用分野】本発明は機器間の同期技術に関
し、特に外部機器との同期を必要とする、業務用ディジ
タルオーディオテープレコーダ（ＤＡＴ）やディジタル
ビデオなどの、同期装置に関するものである。
し、特に外部機器との同期を必要とする、業務用ディジ
タルオーディオテープレコーダ（ＤＡＴ）やディジタル
ビデオなどの、同期装置に関するものである。
【０００２】
【従来の技術】近年、音楽信号等のアナログ信号をディ
ジタル信号に変換して記録再生するいわゆるディジタル
オーディオ技術の発展が目ざましい。たとえば民生の分
野においては、ＶＴＲのメカニズムとテープを用いたＰ
ＣＭプロセッサや、コンパクトディスク、ＤＡＴなどが
ある。ＤＡＴはその高い性能から業務用としても注目さ
れている。業務用ディジタルオーディオ機器として必要
な機能に外部同期機能が有る。これは外部のビデオなど
と同期運転をする機能で、外部入力信号に同期した内部
クロックを生成する必要がある。ＤＡＴについては、日
本電子機械工業会規格ＣＰ−２３０５にＤＡＴカセット
として詳しく解説されている。
ジタル信号に変換して記録再生するいわゆるディジタル
オーディオ技術の発展が目ざましい。たとえば民生の分
野においては、ＶＴＲのメカニズムとテープを用いたＰ
ＣＭプロセッサや、コンパクトディスク、ＤＡＴなどが
ある。ＤＡＴはその高い性能から業務用としても注目さ
れている。業務用ディジタルオーディオ機器として必要
な機能に外部同期機能が有る。これは外部のビデオなど
と同期運転をする機能で、外部入力信号に同期した内部
クロックを生成する必要がある。ＤＡＴについては、日
本電子機械工業会規格ＣＰ−２３０５にＤＡＴカセット
として詳しく解説されている。
【０００３】以下に、従来の同期装置である業務用ＤＡ
Ｔについて説明する。図２は業務用ＤＡＴのブロック図
である。２ａは外部信号入力端子、２１はフレーム抽出
回路、２２は位相比較器、２３は低域通過ろ波器、２４
は電圧制御発振器（ＶＣＯ）、２５、２６は分周回路、
２７は記録再生回路、２８は同期検出回路、２９は同期
状態表示回路である。位相比較器２２、低域通過ろ波器
２３、電圧制御発振器（ＶＣＯ）２４、分周回路２５で
ＰＬＬを構成している。図２で、外部から外部入力端子
２ａにビデオ信号などの外部信号が入力される。フレー
ム抽出回路２１で外部信号から同期信号を抽出しフレー
ム信号などの方形波を生成する。このフレーム信号を位
相比較器２２の一方の入力とする。ＶＣＯ２４の出力信
号を分周回路２５で分周した信号を、位相比較器２２の
他方の入力とする。位相比較出力は低域通過ろ波器２３
で平滑化されＶＣＯ２４の制御信号となる。ＶＣＯ２４
の自走発振周波数は内部クロックとフレーム信号の最小
公倍数の近傍の発振子を使用する。従って、ＰＬＬでロ
ックがかかれば、分周回路２６の出力は外部信号に同期
した内部クロックになる。分周回路２６から得られる外
部信号に同期した内部クロックは記録再生回路２７に供
給され、外部ビデオにクロック同期した記録再生が行わ
れる。この様にして外部機器との同期をとっている。ま
た、同期検出回路２８では位相比較器２２の位相誤差信
号出力からロックの判定を行う。同期状態表示回路２９
では、同期検出回路２８のロック判定出力の結果を表示
する。
Ｔについて説明する。図２は業務用ＤＡＴのブロック図
である。２ａは外部信号入力端子、２１はフレーム抽出
回路、２２は位相比較器、２３は低域通過ろ波器、２４
は電圧制御発振器（ＶＣＯ）、２５、２６は分周回路、
２７は記録再生回路、２８は同期検出回路、２９は同期
状態表示回路である。位相比較器２２、低域通過ろ波器
２３、電圧制御発振器（ＶＣＯ）２４、分周回路２５で
ＰＬＬを構成している。図２で、外部から外部入力端子
２ａにビデオ信号などの外部信号が入力される。フレー
ム抽出回路２１で外部信号から同期信号を抽出しフレー
ム信号などの方形波を生成する。このフレーム信号を位
相比較器２２の一方の入力とする。ＶＣＯ２４の出力信
号を分周回路２５で分周した信号を、位相比較器２２の
他方の入力とする。位相比較出力は低域通過ろ波器２３
で平滑化されＶＣＯ２４の制御信号となる。ＶＣＯ２４
の自走発振周波数は内部クロックとフレーム信号の最小
公倍数の近傍の発振子を使用する。従って、ＰＬＬでロ
ックがかかれば、分周回路２６の出力は外部信号に同期
した内部クロックになる。分周回路２６から得られる外
部信号に同期した内部クロックは記録再生回路２７に供
給され、外部ビデオにクロック同期した記録再生が行わ
れる。この様にして外部機器との同期をとっている。ま
た、同期検出回路２８では位相比較器２２の位相誤差信
号出力からロックの判定を行う。同期状態表示回路２９
では、同期検出回路２８のロック判定出力の結果を表示
する。
【０００４】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、外部同期信号の比較基準としてビデオ信
号やフィルムのフレーム周波数などの数十Ｈｚと非常に
低い周波数信号にする場合、ＰＬＬのループゲインが低
く位相引き込みに長い時間がかかる。また、自走時の発
振周波数を安定化させるためにＶＣＯにリチウムタンタ
レート発振子や水晶発振子などを使用した場合さらにＰ
ＬＬのループゲインが低くなり、位相引き込みに長い時
間がかかる。これは位相比較された結果をＶＣＯにフィ
ードバックする単位時間当たりの頻度が低くなるうえ、
ＶＣＯの制御電圧に対する発振周波数の変化幅が少なく
なり、ＶＣＯの発振周波数が比較基準信号の変化に俊敏
に追従できないからである。従って、同期の引き込みに
長い時間がかかってしまうが、同期検出回路はロックが
成立するまでの間アンロックと判定するので、表示回路
でアンロック表示を行う。よって、機器の操作者は、外
部から同期信号を入力しても、ＰＬＬがロックするまで
の間、正しく外部信号が入力され同期引き込み過程にあ
るのかどうか分からないという問題点を有していた。
来の構成では、外部同期信号の比較基準としてビデオ信
号やフィルムのフレーム周波数などの数十Ｈｚと非常に
低い周波数信号にする場合、ＰＬＬのループゲインが低
く位相引き込みに長い時間がかかる。また、自走時の発
振周波数を安定化させるためにＶＣＯにリチウムタンタ
レート発振子や水晶発振子などを使用した場合さらにＰ
ＬＬのループゲインが低くなり、位相引き込みに長い時
間がかかる。これは位相比較された結果をＶＣＯにフィ
ードバックする単位時間当たりの頻度が低くなるうえ、
ＶＣＯの制御電圧に対する発振周波数の変化幅が少なく
なり、ＶＣＯの発振周波数が比較基準信号の変化に俊敏
に追従できないからである。従って、同期の引き込みに
長い時間がかかってしまうが、同期検出回路はロックが
成立するまでの間アンロックと判定するので、表示回路
でアンロック表示を行う。よって、機器の操作者は、外
部から同期信号を入力しても、ＰＬＬがロックするまで
の間、正しく外部信号が入力され同期引き込み過程にあ
るのかどうか分からないという問題点を有していた。
【０００５】本発明は上記従来の問題点を解決するもの
で、正しく外部同期信号が入力され、ＰＬＬでロックが
かかるまでの間、同期引き込み過程にあることを検出し
表示する同期装置を提供することを目的とする。
で、正しく外部同期信号が入力され、ＰＬＬでロックが
かかるまでの間、同期引き込み過程にあることを検出し
表示する同期装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明の同期装置は、外部入力信号を比較基準とす
る、位相比較器と低域通過ろ波器と電圧制御発振器と分
周器から成る位相同期ループ回路（ＰＬＬ）と、外部入
力信号の周波数を計測する周波数検出回路と、ＰＬＬの
同期検出を行うＰＬＬ同期検出回路と、周波数検出回路
とＰＬＬ同期検出回路の出力状態によって同期状態の表
示を行う表示回路の構成を有している。
に本発明の同期装置は、外部入力信号を比較基準とす
る、位相比較器と低域通過ろ波器と電圧制御発振器と分
周器から成る位相同期ループ回路（ＰＬＬ）と、外部入
力信号の周波数を計測する周波数検出回路と、ＰＬＬの
同期検出を行うＰＬＬ同期検出回路と、周波数検出回路
とＰＬＬ同期検出回路の出力状態によって同期状態の表
示を行う表示回路の構成を有している。
【０００７】
【作用】本発明は上記した構成により、外部入力信号か
ら抽出されたフレーム信号はＰＬＬ回路と共に周波数検
出回路にも印加される。先ず周波数検出回路で入力信号
が所望の周波数近傍であるかどうか検出する。検出はフ
レーム信号の１周期程度の時間で行われる。ＰＬＬ同期
検出回路においてもＰＬＬのロック状態を検出する。外
部入力信号が所望の周波数近傍であり、かつＰＬＬにお
いて同期がかかっていない場合は、同期引き込み過程に
あり、暫くした後同期ロックがかかるので、同期引き込
み中という表示を表示回路にて行う。同期ロック状態に
なると同期ロックの表示を表示回路にて行う。
ら抽出されたフレーム信号はＰＬＬ回路と共に周波数検
出回路にも印加される。先ず周波数検出回路で入力信号
が所望の周波数近傍であるかどうか検出する。検出はフ
レーム信号の１周期程度の時間で行われる。ＰＬＬ同期
検出回路においてもＰＬＬのロック状態を検出する。外
部入力信号が所望の周波数近傍であり、かつＰＬＬにお
いて同期がかかっていない場合は、同期引き込み過程に
あり、暫くした後同期ロックがかかるので、同期引き込
み中という表示を表示回路にて行う。同期ロック状態に
なると同期ロックの表示を表示回路にて行う。
【０００８】このようにすれば、機器の操作者は同期装
置の動作状態が一目で分かり、安心して操作が行える。
置の動作状態が一目で分かり、安心して操作が行える。
【０００９】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１０】図１は本発明の第１の実施例における同期
装置である業務用ＤＡＴの同期回路のブロック図を示す
ものである。図１においてａは外部信号入力端子、１は
フレーム抽出回路、２は位相比較器、３は低域通過ろ波
器、４は電圧制御発振器（ＶＣＯ）、５、６は分周回
路、７は記録再生回路、８は同期検出回路、９は同期状
態の表示回路、１０は周波数検出回路である。位相比較
器２、低域通過ろ波器３、電圧制御発振器（ＶＣＯ）
４、分周回路５でＰＬＬを構成している。以上の様に構
成された本実施例の同期装置について、以下その動作に
ついて説明する。外部から外部信号入力端子ａにビデオ
信号などの外部同期信号が入力される。フレーム抽出回
路１で外部同期信号から同期信号のみを抽出しフレーム
信号などの方形波を生成する。このフレーム信号を、周
波数検出回路１０と位相比較器２の一方の入力とする。
ＶＣＯ４の出力信号を分周回路５で分周した信号を、位
相比較器２の他方の入力とする。位相比較出力は低域通
過ろ波器３で平滑化されＶＣＯ４の発振周波数制御信号
となる。ＶＣＯ４の自走発振周波数は内部クロックとフ
レーム信号の最小公倍数の近傍の発振子を使用する。従
って、ＰＬＬでロックがかかれば、分周回路６の出力は
外部信号に同期した内部クロックになる。フレーム信号
は周波数検出回路１０にも入力されており、ここでフレ
ーム信号の周波数が計測される。フレーム信号の一周期
を固定クロックでカウントし、カウント値によって周波
数が所望の周波数近傍であるかどうかを検出する。検出
はフレーム信号の１周期程度の時間で行える。またＰＬ
Ｌの位相比較器２の位相誤差出力はＰＬＬ同期検出回路
８に入力される。ＰＬＬ同期検出回路８では位相誤差信
号のパルス幅からＰＬＬがロックしたかどうか検出す
る。表示回路９では周波数検出回路１０とＰＬＬの同期
検出回路８から検出結果を受取る。検出結果に基づき次
のように、表示回路９にて表示をおこなう。ロック検出
はされていないが、周波数検出結果は所望周波数近傍で
ある場合、同期引き込み中の表示を行い、暫くした後ロ
ックがかかることを操作者に知らせる。ＰＬＬ同期検出
回路８からロック検出の信号が得られると、ロックの表
示を行う。ロック検出もされず、周波数検出結果も所望
周波数範囲外であれば、アンロックの表示を行う。
装置である業務用ＤＡＴの同期回路のブロック図を示す
ものである。図１においてａは外部信号入力端子、１は
フレーム抽出回路、２は位相比較器、３は低域通過ろ波
器、４は電圧制御発振器（ＶＣＯ）、５、６は分周回
路、７は記録再生回路、８は同期検出回路、９は同期状
態の表示回路、１０は周波数検出回路である。位相比較
器２、低域通過ろ波器３、電圧制御発振器（ＶＣＯ）
４、分周回路５でＰＬＬを構成している。以上の様に構
成された本実施例の同期装置について、以下その動作に
ついて説明する。外部から外部信号入力端子ａにビデオ
信号などの外部同期信号が入力される。フレーム抽出回
路１で外部同期信号から同期信号のみを抽出しフレーム
信号などの方形波を生成する。このフレーム信号を、周
波数検出回路１０と位相比較器２の一方の入力とする。
ＶＣＯ４の出力信号を分周回路５で分周した信号を、位
相比較器２の他方の入力とする。位相比較出力は低域通
過ろ波器３で平滑化されＶＣＯ４の発振周波数制御信号
となる。ＶＣＯ４の自走発振周波数は内部クロックとフ
レーム信号の最小公倍数の近傍の発振子を使用する。従
って、ＰＬＬでロックがかかれば、分周回路６の出力は
外部信号に同期した内部クロックになる。フレーム信号
は周波数検出回路１０にも入力されており、ここでフレ
ーム信号の周波数が計測される。フレーム信号の一周期
を固定クロックでカウントし、カウント値によって周波
数が所望の周波数近傍であるかどうかを検出する。検出
はフレーム信号の１周期程度の時間で行える。またＰＬ
Ｌの位相比較器２の位相誤差出力はＰＬＬ同期検出回路
８に入力される。ＰＬＬ同期検出回路８では位相誤差信
号のパルス幅からＰＬＬがロックしたかどうか検出す
る。表示回路９では周波数検出回路１０とＰＬＬの同期
検出回路８から検出結果を受取る。検出結果に基づき次
のように、表示回路９にて表示をおこなう。ロック検出
はされていないが、周波数検出結果は所望周波数近傍で
ある場合、同期引き込み中の表示を行い、暫くした後ロ
ックがかかることを操作者に知らせる。ＰＬＬ同期検出
回路８からロック検出の信号が得られると、ロックの表
示を行う。ロック検出もされず、周波数検出結果も所望
周波数範囲外であれば、アンロックの表示を行う。
【００１１】以上のように本実施例によれば、外部入力
信号を比較基準とする、位相比較器と電圧制御発振器か
ら成る位相同期ループ回路（ＰＬＬ）と、外部入力信号
の周波数を計測する周波数検出回路と、ＰＬＬの同期検
出を行う、ＰＬＬ同期検出回路と、周波数検出回路とＰ
ＬＬ同期検出回路の出力状態によって同期状態の表示を
行う表示回路とを設け、同期引き込み中であることを検
出し表示を行うので、ロックに長い時間がかかるような
時にも、機器の操作者は同期装置の動作状態が一目で分
かり、安心して操作が行える。
信号を比較基準とする、位相比較器と電圧制御発振器か
ら成る位相同期ループ回路（ＰＬＬ）と、外部入力信号
の周波数を計測する周波数検出回路と、ＰＬＬの同期検
出を行う、ＰＬＬ同期検出回路と、周波数検出回路とＰ
ＬＬ同期検出回路の出力状態によって同期状態の表示を
行う表示回路とを設け、同期引き込み中であることを検
出し表示を行うので、ロックに長い時間がかかるような
時にも、機器の操作者は同期装置の動作状態が一目で分
かり、安心して操作が行える。
【００１２】なお、本実施例において、外部入力信号を
ビデオ信号としたが、外部入力信号として方形波が入力
されるような場合には、フレーム検出回路は不要で、方
形波を直接ＰＬＬと周波数検出回路に入力すれば良い。
ビデオ信号としたが、外部入力信号として方形波が入力
されるような場合には、フレーム検出回路は不要で、方
形波を直接ＰＬＬと周波数検出回路に入力すれば良い。
【００１３】
【発明の効果】以上のように本発明は外部入力信号を比
較基準とする、位相比較器と電圧制御発振器と低域通過
ろ波器と分周器から成る位相同期ループ回路（ＰＬＬ）
と、外部入力信号の周波数を計測する周波数検出回路
と、ＰＬＬの同期検出を行うＰＬＬ同期検出回路と、周
波数検出回路とＰＬＬ同期検出回路の検出状態によって
同期状態の表示を行う表示回路を設けることにより、外
部同期を行う際、同期引き込み中であることを検出し表
示を行えるので、ロックに長い時間がかかるような時に
も、機器の操作者は同期装置の動作状態が一目で分か
り、安心して操作が行える。従って、例えばビデオ音声
などの後処理を行うポストプロダクションなどで、ビデ
オに同期して再生する音声再生装置の同期装置として使
用する場合、外部入力信号を入力した直後に、外部入力
信号が適切であれば同期引き込み中と、或いは外部入力
信号が不適切であればアンロックと、同期の状態が表示
されるので、ロックするのかどうか分からずただひたす
らロックを待つということが無く効率的に作業が行えそ
の効果は非常に大きい。
較基準とする、位相比較器と電圧制御発振器と低域通過
ろ波器と分周器から成る位相同期ループ回路（ＰＬＬ）
と、外部入力信号の周波数を計測する周波数検出回路
と、ＰＬＬの同期検出を行うＰＬＬ同期検出回路と、周
波数検出回路とＰＬＬ同期検出回路の検出状態によって
同期状態の表示を行う表示回路を設けることにより、外
部同期を行う際、同期引き込み中であることを検出し表
示を行えるので、ロックに長い時間がかかるような時に
も、機器の操作者は同期装置の動作状態が一目で分か
り、安心して操作が行える。従って、例えばビデオ音声
などの後処理を行うポストプロダクションなどで、ビデ
オに同期して再生する音声再生装置の同期装置として使
用する場合、外部入力信号を入力した直後に、外部入力
信号が適切であれば同期引き込み中と、或いは外部入力
信号が不適切であればアンロックと、同期の状態が表示
されるので、ロックするのかどうか分からずただひたす
らロックを待つということが無く効率的に作業が行えそ
の効果は非常に大きい。
【図１】本発明の実施例における業務用ＤＡＴのブロッ
ク図
ク図
【図２】従来の業務用ＤＡＴのブロック図
ａ，２ａ 外部信号入力端子 １，２１ フレーム抽出回路 ２，２２ 位相比較回路 ３，２３ 低域通過ろ波器 ４，２４ 電圧制御発振器 ５，６，２５，２６ 分周回路 ７，２７ 記録再生回路 ８，２８ 周波数検出回路 ９，２９ 同期状態表示回路 １０ 周波数検出回路
Claims (1)
- 【請求項１】 外部入力信号を比較基準とする、位相比
較器と電圧制御発振器と低域通過ろ波器と分周器から成
る位相同期ループ回路（ＰＬＬ）と、外部入力信号の周
波数を計測する周波数検出回路と、ＰＬＬの同期検出を
行うＰＬＬ同期検出回路と、周波数検出回路とＰＬＬ同
期検出回路の検出状態によって同期状態の表示を行う表
示回路とを備えた同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23340692A JPH0684330A (ja) | 1992-09-01 | 1992-09-01 | 同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23340692A JPH0684330A (ja) | 1992-09-01 | 1992-09-01 | 同期装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684330A true JPH0684330A (ja) | 1994-03-25 |
Family
ID=16954577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23340692A Pending JPH0684330A (ja) | 1992-09-01 | 1992-09-01 | 同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684330A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4836165A (en) * | 1986-04-01 | 1989-06-06 | Kabushiki Kaisha Komatsu Seisakusho | Engine controlling apparatus for a wheeled type construction machine |
| US7973780B2 (en) | 2001-05-02 | 2011-07-05 | Lg Electronics Inc. | Electromagnetic interference prevention apparatus for flat panel display |
-
1992
- 1992-09-01 JP JP23340692A patent/JPH0684330A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4836165A (en) * | 1986-04-01 | 1989-06-06 | Kabushiki Kaisha Komatsu Seisakusho | Engine controlling apparatus for a wheeled type construction machine |
| US7973780B2 (en) | 2001-05-02 | 2011-07-05 | Lg Electronics Inc. | Electromagnetic interference prevention apparatus for flat panel display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1041812A (ja) | Ｐｌｌ回路 | |
| JPS58191573A (ja) | 水平走査周波数逓倍回路 | |
| JPH0684330A (ja) | 同期装置 | |
| JP3356244B2 (ja) | テレビジョン信号受信装置 | |
| US4562394A (en) | Motor servo circuit for a magnetic recording and reproducing apparatus | |
| JPH01157123A (ja) | 周波数ロックループの周波数検出器 | |
| US4357549A (en) | Automatic frequency alteration circuit | |
| JPS62130024A (ja) | 位相同期回路 | |
| JPH01307317A (ja) | Ｐｌｌ回路 | |
| JP2877185B2 (ja) | クロック発生器 | |
| JPH09326691A (ja) | 位相ロックループ回路 | |
| JPH10228730A (ja) | クロック生成回路 | |
| JP2840255B2 (ja) | 再生装置 | |
| JP2876601B2 (ja) | デジタルディスク再生装置の同期検出装置 | |
| JP2003023352A (ja) | クロック再生回路 | |
| JPH04115721A (ja) | 位相同期回路 | |
| JP3465816B2 (ja) | ディスプレイ装置 | |
| JPS61189179A (ja) | モ−タサ−ボ回路 | |
| JPS5850686Y2 (ja) | 記録再生装置 | |
| JP4309034B2 (ja) | 周波数同期検出回路及びこの周波数同期検出回路を備えた信号処理装置 | |
| JPS59230487A (ja) | テ−プスピ−ド自動制御装置 | |
| JPS6139785A (ja) | 位相同期ル−プ回路 | |
| JPH04334127A (ja) | 位相同期回路 | |
| JPH06169439A (ja) | Ａｍ復調器 | |
| JPH06319091A (ja) | Ａｍ復調器 |