JPH0682856B2 - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method

Info

Publication number
JPH0682856B2
JPH0682856B2 JP61281046A JP28104686A JPH0682856B2 JP H0682856 B2 JPH0682856 B2 JP H0682856B2 JP 61281046 A JP61281046 A JP 61281046A JP 28104686 A JP28104686 A JP 28104686A JP H0682856 B2 JPH0682856 B2 JP H0682856B2
Authority
JP
Japan
Prior art keywords
semiconductor
forming
light
type semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61281046A
Other languages
Japanese (ja)
Other versions
JPS63133579A (en
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP61281046A priority Critical patent/JPH0682856B2/en
Publication of JPS63133579A publication Critical patent/JPS63133579A/en
Publication of JPH0682856B2 publication Critical patent/JPH0682856B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Description

【発明の詳細な説明】 「発明の利用分野」 この発明は、光照射により光起電力を発生し得る接合を
少なくとも1つ有するアモルファス半導体を含む非単結
晶半導体を、絶縁表面を有する基板に設けた光電変換素
子(単に素子ともいう)を複数個電気的に直列接続し
た、高い電圧の発生の可能な光電変換装置の作製方法に
関する。
TECHNICAL FIELD The present invention provides a substrate having an insulating surface with a non-single crystal semiconductor including an amorphous semiconductor having at least one junction capable of generating a photoelectromotive force by light irradiation. Further, the present invention relates to a method for manufacturing a photoelectric conversion device capable of generating a high voltage in which a plurality of photoelectric conversion elements (also simply referred to as elements) are electrically connected in series.

「従来の技術」 従来、水素またはハロゲン元素が添加された非単結晶半
導体としてアモルファス半導体が知られている。しか
し、かかる半導体はアモルファス構造を有し、結晶性を
積極的に用いていないため、PIN接合におけるI型半導
体層のキャリアの空乏層が0.3μ以下と狭く、またAM1.5
(100mW/cm2)での光照射に対し空乏層がさらに短くな
り、劣化が生じてしまった。
"Prior Art" Conventionally, an amorphous semiconductor is known as a non-single-crystal semiconductor to which hydrogen or a halogen element is added. However, since such a semiconductor has an amorphous structure and does not actively use the crystallinity, the carrier depletion layer of the I-type semiconductor layer in the PIN junction is as narrow as 0.3 μ or less, and the AM1.5
The depletion layer became shorter due to the light irradiation at (100 mW / cm 2 ) and the deterioration occurred.

「本発明が解決しようとする問題点」 かかるアモルファス半導体を含む非単結晶半導体に対
し、光照射により電子およびホールを発生させる活性の
I型半導体領域での結晶化を助長せしめて、特に長波長
光に対する収集効率を向上せしめ、変換効率の向上が求
められている。更に、PIN接合を有する光電変換装置に
あっては、I型半導体での空乏層の幅を1μ以上と大き
くするとともに、集積化のための連結部は結晶化をせず
にアモルファス構造の高抵抗領域のまま残存せしめ、こ
の領域での半導体を介してのリークの発生を防ぐことが
求められている。
“Problems to be Solved by the Present Invention” With respect to a non-single-crystal semiconductor including such an amorphous semiconductor, crystallization is promoted in an active I-type semiconductor region that generates electrons and holes by light irradiation, and a particularly long wavelength is obtained. It is required to improve the light collection efficiency and the conversion efficiency. Further, in the photoelectric conversion device having the PIN junction, the width of the depletion layer in the I-type semiconductor is increased to 1 μm or more, and the connecting portion for integration is not crystallized but has a high resistance of an amorphous structure. It is required to leave the region as it is and prevent the occurrence of leakage through the semiconductor in this region.

「問題を解決しようとする手段」 本発明は、N型またはP型半導体層を作る前または後に
裏面電極側より非単結晶半導体に対し、400nm以下の波
長のパルス状の強光(パルス巾10〜100n秒)を照射し
て、I型半導体層またはこのI型半導体層とそれに近接
した裏面側のNまたはP型半導体層とを水素またはハロ
ゲン元素を内部に保存しつつ結晶性を促しめるものであ
る。
"Means for Solving the Problem" The present invention provides a pulsed intense light (pulse width 10 nm or less) with a wavelength of 400 nm or less from a back electrode side to a non-single crystal semiconductor before or after forming an N-type or P-type semiconductor layer. ˜100 nsec) to promote crystallinity while preserving hydrogen or a halogen element inside the I-type semiconductor layer or this I-type semiconductor layer and the N- or P-type semiconductor layer on the back surface side close to the I-type semiconductor layer. Is.

結果として、珪素を主成分とする半導体にあっては、1.
3〜1.6eVとアモルファス半導体の1.7〜1.8eVよりも狭い
エネルギバンド巾とし得る。このため、長波長光の集収
効率を向上せしめることが可能となった。
As a result, for semiconductors containing silicon as the main component, 1.
The energy band width can be narrower than 3-1.6 eV and 1.7-1.8 eV of an amorphous semiconductor. Therefore, it becomes possible to improve the collection efficiency of long-wavelength light.

特に本発明は、その光吸収が小さい400nm以下例えばKrF
またはXeClを用いたエキシマレーザのパルス状の強光
を、内部の十分深い領域(光照射面と反対側の裏面電極
側)のみのI型半導体の結晶性を半導体を形成させた後
に裏面側より照射して促進させ、いわゆる光アニールを
行った。このため、光は半導体の光吸収係数の比較的大
きな400nm以下の波長を用いた。
In particular, the present invention has a small light absorption of 400 nm or less, for example, KrF.
Alternatively, the pulsed intense light of an excimer laser using XeCl is used to form the crystallinity of the I-type semiconductor in a sufficiently deep internal region (on the back electrode side opposite to the light irradiation surface), and then from the back surface side. It was irradiated and accelerated, and so-called optical annealing was performed. Therefore, the light used has a wavelength of 400 nm or less, which has a relatively large light absorption coefficient of the semiconductor.

本発明は、本発明人による特許願(特願昭59−181097半
導体装置 昭和59年8月24日出願)をさらに改良したも
のである。
The present invention is a further improvement of a patent application filed by the present inventor (Japanese Patent Application No. Sho 59-181097 semiconductor device, filed on August 24, 1984).

本発明は、この光アニールにより、同時に伴う電気伝導
度の増加が周辺部でのリークを許容してはならない。こ
のため集積化構造にあっては、連結部でのアイソレイシ
ョンの妨げになってはならない。このため本発明におい
ては、この光アニールを光電変換素子を構成する領域の
みに対して行った。
According to the present invention, this photo-annealing should not allow the leakage in the peripheral portion due to the increase in the electrical conductivity which accompanies at the same time. Therefore, in the integrated structure, the isolation at the connecting portion should not be hindered. Therefore, in the present invention, this optical annealing is performed only on the region forming the photoelectric conversion element.

「作用」 その結果、レーザアニールにより得られる結晶化助長領
域は、各セル(素子)間のアイソレイション領域および
その外周辺に対しては何等行わないため、集積化光電変
換装置の製造に他の余分の工程を伴わずに完了させるこ
とができるという特長を有する。
[Operation] As a result, since the crystallization promoting region obtained by laser annealing is not performed on the isolation region between each cell (element) and its outer periphery, it does not affect other manufacturing processes of the integrated photoelectric conversion device. It has the feature that it can be completed without any extra steps.

本発明の装置における素子の配置、大きさ、形状は設計
仕様によって決められる。しかし本発明の内容を簡単に
するため、以下の詳細な説明においては、第1の素子の
下側(基板側)の第1の電極と、その右隣りに配置した
第2の素子の第2の電極(半導体上即ち基板から離れた
裏面側)とを電気的に直列接続させた場合のパターンを
基として記す。
The arrangement, size and shape of the elements in the device of the present invention are determined by design specifications. However, in order to simplify the content of the present invention, in the following detailed description, the first electrode on the lower side (substrate side) of the first element and the second electrode of the second element arranged on the right side of the first electrode will be described. The electrode (on the semiconductor, that is, the rear surface side away from the substrate) of No. 1 is electrically connected in series to the pattern.

この規定された位置に例えばKrFまたはXeClを用いたエ
キシマレーザ、例えば波長248nmを照射させる。本発明
は、基板が透光性のガラス上に半導体を形成し、その上
面の光照射側に対し、裏面側より400nm以下のレーザ光
アニールを行ったもので、製造工程を増加させることな
しに歩留りを従来の約60%より87%にまで高めることが
できるという画期的な光電変換装置の作製方法を提供す
ることにある。
The defined position is irradiated with an excimer laser using KrF or XeCl, for example, a wavelength of 248 nm. The present invention, the substrate is formed on a translucent glass semiconductor, to the light irradiation side of the upper surface, the laser light annealing of 400nm or less from the back side is performed, without increasing the manufacturing process An object of the present invention is to provide an epoch-making photoelectric conversion device manufacturing method capable of increasing the yield to 87% from the conventional 60%.

以下に図面に従って本発明の詳細を示す。The present invention will be described in detail below with reference to the drawings.

「実施例1」 第1図は本発明の製造工程を示す縦断面図である。Example 1 FIG. 1 is a vertical sectional view showing a manufacturing process of the present invention.

第1図(A)においては、絶縁表面を有する基板例えば
ガラス基板(1)であって、長さ(図面では左右方向)
10cm、巾10cmを用いた。さらにこの上面に、全面にわた
って第1の導電膜(2)を透光性導電膜により0.1〜0.5
μの厚さに形成させた。
In FIG. 1 (A), a substrate having an insulating surface, for example, a glass substrate (1), having a length (horizontal direction in the drawing)
10 cm and a width of 10 cm were used. Further, a first conductive film (2) is formed on the entire upper surface of the transparent conductive film in an amount of 0.1 to 0.5.
It was formed to a thickness of μ.

この透光性導電膜(2)として弗素等のハロゲン元素が
添加された酸化スズを主成分とする透光性導電膜または
ITO(酸化スズ・インジューム)(500〜5000Å代表的に
は500〜1500Å)をスパッタ法またはスプレー法により
形成させた。
As the transparent conductive film (2), a transparent conductive film containing tin oxide as a main component to which a halogen element such as fluorine is added, or
ITO (tin oxide indium) (500 to 5000Å, typically 500 to 1500Å) was formed by a sputtering method or a spray method.

この後、この基板の上側より、YAGレーザ(波長1.06μ
m(パルス巾80n秒)加工機(日本電気製))により平
均出力0.3〜3W(焦点距離40mm)を加え、直径5mmφのレ
ーザ光を集光し、スポット径20〜70μφ代表的には40μ
φをマイクロコンピュータにより制御して、上方よりレ
ーザ光を照射し、その走査により、スクライブライン用
の第1の開溝(13)を形成させ、各素子領域(31),
(11)に第1の電極(15)をレーザスクライブ(LSとい
う)により作製した。
After this, from the upper side of this substrate, YAG laser (wavelength 1.06μ
m (Pulse width 80nsec) processing machine (made by NEC) with average output 0.3 to 3W (focal length 40mm), condensing laser light with diameter 5mmφ, spot diameter 20 to 70μφ typically 40μ
φ is controlled by a microcomputer to irradiate a laser beam from above, and the scanning thereof forms a first open groove (13) for a scribe line, and each element region (31),
The first electrode (15) was formed on (11) by laser scribing (referred to as LS).

LSにより形成された開溝(13)は、巾約50μ長さ10cmで
あり、深さはそれぞれ第1の電極を構成させるために完
全に切断分離した。
The groove (13) formed by LS has a width of about 50 μm and a length of 10 cm, and the depth of each groove is completely cut and separated to form the first electrode.

かくして第1の素子(31)および第2の素子(11)を構
成する領域の巾は5〜40mm例えば10mmとして形成させ
た。
Thus, the width of the regions forming the first element (31) and the second element (11) was set to 5 to 40 mm, for example 10 mm.

この後、この上面にプラズマCVD法、フォトCVD法または
LPCVD法により、光照射により光起電力を発生する非単
結晶半導体即ちPIN接合、NIP接合、またはPI接合または
NI接合を有し、水素またはハロゲン元素が添加された非
単結晶半導体層(3)をI型半導体中の最低酸素濃度を
5×1018cm-3以下とし、かつその厚さを0.3〜3.0μ代表
的には1.5μに形成させた。
After this, plasma CVD method, photo CVD method or
Non-single-crystal semiconductors that generate photoelectromotive force by light irradiation by the LPCVD method, that is, PIN junction, NIP junction, or PI junction or
The non-single-crystal semiconductor layer (3) having an NI junction and added with hydrogen or a halogen element has a minimum oxygen concentration of 5 × 10 18 cm −3 or less in the I-type semiconductor and a thickness of 0.3 to 3.0. μ was typically formed to 1.5 μ.

その第1の代表例は光照射が基板側からの場合であるた
め、P型(SixC1−x0<x<1)半導体(約200Å)
−I型アモルファスシリコン半導体(約1.5μ)−N型
の微結晶(約500Å)を有する半導体よりなる1つのPIN
接合を有する非単結晶半導体(3)を全面にわたって均
一の膜厚で形成させた。
The first representative example is the case where the light irradiation is from the substrate side, so a P-type (SixC 1-x 0 <x <1) semiconductor (about 200Å)
-I type amorphous silicon semiconductor (about 1.5μ) -One PIN consisting of semiconductor with N type microcrystal (about 500Å)
The non-single crystal semiconductor (3) having a junction was formed over the entire surface with a uniform film thickness.

第2の代表例はP型半導体−I型アモルファス半導体を
有する1つのPI接合を有する非単結晶半導体(3)を全
面にわたって形成させる。
In the second representative example, a non-single-crystal semiconductor (3) having one PI junction having a P-type semiconductor-I-type amorphous semiconductor is formed over the entire surface.

さらに本発明方法における400nm以下の波長の紫外光を
発光するエキシマレーザ光アニールの概要を示す。
Further, an outline of excimer laser light annealing for emitting ultraviolet light having a wavelength of 400 nm or less in the method of the present invention will be shown.

被照射半導体は第1図(A)に示す。PIN接合を構成す
るN型半導体を形成する前(PI接合を形成後即ち第2の
代表例)または後(PIN接合を形成した後即ち第1の代
表例)の半導体を光アニール工程における対象物として
用いた。
The irradiated semiconductor is shown in FIG. A semiconductor before or after forming the N-type semiconductor forming the PIN junction (after forming the PI junction, that is, the second representative example) or after (forming the PIN junction after forming the PIN junction, that is, the first representative example) in an optical annealing step Used as.

この対象物を真空中または水素雰囲気中に保存し、ここ
に合成石英窓を通して外部よりパルス光を照射した。
This object was stored in vacuum or in a hydrogen atmosphere, and pulsed light was externally applied to the object through a synthetic quartz window.

光源の照射光面積は120mm2としたエキシマパルスレーザ
光を用いた。特にこの巾は素子を構成する領域巾と同一
とし、同一個所への照射は1回または10回以下の繰り返
しパルス光照射の操作としてその照射部を移動し、素子
を構成する領域のすべてを光アニールさせた。
An excimer pulse laser beam with an irradiation light area of the light source of 120 mm 2 was used. In particular, this width is the same as the width of the region that constitutes the element, and irradiation to the same part is performed by repeating the irradiation of pulsed light once or less than 10 times, moving the irradiation part, and irradiating the entire area that constitutes the element with light. Annealed.

ここではケステック製エキシマレーザ発振器を用いた。Here, an excimer laser oscillator manufactured by KESTECH was used.

このレーザ光はレンズで集光せしめ、矩形を有し10mm×
12mmの面積のパルス光(繰り返し周波数30Hz〜300Hz)
を用いた。この照射幅は第1図の素子領域(11),(3
1)の幅と一致せしめた。
This laser light is focused by a lens and has a rectangular shape of 10 mm ×
Pulsed light with an area of 12 mm (repetition frequency 30 Hz to 300 Hz)
Was used. This irradiation width is the element area (11), (3
I made it match the width of 1).

この照射光(25)を被照射面に一定速度で移動する基体
に照射させた。
This irradiation light (25) was irradiated onto the substrate to be moved at a constant speed on the surface to be irradiated.

かくすると、非単結晶半導体中でI層の裏面電極側の一
部の厚さの0.1〜0.4μmの深さの領域の結晶化をさせる
ことができた。この結晶化の事実は、この工程の後レー
ザラマン分光測定を行うことにより判明した。加えて、
この本発明方法のアニールはパルス幅が10〜50n秒と短
い光パルスアニールのため、結晶化の際、既に含有して
いる水素またはハロゲン元素を外部に脱気することがほ
とんどない。加えて結晶性または秩序性を光アニールに
より促進するため、光劣化特性が小さくなり、加えてPI
間のI層中の空乏層の巾をアモルファス構造のPIN接合
における0.3μより1〜3μと伸ばすことができるとい
う二重の特長を有していた。このためI層の最適厚さを
アモルファス半導体のみをI層で用いたときの0.5μm
より結晶性を有する半導体との複合構造のため、0.5〜
2.0μmにまで厚くさせることができ、短波長光はアモ
ルファスシリコン半導体領域(35-1),(35′‐1)で
吸収せしめ、また長波長光は多結晶シリコン半導体領域
(35-2),(35′‐2)で吸収させることにより広い波
長にわたって光電変換をさせることが可能となった。そ
の結果、光電変換装置としての電流を増加させ得る。
By doing so, it was possible to crystallize a region having a depth of 0.1 to 0.4 μm, which is a part of the thickness of the back surface electrode side of the I layer in the non-single crystal semiconductor. The fact of this crystallization was revealed by performing laser Raman spectroscopy after this step. in addition,
Since the annealing according to the method of the present invention is an optical pulse annealing having a short pulse width of 10 to 50 nsec, hydrogen or halogen elements already contained are hardly degassed during crystallization. In addition, since the crystallinity or order is promoted by photo-annealing, the photo-degradation property is reduced, and in addition, the PI
It has a dual feature that the width of the depletion layer in the I layer between the two can be extended to 1 to 3 μ from 0.3 μ in the PIN junction having an amorphous structure. Therefore, the optimum thickness of the I layer is 0.5 μm when only the amorphous semiconductor is used in the I layer.
Due to the composite structure with a semiconductor having higher crystallinity, 0.5 to
It can be made as thick as 2.0 μm, short wavelength light is absorbed in amorphous silicon semiconductor regions (35-1), (35'-1), and long wavelength light is polycrystalline silicon semiconductor region (35-2), By absorbing at (35'-2), it became possible to perform photoelectric conversion over a wide wavelength range. As a result, the current of the photoelectric conversion device can be increased.

このレーザ光アニールは、第1図(C)において素子を
構成する(31)、(11)の領域である(35-2),(35′
‐2)に限られる。そして連結部(4)を構成する領域
は高抵抗型の半導体、特にアモルファス半導体であり、
(20)の下側の半導体(34)により電極(39),(3
9′)間のリークがないようにせしめた。
This laser light annealing is the regions (31) and (11) constituting the device in FIG. 1 (C) (35-2) and (35 ').
-2) only. The region forming the connecting portion (4) is a high resistance semiconductor, particularly an amorphous semiconductor,
The electrodes (39), (3
I tried not to leak between 9 ').

さらにこのレーザアニールは、素子の巾方向の両端部
(図面の前後方向の端部)より1〜2mm内側とし、両端
部には至らせないようにした。結果として、アモルファ
ス半導体が素子を構成する領域(31),(11)が多結晶
化した領域(35-2),(35′‐2)の外周辺のすべてに
残存させている。換言すれば、素子を構成する領域の外
周辺部は高抵抗度のアモルファス半導体で取り囲む構造
とし、かくすることにより、半導体(35-2),(35′‐
2)の周辺部での上下電極間のリーク、即ち等価回路的
にいうならば直列抵抗の低下を防ぐことができた。
Further, this laser annealing is performed within 1 to 2 mm from both end portions in the width direction of the element (end portions in the front-rear direction in the drawing) so as not to reach both end portions. As a result, the regions (31) and (11) forming the element are made to remain in the amorphous semiconductor in all of the outer peripheries of the polycrystallized regions (35-2) and (35'-2). In other words, the outer peripheral portion of the region constituting the element is surrounded by the amorphous semiconductor of high resistance, and thus the semiconductors (35-2), (35'-
It was possible to prevent the leakage between the upper and lower electrodes in the peripheral part of 2), that is, the reduction of the series resistance in the equivalent circuit.

さらに本発明における第1の例においては、このレーザ
アニールの後、第1図(B)に示されるごとく、第1の
開溝(13)の左方向側(第1の素子側)にわたって第2
の開溝(14)を第2のLS工程により形成させた。この図
面では第1および第2の開溝(13),(14)の中心間を
100μずらしている。
Further, in the first example of the present invention, after this laser annealing, as shown in FIG. 1 (B), the second groove is formed on the left side (first element side) of the first groove (13).
The open groove (14) was formed by the second LS process. In this drawing, the centers of the first and second open grooves (13) and (14) are
It is shifted by 100μ.

かくして第2の開溝(14)は第1の電極の側面(8)を
露出させた。
Thus, the second groove (14) exposed the side surface (8) of the first electrode.

また第2の例においては、PI接合が形成されているのみ
のため、その上にN型半導体をプラズマCVD法により形
成し、PIN接合の半導体を形成させた。ひき続き、前記
した如く、開溝(14)を形成した。
Further, in the second example, since only the PI junction was formed, an N-type semiconductor was formed thereon by the plasma CVD method to form a PIN junction semiconductor. Subsequently, the open groove (14) was formed as described above.

第1図において、さらにこの上面に第1図(C)に示さ
れるごとく、表面の第2の導電膜(5)を形成した。
In FIG. 1, a second conductive film (5) on the surface was further formed on this upper surface as shown in FIG. 1 (C).

さらにこの後、第3のLSにより切断分離をして複数の第
2の電極(39),(39′)の形成用に第3の開溝(20)
を形成してアイソレイションした。
Furthermore, after this, the third LS cuts and separates to form a plurality of second electrodes (39) and (39 ') for forming a third groove (20).
Was formed and isolated.

この第2の導電膜(5)は金属と透光性導電酸化膜(CT
F)との多層膜を用いた。その厚さはそれぞれ300〜1500
Åに形成させた。
This second conductive film (5) is made of metal and a transparent conductive oxide film (CT).
A multilayer film with F) was used. The thickness is 300-1500 respectively
Å formed.

このCTFとしてクロム−珪素化合物等の非酸化物導電膜
よりなる透光性導電膜を用いてもよい。
As the CTF, a translucent conductive film made of a non-oxide conductive film such as a chromium-silicon compound may be used.

これらは電子ビーム蒸着法またはスパッタ法、フォトCV
D法、フォト・プラズマCVD法を含むCVD法を用い、半導
体層を劣化させないため、250℃以下の温度で形成させ
た。
These are electron beam evaporation method or sputtering method, photo CV
A CVD method including a D method and a photo-plasma CVD method was used to form the semiconductor layer at a temperature of 250 ° C. or lower so as not to deteriorate the semiconductor layer.

かくして第1図(C)に示されるごとく、複数の素子
(31),(11)を連結部(4)で直列接続する光電変換
装置を作ることができた。
Thus, as shown in FIG. 1 (C), a photoelectric conversion device in which a plurality of elements (31) and (11) are connected in series at the connecting portion (4) could be manufactured.

第1図(D)はさらに本発明を光電変換装置として完成
させんとしたものである。即ちパッシベイション膜とし
てプラズマ気相法またはフォト・プラズマ気相法により
窒化珪素膜(21)を500〜2000Åの厚さに均一に形成さ
せ、各素子間のリーク電流の湿気等の吸着による発生を
さらに防いだ。
FIG. 1 (D) further completes the present invention as a photoelectric conversion device. That is, a silicon nitride film (21) is uniformly formed to a thickness of 500 to 2000Å as a passivation film by the plasma vapor phase method or the photo plasma vapor phase method, and the leakage current between the elements is generated by adsorption of moisture or the like. Was further prevented.

第1図(D)におけるA−A′の縦断面図でのエネルギ
バンドダイヤグラムを第2図に示す。図面は光照射(1
0)面側をP型半導体(6)を有し、アモルファス半導
体(35-1)、多結晶半導体(35-2)を有する。
FIG. 2 shows an energy band diagram in a vertical sectional view taken along the line AA ′ in FIG. 1 (D). Drawing shows light irradiation (1
The (0) plane side has a P-type semiconductor (6), and has an amorphous semiconductor (35-1) and a polycrystalline semiconductor (35-2).

このため、I型半導体はアモルファス半導体(7-1)と
多結晶半導体(7-2)とを有し、さらにそのうしろにN
型半導体(8)を構成している。多結晶半導体(7-2)
の厚さは0.1〜0.4μであり、長波長光の吸収に有効であ
った。
Therefore, the I-type semiconductor has an amorphous semiconductor (7-1) and a polycrystalline semiconductor (7-2), and an N-type semiconductor is placed behind it.
It constitutes a type semiconductor (8). Polycrystalline semiconductor (7-2)
It had a thickness of 0.1-0.4μ and was effective in absorbing long-wavelength light.

このN型半導体は光アニールの後にアモルファスまたは
微結晶構造で形成してもよい。かくすると工程数が増え
る。しかし光アニールによりこのN型半導体とI型半導
体中に局部的に拡散してしまうことを防ぐことができ歩
留まりが向上する。
This N-type semiconductor may be formed with an amorphous or microcrystalline structure after photoannealing. This increases the number of steps. However, it is possible to prevent local diffusion into the N-type semiconductor and the I-type semiconductor due to the optical annealing, and the yield is improved.

さらに外部引出し端子(24),(24′)を周辺部に設け
た。
Furthermore, external lead-out terminals (24) and (24 ') are provided in the peripheral area.

斯くして照射光(10)に対し、この実施例のごとき基板
(10cm×10cm)において、各素子の巾10mm×92mmの短冊
上に設け、さらに連結部の巾150μm外部引出し電極部
の巾4.3mm、周辺部4mmによって、実質的に88mm×92mm内
に9段を有せしめた。
Thus, with respect to the irradiation light (10), the substrate (10 cm × 10 cm) as in this example is provided on a strip with a width of 10 mm × 92 mm of each element, and the width of the connecting portion is 150 μm. mm, and the peripheral portion 4 mm, there are substantially 9 steps within 88 mm × 92 mm.

その結果、セグメントが12.2%(1.05cm2)の変換効率
を有する場合、パネルにて10.4%を9段直列連結抵抗に
より有せしめることができた。
As a result, when the segment had a conversion efficiency of 12.2% (1.05 cm 2 ), it was possible to have 10.4% in the panel by means of a 9-stage series connection resistor.

「効果」 本発明はI型半導体を形成した後の工程であるNまたは
P型半導体層の形成の前または後にレーザアニールを行
い、長波長光の集収効率を向上せしめ、ひいては変換効
率の向上をさせた。さらにその際、連結部、周辺部は初
期と同じアモルファス構造を保持せしめたため、ここで
の半導体の結晶化に伴う低抵抗化、さらに結果としての
リーク電流の増大を防ぐことができた。
"Effect" The present invention improves the collection efficiency of long-wavelength light by performing laser annealing before or after the formation of the N or P type semiconductor layer, which is a step after the formation of the I type semiconductor, and thus improves the conversion efficiency. Let Further, at that time, since the same amorphous structure as that in the initial stage was retained in the connecting portion and the peripheral portion, it was possible to prevent the resistance from being lowered due to the crystallization of the semiconductor here and further prevent the increase of the leak current.

またこの入射光とは反対側の内部の半導体のみを多結晶
化することにより、そこでの高い電流密度を有しつつも
これまでアモルファス光電変換装置の特長である集積化
のしやすさに対しまったくその特徴を失わずに成就でき
た。
In addition, by polycrystallizing only the internal semiconductor on the side opposite to the incident light, while maintaining a high current density there, it is completely difficult to integrate the amorphous photoelectric conversion device. I was able to achieve it without losing its characteristics.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の光電変換装置の製造工程を示す縦断面
図である。 第2図は本発明のA−A′の縦断面出に対応したエネル
ギバンド幅を示す。 1……透光性基板 2……透光性導電膜 3……非単結晶半導体 31,11……光電変換素子 4……連結部 35-1,35′‐1……アモルファス半導体 35-2,35′‐2……多結晶半導体 25……エキシマレーザ光 10……照射光 6……P型半導体 7-1……アモルファスI型半導体 7-2……多結晶I型半導体 7……I型半導体 8……N型半導体 5……裏面電極よう導体
FIG. 1 is a vertical sectional view showing a manufacturing process of a photoelectric conversion device of the present invention. FIG. 2 shows the energy band width corresponding to the longitudinal section of AA 'of the present invention. 1 ... Transparent substrate 2 ... Transparent conductive film 3 ... Non-single crystal semiconductor 31,11 ... Photoelectric conversion element 4 ... Coupling 35-1,35'-1 ... Amorphous semiconductor 35-2 , 35'-2 …… Polycrystalline semiconductor 25 …… Excimer laser light 10 …… Irradiation light 6 …… P-type semiconductor 7-1 …… Amorphous I-type semiconductor 7-2 …… Polycrystalline I-type semiconductor 7 …… I Type semiconductor 8 …… N type semiconductor 5 …… Backside electrode conductor

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】複数の光電変換素子を集積化した構成を有
する光電変換装置の作製方法であって、 絶縁表面を有する基板上に、第1の電極と、該電極上に
密接してPIまたはNI接合を有する水素またはハロゲン元
素が添加された非単結晶半導体を形成する工程と、該半
導体にパルス状の強光を前記基板とは反対の裏面側より
照射して光アニールを行いI型半導体の結晶化を行なう
工程と、NまたはP型半導体を積層して形成する工程
と、該工程の後第2の電極を形成する工程とを有し、 前記光アニールの際に、隣合う光電変換素子を連結する
ための領域には光アニールを行なわないことを特徴とす
る半導体装置作製方法。
1. A method for manufacturing a photoelectric conversion device having a structure in which a plurality of photoelectric conversion elements are integrated, comprising: a substrate having an insulating surface; a first electrode; A step of forming a non-single-crystal semiconductor having an NI junction added with hydrogen or a halogen element, and irradiating the semiconductor with pulsed intense light from the back surface side opposite to the substrate to perform optical annealing to perform an I-type semiconductor Of crystallization, a step of forming an N or P-type semiconductor by stacking, and a step of forming a second electrode after the step, and adjacent photoelectric conversions are performed during the optical annealing. A method for manufacturing a semiconductor device, characterized in that a region for connecting elements is not annealed by light.
【請求項2】特許請求の範囲第1項において、光アニー
ルは400nm以下の波長を有するエキシマレーザを用いる
ことを特徴とする半導体装置作製方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein the optical annealing uses an excimer laser having a wavelength of 400 nm or less.
【請求項3】絶縁表面を有する基板上に、第1の電極
と、該電極上に密接してPIまたはNI接合を有する水素ま
たはハロゲン元素が添加された非単結晶半導体を形成す
る工程と、該半導体にパルス状の強光を前記基板とは反
対の裏面側より照射して光アニールを行いI型半導体の
結晶化を行なう工程と、NまたはP型半導体を積層して
形成する工程と、該工程の後第2の電極を形成する工程
とを有することを特徴とする半導体装置作製方法。
3. A step of forming, on a substrate having an insulating surface, a first electrode, and a non-single-crystal semiconductor doped with hydrogen or a halogen element having a PI or NI junction in close contact with the first electrode, A step of irradiating the semiconductor with pulsed strong light from the back surface side opposite to the substrate to perform optical annealing to crystallize the I-type semiconductor; and a step of stacking and forming an N-type or P-type semiconductor, And a step of forming a second electrode after the step.
【請求項4】特許請求の範囲第3項において、光アニー
ルは400nm以下の波長を有するエキシマレーザを用いる
ことを特徴とする半導体装置作製方法。
4. The method for manufacturing a semiconductor device according to claim 3, wherein the optical annealing uses an excimer laser having a wavelength of 400 nm or less.
JP61281046A 1986-11-25 1986-11-25 Semiconductor device manufacturing method Expired - Fee Related JPH0682856B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61281046A JPH0682856B2 (en) 1986-11-25 1986-11-25 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61281046A JPH0682856B2 (en) 1986-11-25 1986-11-25 Semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JPS63133579A JPS63133579A (en) 1988-06-06
JPH0682856B2 true JPH0682856B2 (en) 1994-10-19

Family

ID=17633545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61281046A Expired - Fee Related JPH0682856B2 (en) 1986-11-25 1986-11-25 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JPH0682856B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693515B2 (en) * 1984-04-26 1994-11-16 株式会社半導体エネルギー研究所 Semiconductor device manufacturing method
JPS6158278A (en) * 1984-08-29 1986-03-25 Semiconductor Energy Lab Co Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS63133579A (en) 1988-06-06

Similar Documents

Publication Publication Date Title
JP3510740B2 (en) Manufacturing method of integrated thin-film solar cell
EP1727211B1 (en) Method of fabricating a thin-film solar cell, and thin-film solar cell
US6271053B1 (en) Method of manufacturing a thin film solar battery module
JP2015513784A (en) Method of forming solar cell with selective emitter
JPH0693515B2 (en) Semiconductor device manufacturing method
JPS6184074A (en) Semiconductor device
JP2001156026A (en) Semiconductor elements and manufacturing method therefor
JPH0682856B2 (en) Semiconductor device manufacturing method
JPS60100482A (en) Manufacture of photoelectric converting semicoductor device
JP4215607B2 (en) Photovoltaic device manufacturing method
JPS61231772A (en) Manufacture of semiconductor device
JPS63133578A (en) Semiconductor device
JPH0550870B2 (en)
JPS6184073A (en) Manufacture of semiconductor device
JPS6158277A (en) Semiconductor device
JP2744979B2 (en) Light irradiation method for semiconductor
JP2585503B2 (en) Laser processing method
JP2001085720A (en) Thin-film photoelectric conversion module and manufacturing method of the same
JP2756530B2 (en) Light irradiation method
JP2001237442A (en) Solar cell and its manufacturing method
JPS6158276A (en) Manufacture of semiconductor device
JP4052782B2 (en) Integrated photovoltaic device and method for manufacturing the same
JPS6196773A (en) Manufacture of semiconductor device
JPH06105793B2 (en) Semiconductor device manufacturing equipment
TWI427809B (en) Manufacturing method for silicon based thin film solar cell module

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees