JPH0682836A - アクティブマトリクス基板の検査方法、検査装置及び欠陥修正方法 - Google Patents
アクティブマトリクス基板の検査方法、検査装置及び欠陥修正方法Info
- Publication number
- JPH0682836A JPH0682836A JP31541792A JP31541792A JPH0682836A JP H0682836 A JPH0682836 A JP H0682836A JP 31541792 A JP31541792 A JP 31541792A JP 31541792 A JP31541792 A JP 31541792A JP H0682836 A JPH0682836 A JP H0682836A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- active matrix
- matrix substrate
- line
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Thin Film Transistor (AREA)
Abstract
正できるようにする。 【構成】検査装置の対向基板を、被検査用基板に対向配
設すると共に、検査装置の接続用端子をゲートバスライ
ン1、ソースバスライン2及び検査装置の対向電極のそ
れぞれに接続した状態となし、ライン1に1フレーム期
間を定めるオン信号と後続のオフ信号とを交互に与え
る。加えて、相前後する2フレーム各々のオン信号付与
前にライン2に与える電圧レベルを変更する第1パター
ンと、オン信号付与の前後にライン2に与える電圧レベ
ルを変更する第2パターンと、オン信号付与後にライン
2に与える電圧レベルを変更する第3パターンとを全て
行う。これにより欠陥部のある表示部分が暗くなり欠陥
モードが検出され、また、修正されることとなる。
Description
み合わせて表示装置を構成するためのアクティブマトリ
クス基板の検査方法、検査装置及び欠陥修正方法に関す
る。
に配し、絵素電極を独立して駆動するアクティブマトリ
クス方式は、液晶テレビジョン、ワードプロセッサ、コ
ンピュータの端末表示装置等の表示装置に実用化されて
いる。上記絵素電極を選択駆動するスイッチング素子と
しては、TFT(薄膜トランジスタ)素子、MIM(金
属−絶縁層−金属)素子、MOSトランジスタ素子、ダ
イオード、バリスタ等が一般に知られている。
用いたアクティブマトリクス表示装置の概略回路図を示
し、図32はそのアクティブマトリクス表示装置の部分
拡大図を示す。この表示装置は、液晶層を挟んで対向配
設されたアクティブマトリクス基板と対向基板とからな
る。アクティブマトリクス基板は、走査線として機能す
るゲートバスライン1が複数平行に配線され、該ゲート
バスライン1に直交させて信号線として機能するソース
バスライン2が多数平行に配線されている。両バスライ
ン1、2の交差する位置の近傍にはTFT3が配設さ
れ、このTFT3には両バスライン1、2で囲まれた領
域に設けてある絵素電極4が接続されている。
向する対向基板には、液晶層側に対向電極5が形成され
ており、絵素電極4と対向電極5との間で絵素容量CL
Cが形成される。この絵素容量CLCとは並列に補助容
量(CS)6が形成され、補助容量6の一方は絵素電極
4に、他方は該当する絵素電極4を挟んで近接する別の
ゲートバスライン1に接続されている。即ち、上述した
アクティブマトリクス基板は、所謂Cs−On−Gat
e構造となっている。
e構造の基板を有するアクティブマトリクス表示装置に
おいては、図33に示す信号A1が、図31に示す配線
7を介して奇数番目のゲートバスライン1に与えられ、
信号A2が配線8を介して偶数番目のゲートバスライン
1に与えられる。更に、信号Bが配線9を介してソース
バスライン2に与えられ、信号Cが対向電極5に与えら
れる。上記信号A1とA2はTFT3のゲート電極をオ
ン・オフ制御する信号であり、信号BはTFT3で各絵
素に書き込んだ後も、次のフレームの書き込みまで変わ
らない信号であり、信号Cは最適な電圧値に固定された
信号である。
用いた別構成のアクティブマトリクス表示装置の概略回
路図を示し、図35はそのアクティブマトリクス表示装
置の部分拡大図を示す。この表示装置は、液晶層を挟ん
で対向配設されたアクティブマトリクス基板と対向基板
とからなる。アクティブマトリクス基板は、走査線とし
て機能するゲートバスライン1が複数平行に配線され、
該ゲートバスライン1に直交させて信号線として機能す
るソースバスライン2が多数平行に配線されている。両
バスライン1、2の交差する位置の近傍にはTFT3が
配設され、このTFT3には両バスライン1、2で囲ま
れた領域に設けてある絵素電極4が接続されている。
向する対向基板には、液晶層側に対向電極5が形成され
ており、絵素電極4と対向電極5との間で絵素容量CL
Cが形成される。この絵素容量CLCとは並列に補助容
量(CS)6が形成され、補助容量6の一方は絵素電極
4に、他方はゲートバスライン1と平行に設けた補助容
量用共通配線29に接続されている。即ち、上述した別
構成のアクティブマトリクス基板は、所謂Cs−On−
Common構造となっている。
mon構造の基板を有するアクティブマトリクス表示装
置においては、図36に示す信号A3が、図34に示す
配線28aを介してゲートバスライン1に与えられる。
更に、信号Bが配線9を介してソースバスライン2に与
えられ、信号Cが対向電極5に与えられる。上記信号A
3はTFT3のゲート電極をオン・オフ制御する信号で
あり、信号BはTFT3で各絵素に書き込んだ後も、次
のフレームの書き込みまで変わらない信号であり、信号
Cは最適な電圧値に固定された信号である。
−On−Gate構造のアクティブマトリクス基板や、
後者のCs−On−Common構造のアクティブマト
リクス基板に欠陥が生じていても、従来においては一部
の欠陥検出を行うことが可能であるが、十分に欠陥を検
出することや欠陥修正を行うことができなかった。即
ち、前者の基板の場合には図33に、後者の基板の場合
には図36に各々破線で示すようにドレイン波形Dの立
ち上がり部分dの状態に基づいてTFT3のオン特性が
悪いオン不良欠陥モードを検出できる。しかし、上述し
たように信号Bが、TFT3で各絵素に書き込んだ後も
次のフレームの書き込みまで変わらないため、ソース電
極−ドレイン電極の間にリークが生じることによりTF
T3のオフ特性が悪くなっても常時一定になるので、オ
フ不良欠陥モードを検出できず、また、絵素電極4とソ
ースバスライン2との間等がリークしている場合にも、
同様の理由によりリーク不良欠陥モードを検出できない
でいた。
最適な対向電圧に固定されているため、対向する対向電
極5と絵素電極4とが金属製のごみ等でリークする場合
のリーク不良欠陥モードや、補助容量電極間が絶縁不良
によりリークする場合のリーク不良欠陥モードを検出で
きるが、同様の絶縁不良により発生するオフ不良欠陥モ
ードと、上記リーク不良欠陥モードとを区別することが
できないでいた。
陥モード、ソース電極−ドレイン電極の間や、対向電極
と絵素電極との間、或は補助容量電極間で起こるリーク
不良欠陥モードを検出することができず、また欠陥の存
在を検出できてもオフ不良欠陥モードとリーク不良欠陥
モードとの識別を行うことをできなかった。更に、欠陥
部を修正しようとしても、欠陥モードが何処で生じたか
が不明であるため実質的に欠陥の修正ができずに、歩留
りが低下するという問題があった。
解決するものであり、今まで検出できなかった欠陥モー
ドを検出できると共に、何の欠陥モードか何処で生じた
欠陥かを判別できる、Cs−On−Gate構造又はC
s−On−Common構造をしたアクティブマトリク
ス基板の検査方法及び検査装置の提供と、更に検出した
欠陥モードに基づいて欠陥部の修正を可能にする欠陥修
正方法の提供とを目的とする。
リクス基板の検査方法は、絶縁性基板上に複数の絵素電
極と各絵素電極を駆動するための薄膜トランジスタとが
マトリクス状に配置され、該薄膜トランジスタと各々接
続し、かつ相互に交差して形成された走査線及び信号線
に、該薄膜トランジスタを介して各絵素を構成する絵素
電極が接続されていると共に、該絵素電極に関連して形
成された補助容量が、該絵素電極が接続されている走査
線とは絵素電極を挟んで近接する別の走査線に接続され
ているアクティブマトリクス基板の検査方法において、
該アクティブマトリクス基板に対向配設させる対向電極
を有する対向基板と、該対向基板の対向電極側に形成さ
れ、アクティブマトリクス基板側に配される液晶層と、
走査線、信号線及び該対向電極にそれぞれ接続するため
の接続用端子とを備える検査装置を使用し、該アクティ
ブマトリクス基板に対して該検査装置を対向配設すると
共に、該接続用端子を走査線、信号線及び該対向電極の
それぞれに接続する工程と、該アクティブマトリクス基
板の走査線に1フレームの期間を定めるオン信号と該オ
ン信号に後続するオフ信号とを交互に与えると共に、相
前後する2つのフレームそれぞれのオン信号付与の前に
信号線に与える電圧のレベルを変更する第1のパターン
と、相前後する2つのフレームそれぞれのオン信号付与
の前後に信号線に与える電圧のレベルを変更する第2の
パターンと、相前後する2つのフレームそれぞれのオン
信号付与の後に信号線に与える電圧のレベルを変更する
第3のパターンとを全て行い、又は選択的に行って欠陥
モードを検出する工程と、を行うので、そのことにより
上記目的が達成される。
の検査方法は、絶縁性基板上に複数の絵素電極と各絵素
電極を駆動するための薄膜トランジスタとがマトリクス
状に配置され、該薄膜トランジスタと各々接続し、かつ
相互に交差して形成された走査線及び信号線に、該薄膜
トランジスタを介して各絵素を構成する絵素電極が接続
されていると共に、該絵素電極に関連して形成された補
助容量が、該絵素電極が接続されている走査線とは絵素
電極を挟んで近接する別の走査線に接続されているアク
ティブマトリクス基板の検査方法において、該アクティ
ブマトリクス基板に対向配設させる対向電極を有する対
向基板と、該対向基板の対向電極側に形成され、アクテ
ィブマトリクス基板側に配される液晶層と、走査線、信
号線及び該対向電極にそれぞれ接続するための接続用端
子とを備える検査装置を使用し、該アクティブマトリク
ス基板に対して該検査装置を対向配設すると共に、該接
続用端子を走査線、信号線及び該対向電極のそれぞれに
接続する工程と、該アクティブマトリクス基板の走査線
に1フレームの期間を定めるオン信号と該オン信号に後
続するオフ信号とを交互に与えると共に、相前後する2
つのフレームそれぞれのオン信号付与の前に信号線に与
える電圧のレベルを変更する第1のパターンと、相前後
する2つのフレームそれぞれのオン信号付与の前後に信
号線に与える電圧のレベルを変更する第2のパターン
と、相前後する2つのフレームそれぞれのオン信号付与
の後に信号線に与える電圧のレベルを変更する第3のパ
ターンとを全て行い、又は選択的に行い、更に、該対向
電極に与える電圧を、走査線に印加される該薄膜トラン
ジスタのオン電圧にすることと、該対向電極に与える電
圧を、走査線に印加される該薄膜トランジスタのオフ電
圧にすることと、該補助容量を該対向電極に接続した状
態で該オン電圧とオフ電圧との間で変化させることとを
選択的に行って欠陥モードを検出する工程と、を行うの
で、そのことにより上記目的が達成される。
装置は、絶縁性基板上に複数の絵素電極と各絵素電極を
駆動するための薄膜トランジスタとがマトリクス状に配
置され、該薄膜トランジスタと各々接続し、かつ相互に
交差して形成された走査線及び信号線に、該薄膜トラン
ジスタを介して各絵素を構成する絵素電極が接続されて
いると共に、該絵素電極に関連して形成された補助容量
が、該絵素電極が接続されている走査線とは絵素電極を
挟んで近接する別の走査線に接続されているアクティブ
マトリクス基板の検査装置であって、該アクティブマト
リクス基板に対向状態に配設される対向電極を有する対
向基板と、該対向基板の対向電極側に形成され、アクテ
ィブマトリクス基板側に配される液晶層と、該走査線、
信号線及び対向電極にそれぞれ接続するための接続用端
子と、該接続用端子を介してアクティブマトリクス基板
の欠陥モードを検出する検出手段とを備え、該検出手段
が、アクティブマトリクス基板の走査線に1フレームの
期間を定めるオン信号と該オン信号に後続するオフ信号
とを交互に与えると共に、相前後する2つのフレームそ
れぞれのオン信号付与の前に信号線に与える電圧のレベ
ルを変更する第1のパターンと、相前後する2つのフレ
ームそれぞれのオン信号付与の前後に信号線に与える電
圧のレベルを変更する第2のパターンと、相前後する2
つのフレームそれぞれのオン信号付与の後に信号線に与
える電圧のレベルを変更する第3のパターンとを全て行
い、又は選択的に行って欠陥モードを検出する構成とな
っているので、そのことにより上記目的が達成される。
の検査装置は、絶縁性基板上に複数の絵素電極と各絵素
電極を駆動するための薄膜トランジスタとがマトリクス
状に配置され、該薄膜トランジスタと各々接続し、かつ
相互に交差して形成された走査線及び信号線に、該薄膜
トランジスタを介して各絵素を構成する絵素電極が接続
されていると共に、該絵素電極に関連して形成された補
助容量が、該絵素電極が接続されている走査線とは絵素
電極を挟んで近接する別の走査線に接続されているアク
ティブマトリクス基板の検査装置であって、該アクティ
ブマトリクス基板に対向状態に配設される対向電極を有
する対向基板と、該対向基板の対向電極側に形成され、
アクティブマトリクス基板側に配される液晶層と、走査
線、信号線及び該対向電極にそれぞれ接続するための接
続用端子と、該接続用端子を介してアクティブマトリク
ス基板の欠陥モードを検出する検出手段とを備え、該検
出手段が、アクティブマトリクス基板の走査線に1フレ
ームの期間を定めるオン信号と該オン信号に後続するオ
フ信号とを交互に与えると共に、相前後する2つのフレ
ームそれぞれのオン信号付与の前に信号線に与える電圧
のレベルを変更する第1のパターンと、相前後する2つ
のフレームそれぞれのオン信号付与の前後に信号線に与
える電圧のレベルを変更する第2のパターンと、相前後
する2つのフレームそれぞれのオン信号付与の後に信号
線に与える電圧のレベルを変更する第3のパターンとを
全て行い、又は選択的に行い、更に、該対向電極に与え
る電圧を、走査線に印加される該薄膜トランジスタのオ
ン電圧にすることと、該対向電極に与える電圧を、走査
線に印加される該薄膜トランジスタのオフ電圧にするこ
とと、該補助容量を該対向電極に接続した状態で該オン
電圧と該オフ電圧との間で変化させることとを選択的に
行って欠陥モードを検出する構成となっているので、そ
のことにより上記目的が達成される。
修正方法は、絶縁性基板上に複数の絵素電極と各絵素電
極を駆動するための薄膜トランジスタとがマトリクス状
に配置され、該薄膜トランジスタと各々接続し、かつ相
互に交差して形成された走査線及び信号線に、該薄膜ト
ランジスタを介して各絵素を構成する絵素電極が接続さ
れていると共に、該絵素電極に関連して形成された補助
容量が、該絵素電極が接続されている走査線とは絵素電
極を挟んで近接する別の走査線に接続されているアクテ
ィブマトリクス基板の欠陥修正方法において、該アクテ
ィブマトリクス基板に対向配設させる対向電極を有する
対向基板と、該対向基板の対向電極側に形成され、アク
ティブマトリクス基板側に配される液晶層と、走査線、
信号線及び該対向電極にそれぞれ接続するための接続用
端子とを備える検査装置を使用し、該アクティブマトリ
クス基板に対して該検査装置を対向配設すると共に、該
接続用端子を走査線、信号線及び該対向電極のそれぞれ
に接続する工程と、該アクティブマトリクス基板の走査
線に1フレームの期間を定めるオン信号と、該オン信号
に後続するオフ信号とを交互に与えると共に、相前後す
る2つのフレームそれぞれのオン信号付与の前に信号線
に与える電圧のレベルを変更する第1のパターンと、相
前後する2つのフレームそれぞれのオン信号付与の前後
に信号線に与える電圧のレベルを変更する第2のパター
ンと、相前後する2つのフレームそれぞれのオン信号付
与の後に信号線に与える電圧のレベルを変更する第3の
パターンとを全て行い、又は選択的に行って欠陥モード
を検出する工程と、検出された欠陥モードに応じて欠陥
を修正する工程とを行うので、そのことにより上記目的
が達成される。
の欠陥修正方法は、絶縁性基板上に複数の絵素電極と各
絵素電極を駆動するための薄膜トランジスタとがマトリ
クス状に配置され、該薄膜トランジスタと各々接続し、
かつ相互に交差して形成された走査線及び信号線に、該
薄膜トランジスタを介して各絵素を構成する絵素電極が
接続されていると共に、該絵素電極に関連して形成され
た補助容量が、該絵素電極が接続されている走査線とは
絵素電極を挟んで近接する別の走査線に接続されている
アクティブマトリクス基板の欠陥修正方法において、該
アクティブマトリクス基板に対向配設させる対向電極を
有する対向基板と、該対向基板の対向電極側に形成さ
れ、アクティブマトリクス基板側に配される液晶層と、
走査線、信号線及び該対向電極にそれぞれ接続するため
の接続用端子とを備える検査装置を使用し、該アクティ
ブマトリクス基板に対して該検査装置を対向配設すると
共に、該接続用端子を走査線、信号線及び該対向電極の
それぞれに接続する工程と、該アクティブマトリクス基
板の走査線に1フレームの期間を定めるオン信号と、該
オン信号に後続するオフ信号とを交互に与えると共に、
相前後する2つのフレームそれぞれのオン信号付与の前
に信号線に与える電圧のレベルを変更する第1のパター
ンと、相前後する2つのフレームそれぞれのオン信号付
与の前後に信号線に与える電圧のレベルを変更する第2
のパターンと、相前後する2つのフレームそれぞれのオ
ン信号付与の後に信号線に与える電圧のレベルを変更す
る第3のパターンとを全て行い、又は選択的に行い、更
に、該対向電極に与える電圧を、走査線に印加される該
薄膜トランジスタのオン電圧にすることと、該対向電極
に与える電圧を、走査線に印加される該薄膜トランジス
タのオフ電圧にすることと、該補助容量を該対向電極に
接続した状態で該オン電圧とオフ電圧との間で変化させ
ることとを選択的に行って欠陥モードを検出する工程
と、検出された欠陥モードに応じて欠陥を修正する工程
とを行うので、そのことにより上記目的が達成される。
の検査方法、検査装置及び欠陥修正方法は、補助容量が
共通配線に接続されたCs−On−Common構造の
アクティブマトリクス基板に対して、上記と同様にする
ことにより、上記目的を達成できる。
電極と各絵素電極を駆動するための薄膜トランジスタと
がマトリクス状に配置され、該薄膜トランジスタと各々
接続し、かつ相互に交差して形成された走査線及び信号
線に、該薄膜トランジスタを介して各絵素電極が接続さ
れていると共に、該絵素電極に関連して形成された補助
容量が、該絵素電極が接続されている走査線とは絵素電
極を挟んで近接する別の走査線、又は共通配線に接続さ
れているアクティブマトリクス基板に対しては、以下の
検査を行うとよい。即ち、検査装置の対向基板をアクテ
ィブマトリクス基板に対向配設すると共に、接続用端子
を走査線、信号線及び該対向電極のそれぞれに接続した
状態となし、その状態で、アクティブマトリクス基板の
走査線に1フレームの期間を定めるオン信号と、該オン
信号に後続するオフ信号とを交互に与えると共に、相前
後する2つのフレームそれぞれのオン信号付与の前に信
号線に与える電圧のレベルを変更する第1のパターン
と、相前後する2つのフレームそれぞれのオン信号付与
の前後に信号線に与える電圧のレベルを変更する第2の
パターンと、相前後する2つのフレームそれぞれのオン
信号付与の後に信号線に与える電圧のレベルを変更する
第3のパターンとを全て行い、又は選択的に行う。これ
により欠陥部に相当する表示部分に暗表示が生じて欠陥
モードが検出される。
を広げる場合は、以下のようにするとよい。即ち、検査
装置の対向基板をアクティブマトリクス基板に対向配設
すると共に、接続用端子を走査線、信号線及び該対向電
極のそれぞれに接続し、その状態で、アクティブマトリ
クス基板の走査線に1フレームの期間を定めるオン信号
と、該オン信号に後続するオフ信号とを交互に与えると
共に、相前後する2つのフレームそれぞれのオン信号付
与の前に信号線に与える電圧のレベルを変更する第1の
パターンと、相前後する2つのフレームそれぞれのオン
信号付与の前後に信号線に与える電圧のレベルを変更す
る第2のパターンと、相前後する2つのフレームそれぞ
れのオン信号付与の後に信号線に与える電圧のレベルを
変更する第3のパターンとを全て行い、又は選択的に行
い、更に、該対向電極に与える電圧を、走査線に印加さ
れる該薄膜トランジスタのオン電圧にすることと、該対
向電極に与える電圧を、走査線に印加される該薄膜トラ
ンジスタのオフ電圧にすることと、該補助容量を該対向
電極に接続した状態で該オン電圧とオフ電圧との間で変
化させることとを選択的に行う。これにより欠陥モード
の対象を広くして検出を行うことができる。
により、欠陥修正がなされる。
であるが、Cs−On−Common構造の場合でも同
様である。
てTFTを用いたアクティブマトリクス基板の全体構成
を示し、図2はその一部を示す。この基板は、走査線と
して機能するゲートバスライン1が複数平行に配線さ
れ、該ゲートバスライン1に直交させて信号線として機
能するソースバスライン2が多数平行に配線されてい
る。両バスライン1、2の交差する位置の近傍にはTF
T3が配設され、このTFT3には絵素電極4が接続さ
れている。上記ゲートバスライン1及びソースバスライ
ン2は絵素電極4の周縁に沿って設けられている。上記
TFT3のドレイン電極と、このTFT3が接続された
ゲートバスライン1とは1つ位置がずれて近接するゲー
トバスライン1との間に、補助容量(CS)6が設けら
れている。つまり、このアクティブマトリクス基板は、
所謂Cs−On−Gate構造となっている。
目のもの同士が共通の配線7により接続されており、そ
の共通の配線7の両端に端子7aが設けられている。ま
た、偶数番目のもの同士が共通の配線8により接続され
ており、その共通の配線8の両端に端子8aが設けられ
ている。ソースバスライン2は、一端側が共通の配線9
に接続され、その配線9の両端には端子9aが設けられ
ている。
に、液晶層と対向電極が予め形成された対向基板を、液
晶層をアクティブマトリクス基板側にして対向配設する
と、対向基板の液晶層側に予め形成してある対向電極5
と絵素電極4との間において絵素容量(CLC)4が形
成される。
板を検査対象とする本発明のアクティブマトリクス基板
の検査装置について説明する。この検査装置は、上述し
たように液晶層と、この液晶層に接着され、対向電極5
が予め形成された対向基板とを有し、これら液晶層と対
向基板とは液晶層をアクティブマトリクス基板に接触さ
せて使用される。また、図3に示すように、基準信号発
生回路11と、この基準信号発生回路11からの出力信
号を分周する分周回路12と、この分周回路12からの
出力信号を入力する7つの信号発生回路13〜19と、
4つのスイッチ20〜23と、4つの検査用端子24〜
27とを備える。
信号B1を発生してソースバスライン2に与える。B2
信号発生回路14は、信号B2を発生してソースバスラ
イン2に与える。B3信号発生回路15は、信号B3を
発生してソースバスライン2に与える。奇数ゲートライ
ン信号発生回路16はゲートバスラインのオン・オフ制
御用信号A1を発生し、奇数番目のゲートバスライン1
に与える。偶数ゲートライン信号発生回路17はゲート
バスラインのオン・オフ制御用信号A2を発生し、偶数
番目のゲートバスライン1に与える。
ーの無いように最適に合わせた対向電圧値に固定した信
号C1を発生し、対向電極5に与える。対向電極用信号
発生回路19は、TFT3をオンさせる電圧からオフさ
せる電圧までの間で変化する、図示しない信号(以下こ
の信号をC2とする)を発生し、対向電極5に与える。
なお、上述した奇数番目のゲートバスライン1に与えら
れるオン・オフ制御用信号A1と、偶数番目のゲートバ
スライン1に与えられるオン・オフ制御用信号A2と
は、波形は同一としてあるが、タイミング的には少しず
れて該当するゲートバスライン1に与えられる。このこ
とは、後述する図6、図9、図11、図14および図1
6においても同様である。
込んだ後も次のフレームの書き込みまで一定レベルのま
ま変わらない信号であり、信号B2は各絵素に絵素書き
込み信号を印加した後、次のフレームの絵素書き込み信
号を印加するまでの間で、信号の電圧を書き込んだ時の
信号電圧とは異なる電圧に変化する信号であり、信号B
3は各絵素に絵素書き込み信号を印加した後、次のフレ
ームの絵素書き込み信号を印加するまでの間で、信号の
電圧を書き込んだ時の信号電圧とは異なる電圧に変化す
る信号である。
と、B2信号発生回路14からの信号B2と、B3信号
発生回路15からの信号B3とは、スイッチ20の3つ
の端子20a、20b、20cに出力される。スイッチ
20は、3つの端子20a、20b、20cの一つを選
択して検査用端子24に与える。この検査用端子24は
ソースバスライン2の端子9aに接触される。
オン・オフ制御用信号A1は、スイッチ21の3つの端
子21a、21b、21cの2端子21a、21bに出
力され、残り1つの端子21cには対向電極用信号発生
回路19からの信号C2が出力される。スイッチ21
は、3つの端子21a、21b、21cの一つを選択し
て検査用端子25に与える。この検査用端子25は奇数
番目のゲートバスライン1の端子7aに接触される。偶
数ゲートライン信号発生回路17からのオン・オフ制御
用信号A2は、スイッチ22の3つの端子22a、22
b、22cの2端子22a、22cに出力され、残り1
つの端子22bには対向電極用信号発生回路19からの
信号C2が出力される。スイッチ22は、3つの端子2
2a、22b、22cの一つを選択して検査用端子26
に与える。この検査用端子26は偶数番目のゲートバス
ライン1の端子8aに接触される。
1と、対向電極用信号発生回路19からの信号C2と
は、スイッチ23の2つの端子21a、21bに出力さ
れ、スイッチ23は、2つの端子21a、21bの一つ
を選択して検査用端子27に与える。この検査用端子2
7は対向電極5の端子(図示せず)に接触される。な
お、スイッチ20〜23の制御は、図示しない制御回路
にて行われ、そのうちのスイッチ21と22とは連動し
て作動する。
ブマトリクス基板の検査方法について説明する。先ず、
被検査対象であるアクティブマトリクス基板に対し、液
晶層を接触させる。このとき、上記検査用端子24をソ
ースバスライン2の端子9aに、検査用端子25を奇数
番目のゲートバスライン1の端部に設けた端子7aに、
検査用端子26を偶数番目のゲートバスライン1の端部
に設けた端子8aに、検査用端子27を対向電極5に設
けた図示しない端子にそれぞれ接触させておく。その
後、スイッチ20〜23を切換えて、ソースバスライン
2の端子9a、ゲートバスライン1の端子7aと8a、
対向電極5の端子に与える信号を選択する。この選択
は、本実施例では表1に示すように以下の6通りを採用
している。
ッチ21、22を端子21a、22aに、スイッチ23
を端子23aに選択して、信号A1(又はA2)−B1
−C1で行う検査信号No1と、スイッチ20を端子2
0bに選択し、スイッチ21、22を端子21a、22
aに、スイッチ23を端子23aに選択して、信号A1
(又はA2)−B2−C1で行う検査信号No2と、ス
イッチ20を端子20cに選択し、スイッチ21、22
を端子21a、22aに、スイッチ23を端子23aに
選択して、信号A1(又はA2)−B3−C1で行う検
査信号No3と、スイッチ20を端子20aに選択し、
スイッチ21、22を端子21a、22aに、スイッチ
23を端子23bに選択して、信号A1(又はA2)−
B1−C2で行う検査信号No4と、スイッチ20を端
子20aに選択し、スイッチ21、22を端子21a、
22aに、スイッチ23を端子23bに選択して、信号
A1(又はA2)−B1−C2で行う検査信号No5
と、スイッチ20を端子20aに選択し、スイッチ21
を端子21b又は21c、スイッチ22を端子22b又
は22cに、スイッチ23を端子23bに選択して、信
号A1(又はA2)−B2(又はB3)−C2で行う検
査信号No6との6通りを採用している。なお、この実
施例では、表示モードがノーマリィーホワイトモードの
場合を例に挙げている。
陥モードの場合について説明する。このオフ特性欠陥モ
ードは、図5(a)に示すように、TFT3のソース電
極とドレイン電極との間での弱いリークを起因として起
こる。この場合は、図6に示すようにゲートバスライン
1、ソースバスライン2及び対向電極5に、検査信号N
o1、2、3の信号を与えて検査を行う。このとき、T
FT3のオフ特性が悪い欠陥絵素の部分では、最適な対
向電圧の信号C1において、表1および図7の(a)弱
いリーク部分に示すように、検査信号No1では黒表示
となり、検査信号No2及び検査信号No3では輝点表
示となる。この表示状態は、表1に示されるように、他
の欠陥検出の場合とは黒表示と輝点表示とのパターンが
異なるため、表示を目視検査することによりTFT3の
オフ特性欠陥モードと判別される。
にゲートバスライン1とTFT3のゲート電極とを切り
離し、またTFT3のソース電極とドレイン電極とを接
続して、この欠陥絵素を修正する。この修正には、レー
ザ光等を使用することができる。また、以下に説明する
修正においても、レーザ光等が適用される。なお、検査
信号No1、2、3の場合には、ドレイン波形Dでの電
位が図6(a)(b)(c)に示すように異なるため、
その電位を電気的に測定すると、目視検査に代えて検査
することができる。
ーク)この欠陥は、図8に示すように、絵素電極4とソ
ースバスライン2との間で起こる強いリークを原因とし
て生じる。この場合も上述と同様に検査信号No1、
2、3を行う。このとき、上述の欠陥のある絵素の部分
では、最適な対向電圧の信号C1において、表1および
図7の(b)強いリーク部分に示すように、検査信号N
o1及び検査信号No3では黒表示となり、検査信号N
o2では輝点表示となる。この表示状態は、表1に示さ
れるように、他の欠陥検出の場合とは黒表示と輝点表示
とのパターンが異なるため、リーク不良欠陥モードが判
別される。この場合は、実駆動では殆ど欠陥として見え
ないため、修正を行わない。この場合も、ドレイン波形
Dでの電位が、図9(a)(b)(c)に示すように異
なるため、その電位を電気的に測定することにより、目
視検査に代えて検査することができる。
陥)この欠陥は、図10(a)に示すように、或るゲー
トバスライン1に接続された絵素電極4と、この絵素電
極4に対向して補助容量6を構成し、かつ次のゲートバ
スライン1に接続された補助容量用の電極との間で生じ
るリークに起因して起こる。この場合は、検査信号No
1、2、3では検査を行うことができず、検査信号No
4、6を行う。検査信号No4では、対向電極5の電圧
を、TFT3をオフさせるゲート電圧にした場合、輝点
表示となる。検査信号No6では、補助容量用の電極側
のゲートバスライン1を対向電極と接続し、TFT3を
オフさせるゲート電圧からオンさせるゲート電圧まで可
変した場合、すべての電圧で輝点表示となる。この表示
状態は、表1に示されるように、他の欠陥検出の場合と
は黒表示と輝点表示とのパターンが異なるため、これに
より補助容量電極間のリークによる絵素欠陥が判別され
る。
うに、ゲートバスライン1と欠陥絵素となっているTF
T3との間を切断し、かつ、TFT3のソース電極とド
レイン電極との間を接続状態となす。加えて、補助容量
用の電極とゲートバスライン1との間を切り離す。
図11(a)(b)(c)に示すように異なるため、そ
の電位を電気的に測定することにより、目視検査に代え
て検査することができる。
極に印加する電圧をとり、縦軸に液晶間に印加される実
効値電圧をとる)に示すように、正常な絵素の場合は検
査信号Noを種々変えても曲線L1のように黒表示の範
囲内となり、欠陥絵素の場合は検査信号Noを4〜6に
おいて種々変えると曲線L2のように黒表示の範囲内だ
けでなく、輝点表示となる範囲を有する。補助容量電極
間のリークによる絵素欠陥の場合は、上述した曲線L2
に基づいて検出される。また、後述するTFTのゲート
とドレインとの間のリークによる絵素欠陥も同様の理由
により検出される。
る絵素欠陥)この欠陥は、対向電極と絵素電極とが電気
的に接続された状態となることにより発生しているの
で、表1に示すように、検査信号No1から6のどれを
行っても輝点表示となり、他の欠陥とは異なる表示状態
が得られる。これにより、対向電極と絵素電極との間の
リークによる絵素欠陥を検出できる。この場合の修正
は、電極間に導体異物が挟まっているときは、目視観察
等によって欠陥箇所を見つけ出し、欠陥状態に応じた加
工を施すことにより行うことができる。
クによる絵素欠陥)この欠陥は、図13(a)に示すよ
うに、絵素駆動用TFT3のゲート電極とドレイン電極
の間がリークすることにより発生している。この欠陥が
発生している場合、検査信号No1、2、3では検査を
行うことができず、検査信号No4、6を行う。検査信
号No4では、対向電極5の電圧を、TFT3をオフさ
せるゲート電圧にした場合、輝点表示となる。検査信号
No6では、補助容量用の電極側のゲートバスライン1
を対向電極と接続し、TFT3をオフさせるゲート電圧
からオンさせるゲート電圧まで可変すると、上述した補
助容量電極間のリークによる絵素欠陥の場合とは異な
り、対向電極の電圧をTFT3をオフさせるゲート電圧
にした場合のみ、輝点表示となる。この表示状態は、表
1に示されるように、他の欠陥検出の場合とは黒表示と
輝点表示とのパターンが異なるため、これによりTFT
のゲートとドレインとの間のリークによる絵素欠陥が判
別される。この場合の修正は、図13(b)に示すよう
に、ゲートバスライン1とTFT3との間を切断すると
共にTFT3のソース電極とドレイン電極との間を接続
する。
図14(a)(b)(c)に示すように異なるため、そ
の電位を電気的に測定することにより、目視検査に代え
て検査することができる。
の間のリークによる線欠陥)この欠陥は、図15(a)
に示すように、ゲートバスライン1とソースバスライン
2との間でのリークにより生じ、このリークが生じてい
るゲートバスライン1に接続された横一列に並ぶ絵素電
極と、リークが生じているソースバスライン2に接続さ
れた縦一列に並ぶ絵素電極とに表示不良が発生し、つま
り十字状の線欠陥として表示される。
ライン2の信号の影響で正常時に比べてTFTをオフさ
せるゲート電圧からオンさせるゲート電圧の振幅が小さ
くなってしまうため、TFT3のオン抵抗もオフ抵抗も
十分に維持できなくなる。したがって、ソースバスライ
ン2とリークしているゲートバスライン1とに接続され
ているTFT3は、見掛け上、オフ特性不良のTFT3
と同じような挙動を示す。よって、この欠陥の検出は、
検査信号No1、3により行う。このとき、検査信号N
o1により検査を行っている場合より、検査信号No3
により検査を行っている場合の方が、線欠陥として表示
されている横方向の線の状態が明瞭に目視観察されるこ
ととなる。このとき、ソースバスライン2に接続された
絵素電極に基づく縦方向の線も明瞭に見えている。よっ
て、明瞭に表れた十字状のクロス部分に基づいて欠陥箇
所が判別される。この場合の修正は、図15(b)に示
すように、ソースバスライン2におけるリーク発生箇所
の両側を切断すると共に、該当するソースバスライン2
へ両端側から信号を与えるようにする。
バスライン2との間のリーク時のゲート信号波形Eでの
電位が、図16(a)(b)(c)に示すように異なる
ため、その電位を電気的に測定することにより、目視検
査に代えて検査することができる。
してTFTを用いたアクティブマトリクス基板の全体構
成を示し、図18はその一部を示す。この基板は、走査
線として機能するゲートバスライン1が複数平行に配線
され、該ゲートバスライン1に直交させて信号線として
機能するソースバスライン2が多数平行に配線されてい
る。両バスライン1、2の交差する位置の近傍にはTF
T3が配設され、このTFT3には絵素電極4が接続さ
れている。上記ゲートバスライン1及びソースバスライ
ン2は絵素電極4の周縁に沿って設けられている。上記
TFT3のドレイン電極と、このTFT3が接続された
ゲートバスライン1と平行に設けた補助容量用共通配線
29との間に補助容量(CS)6が設けられている。つ
まり、このアクティブマトリクス基板は、所謂CS−O
N−Common構造となっている。
配線28により接続されており、その共通の配線28の
両端に端子28aが設けられている。補助容量用共通配
線29同士は、共通の配線8に接続されており、その共
通の配線8の両端に補助容量用の端子8aが設けられて
いる。ソースバスライン2は、一端側が共通の配線9に
接続され、その配線9の両端には端子9aが設けられて
いる。
に、液晶層と対向電極が予め形成された対向基板を、液
晶層をアクティブマトリクス基板側にして対向配設する
と、対向基板の液晶層側に予め形成してある対向電極5
と絵素電極4との間において絵素容量(CLC)4が形
成される。
板を検査対象とする本発明のアクティブマトリクス基板
の検査装置について説明する。この検査装置は、上述し
たように液晶層と、この液晶層に接着され、対向電極5
が予め形成された対向基板とを有し、これら液晶層と対
向基板とは液晶層をアクティブマトリクス基板に接触さ
せて使用される。また、図19に示すように、基準信号
発生回路31と、この基準信号発生回路31からの出力
信号を分周する分周回路32と、この分周回路32から
の出力信号を入力する7つの信号発生回路33〜39
と、3つのスイッチ40〜42と、4つの検査用端子4
3〜46とを備える。
す信号B1を発生してソースバスライン2に与える。B
2信号発生回路34は、信号B2を発生してソースバス
ライン2に与える。B3信号発生回路35は、信号B3
を発生してソースバスライン2に与える。ゲートライン
信号発生回路36はゲートバスラインのオン・オフ制御
用信号A3を発生し、ゲートバスライン1に与える。ゲ
ートオフ電圧信号発生回路37はゲートバスラインのオ
フ制御用信号A4(図示せず)を発生し、スイッチ41
を切り換えた時に補助容量用共通配線29に与える。対
向電極用信号発生回路38は、フリッカーの無いように
最適に合わせた対向電圧値に固定した信号C1を発生
し、対向電極5に与える。対向電極用信号発生回路39
は、TFT3をオンさせる電圧からオフさせる電圧まで
の間で変化する、図示しない信号(以下この信号をC2
とする)を発生し、対向電極5に与える。
込んだ後も次のフレームの書き込みまで一定レベルのま
ま変わらない信号であり、信号B2は各絵素に絵素書き
込み信号を印加した後、次のフレームの絵素書き込み信
号を印加するまでの間で、信号の電圧を書き込んだ時の
信号電圧とは異なる電圧に変化する信号であり、信号B
3は各絵素に絵素書き込み信号を印加した後、次のフレ
ームの絵素書き込み信号を印加するまでの間で、信号の
電圧を書き込んだ時の信号電圧とは異なる電圧に変化す
る信号である。
と、B2信号発生回路34からの信号B2と、B3信号
発生回路35からの信号B3とは、スイッチ40の3つ
の端子40a、40b、40cに出力される。スイッチ
40は、3つの端子40a、40b、40cの一つを選
択して検査用端子43に与える。この検査用端子43は
ソースバスライン2の端子9aに接続される。
・オフ制御用信号A3は、検査用端子44に与えられ
る。この検査用端子44はゲートバスライン1の端子2
8aに接続される。ゲートオフ電圧信号発生回路37か
らのオフ制御用信号A4は、スイッチ41の3つの端子
41a、41b、41cの1端子41bに出力される。
残りの2つの端子41aと41cとには、対向電極用信
号発生回路38からの信号C1と、対向電極用信号発生
回路39からの信号C2とが与えられる。スイッチ41
は、3つの端子41a、41b、41cの一つを選択し
て該当する信号を検査用端子45に与える。この検査用
端子45は前記補助容量用の端子8aに接続されてい
る。また、上述した信号C1と、C2とは、スイッチ4
2の端子42aと、端子42b及び42cとに出力され
る。スイッチ42は、3つの端子42a、42b、42
cの一つを選択して該当する信号を検査用端子46に与
える。この検査用端子46は、対向電極に設けた端子
(図示せず)に接続されている。なお、スイッチ40〜
42は、その制御が図示しない制御回路にて行われ、連
動して作動するようになっている。
ブマトリクス基板の検査方法について説明する。先ず、
被検査対象であるアクティブマトリクス基板に対し、液
晶層を接触させる。このとき、上記検査用端子43をソ
ースバスライン2の端子9aに、検査用端子44をゲー
トバスライン1の端子28aに、検査用端子45を補助
容量用共通配線29が接続された共通の配線8の端部に
設けた補助容量用の端子8aに、検査用端子46を対向
電極5に設けた図示しない端子にそれぞれ接触させてお
く。その後、スイッチ40〜42を切換えて、ソースバ
スライン2の端子9a、ゲートバスライン1の端子28
a、補助容量用の端子8a、対向電極5の端子に与える
信号を選択する。この選択は、本実施例では表2に示す
ように以下の6通りを採用している。
ッチ41、42を端子41a、42aに選択して、信号
A3−B1−C1で行う検査信号No1と、スイッチ4
0を端子40bに選択し、スイッチ41、42を端子4
1a、42aに選択して、信号A3−B2−C1で行う
検査信号No2と、スイッチ40を端子40cに選択
し、スイッチ41、42を端子41a、42aに選択し
て、信号A3−B3−C1で行う検査信号No3と、ス
イッチ40を端子40aに選択し、スイッチ41、42
を端子41b、42bに選択して、信号A3−A4−B
1−C2で行う検査信号No4と、スイッチ40を端子
40aに選択し、スイッチ41、42を端子41b、4
2bに選択して、信号A3−A4−B1−C2で行う検
査信号No5と、スイッチ40を端子40aに選択し、
スイッチ41、42を端子41c、42cに選択して、
信号A3−B1−C2で行う検査信号No6との6通り
を採用している。なお、この実施例では、表示モードが
ノーマリィーホワイトモードの場合を例に挙げている。
陥モードの場合について説明する。このオフ特性欠陥モ
ードは、図21(a)に示すように、TFT3のソース
電極とドレイン電極との間での弱いリークを起因として
起こる。この場合は、図22に示すようにゲートバスラ
イン1、ソースバスライン2及び対向電極5に、検査信
号No1、2、3の信号を与えて検査を行う。このと
き、TFT3のオフ特性が悪い欠陥絵素の部分では、最
適な対向電圧の信号C1において、表2および前記図7
の(a)弱いリーク部分に示したように、検査信号No
1では黒表示となり、検査信号No2及び検査信号No
3では輝点表示となる。この表示状態は、表2に示され
るように、他の欠陥検出の場合とは黒表示と輝点表示と
のパターンが異なるため、表示を目視検査することによ
りTFT3のオフ特性欠陥モードと判別される。
うにゲートバスライン1とTFT3のゲート電極とを切
り離し、またTFT3のソース電極とドレイン電極とを
接続して、この欠陥絵素を修正する。この修正には、レ
ーザ光等を使用することができる。また、以下に説明す
る修正においても、レーザ光等が適用される。なお、検
査信号No1、2、3の場合には、ドレイン波形Dでの
電位が図22(a)(b)(c)に示すように異なるた
め、その電位を電気的に測定すると、目視検査に代えて
検査することができる。
ーク)この欠陥は、図23に示すように、絵素電極4と
ソースバスライン2との間で起こる強いリークを原因と
して生じる。この場合も上述と同様に検査信号No1、
2、3を行う。このとき、上述の欠陥のある絵素の部分
では、最適な対向電圧の信号C1において、表2および
前記図7の(b)強いリーク部分に示したように、検査
信号No1及び検査信号No3では黒表示となり、検査
信号No2では輝点表示となる。この表示状態は、表2
に示されるように、他の欠陥検出の場合とは黒表示と輝
点表示とのパターンが異なるため、リーク不良欠陥モー
ドが判別される。この場合は、実駆動では殆ど欠陥とし
て見えないため、修正を行わない。この場合も、ドレイ
ン波形Dでの電位が、図24(a)(b)(c)に示す
ように異なるため、その電位を電気的に測定することに
より、目視検査に代えて検査することができる。
陥)この欠陥は、図25(a)に示すように、或るゲー
トバスライン1に接続された絵素電極4と、この絵素電
極4に対向して補助容量6を構成し、かつ共通配線29
に接続された補助容量用の電極との間で生じるリークに
起因して起こる。この場合は、検査信号No1、2、3
では検査を行うことができず、検査信号No4、5、6
を行う。検査信号No4、5では、補助容量用共通配線
29をゲートオフ電圧に接続し、対向電極5の電圧をT
FT3をオフさせるゲート電圧にした場合、輝点表示と
なる。オンさせるゲート電圧にした場合、黒点となる。
検査信号No6では、補助容量用の電極側の補助容量用
共通配線29を対向電極と接続し、TFT3をオフさせ
るゲート電圧からオンさせるゲート電圧まで可変した場
合、すべての電圧で輝点表示となる。この表示状態は、
表2に示されるように、他の欠陥検出の場合とは黒表示
と輝点表示とのパターンが異なるため、これにより補助
容量電極間のリークによる絵素欠陥が判別される。
うに、ゲートバスライン1と欠陥絵素となっているTF
T3との間を切断し、かつ、TFT3のソース電極とド
レイン電極との間を接続状態となす。加えて、補助容量
用の電極とゲートバスライン1との間を切り離す。
図26(a)(b)(c)に示すように異なるため、そ
の電位を電気的に測定することにより、目視検査に代え
て検査することができる。
うに正常な絵素の場合は検査信号Noを種々変えても曲
線L1のように黒表示の範囲内となり、欠陥絵素の場合
は検査信号Noを4〜6において種々変えると曲線L2
のように黒表示の範囲内だけでなく、輝点表示となる範
囲を有する。補助容量電極間のリークによる絵素欠陥の
場合は、上述した曲線L2に基づいて検出される。ま
た、後述するTFTのゲートとドレインとの間のリーク
による絵素欠陥も同様の理由により検出される。
る絵素欠陥)この欠陥は、対向電極と絵素電極とが電気
的に接続された状態となることにより発生しているの
で、表2に示すように、検査信号No1から6のどれを
行っても輝点表示となり、他の欠陥とは異なる表示状態
が得られる。これにより、対向電極と絵素電極との間の
リークによる絵素欠陥を検出できる。この場合の修正
は、電極間に導体異物が挟まっているときは、目視観察
等によって欠陥箇所を見つけ出し、欠陥状態に応じた加
工を施すことにより行うことができる。
クによる絵素欠陥)この欠陥は、図27(a)に示すよ
うに、絵素駆動用TFT3のゲート電極とドレイン電極
の間がリークすることにより発生している。この欠陥が
発生している場合、検査信号No1、2、3では検査を
行うことができず、検査信号No4、6を行う。検査信
号No4では、補助容量用共通配線29をゲートオフ電
圧に接続し、対向電極5の電圧を、TFT3をオフさせ
るゲート電圧にした場合、輝点表示となる。検査信号N
o6では、補助容量用の電極側のゲートバスライン1を
対向電極と接続し、TFT3をオフさせるゲート電圧か
らオンさせるゲート電圧まで可変すると、上述した補助
容量電極間のリークによる絵素欠陥の場合とは異なり、
対向電極の電圧をTFT3をオフさせるゲート電圧にし
た場合のみ、輝点表示となる。この表示状態は、表2に
示されるように、他の欠陥検出の場合とは黒表示と輝点
表示とのパターンが異なるため、これによりTFTのゲ
ートとドレインとの間のリークによる絵素欠陥が判別さ
れる。
うに、ゲートバスライン1とTFT3との間を切断する
と共にTFT3のソース電極とドレイン電極との間を接
続する。
図28(a)(b)(c)に示すように異なるため、そ
の電位を電気的に測定することにより、目視検査に代え
て検査することができる。
の間のリークによる線欠陥)この欠陥は、図29(a)
に示すように、ゲートバスライン1とソースバスライン
2との間でのリークにより生じ、このリークが生じてい
るゲートバスライン1に接続された横一列に並ぶ絵素電
極と、リークが生じているソースバスライン2に接続さ
れた縦一列に並ぶ絵素電極とに表示不良が発生し、つま
り十字状の線欠陥として表示される。
ライン2の信号の影響で正常時に比べてTFTをオフさ
せるゲート電圧からオンさせるゲート電圧の振幅が小さ
くなってしまうため、TFT3のオン抵抗もオフ抵抗も
十分に維持できなくなる。したがって、ソースバスライ
ン2とリークしているゲートバスライン1とに接続され
ているTFT3は、見掛け上、オフ特性不良のTFT3
と同じような挙動を示す。よって、この欠陥の検出は、
検査信号No1、3により行う。このとき、検査信号N
o1により検査を行っている場合より、検査信号No3
により検査を行っている場合の方が、線欠陥として表示
されている横方向の線の状態が明瞭に目視観察されるこ
ととなる。このとき、ソースバスライン2に接続された
絵素電極に基づく縦方向の線も明瞭に見えている。よっ
て、明瞭に表れた十字状のクロス部分に基づいて欠陥箇
所が判別される。この場合の修正は、図29(b)に示
すように、ソースバスライン2におけるリーク発生箇所
の両側を切断すると共に、該当するソースバスライン2
へ両端側から信号を与えるようにする。
バスライン2との間のリーク時のゲート信号波形Eでの
電位が、図30(a)(b)(c)に示すように異なる
ため、その電位を電気的に測定することにより、目視検
査に代えて検査することができる。
できなかった欠陥モードを検査でき、更にその検査結果
に基づいて欠陥修正を行うことができる。これにより、
アクティブマトリクス基板の良品率を向上させることが
可能となって歩留りを向上させることができる。なお、
本発明においては、オン不良欠陥モードはその検出を行
えることはもちろんである。
動を行うゲートドライバーICを実装するまで検出する
ことができなかったTFTのオフ特性欠陥やリーク等に
よる絵素欠陥などを検出でき、更には検出された欠陥を
修正することができる。
査方法を適用するアクティブマトリクス基板の全体を示
す平面図である。
平面図である。
置を示すブロック図である。
法において使用する信号波形図である。
モードの場合の欠陥状態を示す模式図、(b)は修正箇
所を示す模式図である。
ており、(a)は検査信号No1の場合におけるドレイ
ン電極での電位を示す図、(b)は検査信号No2によ
る場合のドレイン電極での電位を示す図、(c)は検査
信号No3による場合のドレイン電極での電位を示す図
である。
スライン・絵素電極間のリーク抵抗をとり、縦軸に液晶
間に印加される実効電圧をとって、両者の関係を示すグ
ラフである。
ラインとの間のリークの場合の欠陥状態を示す模式図で
ある。
検出する際の電圧を示しており、(a)は検査信号No
1による場合のドレイン電極での電位を示す図、(b)
は検査信号No2による場合のドレイン電極での電位を
示す図、(c)は検査信号No3による場合のドレイン
電極での電位を示す図である。
極間のリークによる絵素欠陥の場合の欠陥状態を示す模
式図、(b)は修正箇所を示す模式図である。
出する際の電圧を示しており、(a)は検査信号No1
による場合のドレイン電極での電位を示す図、(b)は
検査信号No2による場合のドレイン電極での電位を示
す図、(c)は検査信号No3による場合のドレイン電
極での電位を示す図である。
に液晶間に印加される実効電圧をとって、両者の関係を
示すグラフである。
ートとソースとの間のリークによる絵素欠陥の場合の欠
陥状態を示す模式図、(b)は修正箇所を示す模式図で
ある。
る絵素欠陥を検出する際の電圧を示しており、(a)は
検査信号No1による場合のドレイン電極での電位を示
す図、(b)は検査信号No2による場合のドレイン電
極での電位を示す図、(c)は検査信号No3による場
合のドレイン電極での電位を示す図である。
ラインとソースバスラインとの間のリークによる線欠陥
の場合の欠陥状態を示す模式図、(b)は修正箇所を示
す模式図である。
のリークによる線欠陥を検出する際の電圧を示してお
り、(a)は検査信号No1による場合のゲートバスラ
インとソースバスラインとの間のリーク時のゲート信号
波形Eを示す図、(b)は検査信号No2による場合の
正常時のゲート信号波形Eを示す図、(c)は検査信号
No3による場合のゲートバスラインとソースバスライ
ンとの間のリーク時のゲート信号波形Eを示す図であ
る。
検査方法を適用するアクティブマトリクス基板の全体を
示す平面図である。
示す平面図である。
装置を示すブロック図である。
方法において使用する信号波形図である。
陥モードの場合の欠陥状態を示す模式図、(b)は修正
箇所を示す模式図である。
しており、(a)は検査信号No1の場合におけるドレ
イン電極での電位を示す図、(b)は検査信号No2に
よる場合のドレイン電極での電位を示す図、(c)は検
査信号No3による場合のドレイン電極での電位を示す
図である。
スラインとの間のリークの場合の欠陥状態を示す模式図
である。
を検出する際の電圧を示しており、(a)は検査信号N
o1による場合のドレイン電極での電位を示す図、
(b)は検査信号No2による場合のドレイン電極での
電位を示す図、(c)は検査信号No3による場合のド
レイン電極での電位を示す図である。
極間のリークによる絵素欠陥の場合の欠陥状態を示す模
式図、(b)は修正箇所を示す模式図である。
出する際の電圧を示しており、(a)は検査信号No1
による場合のドレイン電極での電位を示す図、(b)は
検査信号No2による場合のドレイン電極での電位を示
す図、(c)は検査信号No3による場合のドレイン電
極での電位を示す図である。
ートとソースとの間のリークによる絵素欠陥の場合の欠
陥状態を示す模式図、(b)は修正箇所を示す模式図で
ある。
る絵素欠陥を検出する際の電圧を示しており、(a)は
検査信号No1による場合のドレイン電極での電位を示
す図、(b)は検査信号No2による場合のドレイン電
極での電位を示す図、(c)は検査信号No3による場
合のドレイン電極での電位を示す図である。
ラインとソースバスラインとの間のリークによる線欠陥
の場合の欠陥状態を示す模式図、(b)は修正箇所を示
す模式図である。
のリークによる線欠陥を検出する際の電圧を示してお
り、(a)は検査信号No1による場合のゲートバスラ
インとソースバスラインとの間のリーク時のゲート信号
波形Eを示す図、(b)は検査信号No2による場合の
正常時のゲート信号波形Eを示す図、(c)は検査信号
No3による場合のゲートバスラインとソースバスライ
ンとの間のリーク時のゲート信号波形Eを示す図であ
る。
−On−Gate構造のアクティブマトリクス基板と共
に示す模式図である。
ィブマトリクス基板を部分的に拡大して示す平面図であ
る。
リクス基板に対して行う、従来の検査方法で用いた信号
の波形図である。
−On−Common構造のアクティブマトリクス基板
と共に示す模式図である。
クティブマトリクス基板を部分的に拡大して示す平面図
である。
マトリクス基板に対して行う、従来の検査方法で用いた
信号の波形図である。
Claims (12)
- 【請求項1】 絶縁性基板上に複数の絵素電極と各絵素
電極を駆動するための薄膜トランジスタとがマトリクス
状に配置され、該薄膜トランジスタと各々接続し、かつ
相互に交差して形成された走査線及び信号線に、該薄膜
トランジスタを介して各絵素電極が接続されていると共
に、該絵素電極に関連して形成された補助容量が、該絵
素電極が接続されている走査線とは絵素電極を挟んで近
接する別の走査線に接続されたアクティブマトリクス基
板の検査方法において、 該アクティブマトリクス基板に対向配設させる対向電極
を有する対向基板と、該対向基板の対向電極側に形成さ
れ、アクティブマトリクス基板側に配される液晶層と、
走査線、信号線及び該対向電極にそれぞれ接続するため
の接続用端子とを備える検査装置を使用し、該アクティ
ブマトリクス基板に対して該検査装置を対向配設すると
共に、該接続用端子を走査線、信号線及び該対向電極の
それぞれに接続する工程と、 該アクティブマトリクス基板の走査線に1フレームの期
間を定めるオン信号と該オン信号に後続するオフ信号と
を交互に与えると共に、相前後する2つのフレームそれ
ぞれのオン信号付与の前に信号線に与える電圧のレベル
を変更する第1のパターンと、相前後する2つのフレー
ムそれぞれのオン信号付与の前後に信号線に与える電圧
のレベルを変更する第2のパターンと、相前後する2つ
のフレームそれぞれのオン信号付与の後に信号線に与え
る電圧のレベルを変更する第3のパターンとを全て行
い、又は選択的に行って欠陥モードを検出する工程と、 を行うアクティブマトリクス基板の検査方法。 - 【請求項2】 絶縁性基板上に複数の絵素電極と各絵素
電極を駆動するための薄膜トランジスタとがマトリクス
状に配置され、該薄膜トランジスタと各々接続し、かつ
相互に交差して形成された走査線及び信号線に、該薄膜
トランジスタを介して各絵素電極が接続されていると共
に、該絵素電極に関連して形成された補助容量が、該絵
素電極が接続されている走査線とは絵素電極を挟んで近
接する別の走査線に接続されたアクティブマトリクス基
板の検査方法において、 該アクティブマトリクス基板に対向配設させる対向電極
を有する対向基板と、該対向基板の対向電極側に形成さ
れ、アクティブマトリクス基板側に配される液晶層と、
走査線、信号線及び該対向電極にそれぞれ接続するため
の接続用端子とを備える検査装置を使用し、該アクティ
ブマトリクス基板に対して該検査装置を対向配設すると
共に、該接続用端子を走査線、信号線及び該対向電極の
それぞれに接続する工程と、 該アクティブマトリクス基板の走査線に1フレームの期
間を定めるオン信号と該オン信号に後続するオフ信号と
を交互に与えると共に、相前後する2つのフレームそれ
ぞれのオン信号付与の前に信号線に与える電圧のレベル
を変更する第1のパターンと、相前後する2つのフレー
ムそれぞれのオン信号付与の前後に信号線に与える電圧
のレベルを変更する第2のパターンと、相前後する2つ
のフレームそれぞれのオン信号付与の後に信号線に与え
る電圧のレベルを変更する第3のパターンとを全て行
い、又は選択的に行い、更に、該対向電極に与える電圧
を、走査線に印加される該薄膜トランジスタのオン電圧
にすることと、該対向電極に与える電圧を、走査線に印
加される該薄膜トランジスタのオフ電圧にすることと、
該補助容量を該対向電極に接続した状態で該オン電圧と
オフ電圧との間で変化させることとを選択的に行って欠
陥モードを検出する工程と、 を行うアクティブマトリクス基板の検査方法。 - 【請求項3】 絶縁性基板上に複数の絵素電極と各絵素
電極を駆動するための薄膜トランジスタとがマトリクス
状に配置され、該薄膜トランジスタと各々接続し、かつ
相互に交差して形成された走査線及び信号線に、該薄膜
トランジスタを介して各絵素電極が接続されていると共
に、該絵素電極に関連して形成された補助容量が、該絵
素電極が接続されている走査線とは絵素電極を挟んで近
接する別の走査線に接続されたアクティブマトリクス基
板の検査装置であって、 該アクティブマトリクス基板に対向状態に配設される対
向電極を有する対向基板と、 該対向基板の対向電極側に形成され、アクティブマトリ
クス基板側に配される液晶層と、 該走査線、信号線及び対向電極にそれぞれ接続するため
の接続用端子と、 該接続用端子を介してアクティブマトリクス基板の欠陥
モードを検出する検出手段とを備え、 該検出手段が、アクティブマトリクス基板の走査線に1
フレームの期間を定めるオン信号と該オン信号に後続す
るオフ信号とを交互に与えると共に、相前後する2つの
フレームそれぞれのオン信号付与の前に信号線に与える
電圧のレベルを変更する第1のパターンと、相前後する
2つのフレームそれぞれのオン信号付与の前後に信号線
に与える電圧のレベルを変更する第2のパターンと、相
前後する2つのフレームそれぞれのオン信号付与の後に
信号線に与える電圧のレベルを変更する第3のパターン
とを全て行い、又は選択的に行って欠陥モードを検出す
る構成となっているアクティブマトリクス基板の検査装
置。 - 【請求項4】 絶縁性基板上に複数の絵素電極と各絵素
電極を駆動するための薄膜トランジスタとがマトリクス
状に配置され、該薄膜トランジスタと各々接続し、かつ
相互に交差して形成された走査線及び信号線に、該薄膜
トランジスタを介して各絵素電極が接続されていると共
に、該絵素電極に関連して形成された補助容量が、該絵
素電極が接続されている走査線とは絵素電極を挟んで近
接する別の走査線に接続されたアクティブマトリクス基
板の検査装置であって、 該アクティブマトリクス基板に対向状態に配設される対
向電極を有する対向基板と、 該対向基板の対向電極側に形成され、アクティブマトリ
クス基板側に配される液晶層と、 走査線、信号線及び該対向電極にそれぞれ接続するため
の接続用端子と、 該接続用端子を介してアクティブマトリクス基板の欠陥
モードを検出する検出手段とを備え、 該検出手段が、アクティブマトリクス基板の走査線に1
フレームの期間を定めるオン信号と該オン信号に後続す
るオフ信号とを交互に与えると共に、相前後する2つの
フレームそれぞれのオン信号付与の前に信号線に与える
電圧のレベルを変更する第1のパターンと、相前後する
2つのフレームそれぞれのオン信号付与の前後に信号線
に与える電圧のレベルを変更する第2のパターンと、相
前後する2つのフレームそれぞれのオン信号付与の後に
信号線に与える電圧のレベルを変更する第3のパターン
とを全て行い、又は選択的に行い、更に、該対向電極に
与える電圧を、走査線に印加される該薄膜トランジスタ
のオン電圧にすることと、該対向電極に与える電圧を、
走査線に印加される該薄膜トランジスタのオフ電圧にす
ることと、該補助容量を該対向電極に接続した状態で該
オン電圧と該オフ電圧との間で変化させることとを選択
的に行って欠陥モードを検出する構成となっているアク
ティブマトリクス基板の検査装置。 - 【請求項5】 絶縁性基板上に複数の絵素電極と各絵素
電極を駆動するための薄膜トランジスタとがマトリクス
状に配置され、該薄膜トランジスタと各々接続し、かつ
相互に交差して形成された走査線及び信号線に、該薄膜
トランジスタを介して各絵素電極が接続されていると共
に、該絵素電極に関連して形成された補助容量が、該絵
素電極が接続されている走査線とは絵素電極を挟んで近
接する別の走査線に接続されたアクティブマトリクス基
板の欠陥修正方法において、 該アクティブマトリクス基板に対向配設させる対向電極
を有する対向基板と、該対向基板の対向電極側に形成さ
れ、アクティブマトリクス基板側に配される液晶層と、
走査線、信号線及び該対向電極にそれぞれ接続するため
の接続用端子とを備える検査装置を使用し、該アクティ
ブマトリクス基板に対して該検査装置を対向配設すると
共に、該接続用端子を走査線、信号線及び該対向電極の
それぞれに接続する工程と、 該アクティブマトリクス基板の走査線に1フレームの期
間を定めるオン信号と、該オン信号に後続するオフ信号
とを交互に与えると共に、相前後する2つのフレームそ
れぞれのオン信号付与の前に信号線に与える電圧のレベ
ルを変更する第1のパターンと、相前後する2つのフレ
ームそれぞれのオン信号付与の前後に信号線に与える電
圧のレベルを変更する第2のパターンと、相前後する2
つのフレームそれぞれのオン信号付与の後に信号線に与
える電圧のレベルを変更する第3のパターンとを全て行
い、又は選択的に行って欠陥モードを検出する工程と、 検出された欠陥モードに応じて欠陥を修正する工程とを
行うアクティブマトリクス基板の欠陥修正方法。 - 【請求項6】 絶縁性基板上に複数の絵素電極と各絵素
電極を駆動するための薄膜トランジスタとがマトリクス
状に配置され、該薄膜トランジスタと各々接続し、かつ
相互に交差して形成された走査線及び信号線に、該薄膜
トランジスタを介して各絵素電極が接続されていると共
に、該絵素電極に関連して形成された補助容量が該絵素
電極が接続されている走査線とは絵素電極を挟んで近接
する別の走査線に接続されているアクティブマトリクス
基板の欠陥修正方法において、 該アクティブマトリクス基板に対向配設させる対向電極
を有する対向基板と、該対向基板の対向電極側に形成さ
れ、アクティブマトリクス基板側に配される液晶層と、
走査線、信号線及び該対向電極にそれぞれ接続するため
の接続用端子とを備える検査装置を使用し、該アクティ
ブマトリクス基板に対して該検査装置を対向配設すると
共に、該接続用端子を走査線、信号線及び該対向電極の
それぞれに接続する工程と、 該アクティブマトリクス基板の走査線に1フレームの期
間を定めるオン信号と、該オン信号に後続するオフ信号
とを交互に与えると共に、相前後する2つのフレームそ
れぞれのオン信号付与の前に信号線に与える電圧のレベ
ルを変更する第1のパターンと、相前後する2つのフレ
ームそれぞれのオン信号付与の前後に信号線に与える電
圧のレベルを変更する第2のパターンと、相前後する2
つのフレームそれぞれのオン信号付与の後に信号線に与
える電圧のレベルを変更する第3のパターンとを全て行
い、又は選択的に行い、更に、該対向電極に与える電圧
を、走査線に印加される該薄膜トランジスタのオン電圧
にすることと、該対向電極に与える電圧を、走査線に印
加される該薄膜トランジスタのオフ電圧にすることと、
該補助容量を該対向電極に接続した状態で該オン電圧と
オフ電圧との間で変化させることとを選択的に行って欠
陥モードを検出する工程と、 検出された欠陥モードに応じて欠陥を修正する工程とを
行うアクティブマトリクス基板の欠陥修正方法。 - 【請求項7】 絶縁性基板上に複数の絵素電極と各絵素
電極を駆動するための薄膜トランジスタとがマトリクス
状に配置され、該薄膜トランジスタと各々接続し、かつ
相互に交差して形成された走査線及び信号線に、該薄膜
トランジスタを介して各絵素電極が接続されていると共
に、該絵素電極に関連して形成された補助容量が共通配
線に接続されているアクティブマトリクス基板の検査方
法において、 該アクティブマトリクス基板に対向配設させる対向電極
を有する対向基板と、該対向基板の対向電極側に形成さ
れ、アクティブマトリクス基板側に配される液晶層と、
走査線、信号線及び該対向電極にそれぞれ接続するため
の接続用端子とを備える検査装置を使用し、該アクティ
ブマトリクス基板に対して該検査装置を対向配設すると
共に、該接続用端子を走査線、信号線及び該対向電極の
それぞれに接続する工程と、 該アクティブマトリクス基板の走査線に1フレームの期
間を定めるオン信号と該オン信号に後続するオフ信号と
を交互に与えると共に、相前後する2つのフレームそれ
ぞれのオン信号付与の前に信号線に与える電圧のレベル
を変更する第1のパターンと、相前後する2つのフレー
ムそれぞれのオン信号付与の前後に信号線に与える電圧
のレベルを変更する第2のパターンと、相前後する2つ
のフレームそれぞれのオン信号付与の後に信号線に与え
る電圧のレベルを変更する第3のパターンとを全て行
い、又は選択的に行って欠陥モードを検出する工程と、 を行うアクティブマトリクス基板の検査方法。 - 【請求項8】 絶縁性基板上に複数の絵素電極と各絵素
電極を駆動するための薄膜トランジスタとがマトリクス
状に配置され、該薄膜トランジスタと各々接続し、かつ
相互に交差して形成された走査線及び信号線に、該薄膜
トランジスタを介して各絵素電極が接続されていると共
に、該絵素電極に関連して形成された補助容量が共通配
線に接続されているアクティブマトリクス基板の検査方
法において、 該アクティブマトリクス基板に対向配設させる対向電極
を有する対向基板と、該対向基板の対向電極側に形成さ
れ、アクティブマトリクス基板側に配される液晶層と、
走査線、信号線及び該対向電極にそれぞれ接続するため
の接続用端子とを備える検査装置を使用し、該アクティ
ブマトリクス基板に対して該検査装置を対向配設すると
共に、該接続用端子を走査線、信号線及び該対向電極の
それぞれに接続する工程と、 該アクティブマトリクス基板の走査線に1フレームの期
間を定めるオン信号と該オン信号に後続するオフ信号と
を交互に与えると共に、相前後する2つのフレームそれ
ぞれのオン信号付与の前に信号線に与える電圧のレベル
を変更する第1のパターンと、相前後する2つのフレー
ムそれぞれのオン信号付与の前後に信号線に与える電圧
のレベルを変更する第2のパターンと、相前後する2つ
のフレームそれぞれのオン信号付与の後に信号線に与え
る電圧のレベルを変更する第3のパターンとを全て行
い、又は選択的に行い、更に、該対向電極に与える電圧
を、走査線に印加される該薄膜トランジスタのオン電圧
にすることと、該対向電極に与える電圧を、走査線に印
加される該薄膜トランジスタのオフ電圧にすることと、
該補助容量を該対向電極に接続した状態で該オン電圧と
オフ電圧との間で変化させることとを選択的に行って欠
陥モードを検出する工程と、 を行うアクティブマトリクス基板の検査方法。 - 【請求項9】 絶縁性基板上に複数の絵素電極と各絵素
電極を駆動するための薄膜トランジスタとがマトリクス
状に配置され、該薄膜トランジスタと各々接続し、かつ
相互に交差して形成された走査線及び信号線に、該薄膜
トランジスタを介して各絵素電極が接続されていると共
に、該絵素電極に関連して形成された補助容量が共通配
線に接続されているアクティブマトリクス基板の検査装
置であって、 該アクティブマトリクス基板に対向状態に配設される対
向電極を有する対向基板と、 該対向基板の対向電極側に形成され、アクティブマトリ
クス基板側に配される液晶層と、 該走査線、信号線及び対向電極にそれぞれ接続するため
の接続用端子と、 該接続用端子を介してアクティブマトリクス基板の欠陥
モードを検出する検出手段とを備え、 該検出手段が、アクティブマトリクス基板の走査線に1
フレームの期間を定めるオン信号と該オン信号に後続す
るオフ信号とを交互に与えると共に、相前後する2つの
フレームそれぞれのオン信号付与の前に信号線に与える
電圧のレベルを変更する第1のパターンと、相前後する
2つのフレームそれぞれのオン信号付与の前後に信号線
に与える電圧のレベルを変更する第2のパターンと、相
前後する2つのフレームそれぞれのオン信号付与の後に
信号線に与える電圧のレベルを変更する第3のパターン
とを全て行い、又は選択的に行って欠陥モードを検出す
る構成となっているアクティブマトリクス基板の検査装
置。 - 【請求項10】 絶縁性基板上に複数の絵素電極と各絵
素電極を駆動するための薄膜トランジスタとがマトリク
ス状に配置され、該薄膜トランジスタと各々接続し、か
つ相互に交差して形成された走査線及び信号線に、該薄
膜トランジスタを介して各絵素電極が接続されていると
共に、該絵素電極に関連して形成された補助容量が共通
配線に接続されているアクティブマトリクス基板の検査
装置であって、 該アクティブマトリクス基板に対向状態に配設される対
向電極を有する対向基板と、 該対向基板の対向電極側に形成され、アクティブマトリ
クス基板側に配される液晶層と、 走査線、信号線及び該対向電極にそれぞれ接続するため
の接続用端子と、 該接続用端子を介してアクティブマトリクス基板の欠陥
モードを検出する検出手段とを備え、 該検出手段が、アクティブマトリクス基板の走査線に1
フレームの期間を定めるオン信号と該オン信号に後続す
るオフ信号とを交互に与えると共に、相前後する2つの
フレームそれぞれのオン信号付与の前に信号線に与える
電圧のレベルを変更する第1のパターンと、相前後する
2つのフレームそれぞれのオン信号付与の前後に信号線
に与える電圧のレベルを変更する第2のパターンと、相
前後する2つのフレームそれぞれのオン信号付与の後に
信号線に与える電圧のレベルを変更する第3のパターン
とを全て行い、又は選択的に行い、更に、該対向電極に
与える電圧を、走査線に印加される該薄膜トランジスタ
のオン電圧にすることと、該対向電極に与える電圧を、
走査線に印加される該薄膜トランジスタのオフ電圧にす
ることと、該補助容量を該対向電極に接続した状態で該
オン電圧と該オフ電圧との間で変化させることとを選択
的に行って欠陥モードを検出する構成となっているアク
ティブマトリクス基板の検査装置。 - 【請求項11】 絶縁性基板上に複数の絵素電極と各絵
素電極を駆動するための薄膜トランジスタとがマトリク
ス状に配置され、該薄膜トランジスタと各々接続し、か
つ相互に交差して形成された走査線及び信号線に、該薄
膜トランジスタを介して各絵素電極が接続されていると
共に、該絵素電極に関連して形成された補助容量が共通
配線に接続されているアクティブマトリクス基板の欠陥
修正方法において、 該アクティブマトリクス基板に対向配設させる対向電極
を有する対向基板と、該対向基板の対向電極側に形成さ
れ、アクティブマトリクス基板側に配される液晶層と、
走査線、信号線及び該対向電極にそれぞれ接続するため
の接続用端子とを備える検査装置を使用し、該アクティ
ブマトリクス基板に対して該検査装置を対向配設すると
共に、該接続用端子を走査線、信号線及び該対向電極の
それぞれに接続する工程と、 該アクティブマトリクス基板の走査線に1フレームの期
間を定めるオン信号と、該オン信号に後続するオフ信号
とを交互に与えると共に、相前後する2つのフレームそ
れぞれのオン信号付与の前に信号線に与える電圧のレベ
ルを変更する第1のパターンと、相前後する2つのフレ
ームそれぞれのオン信号付与の前後に信号線に与える電
圧のレベルを変更する第2のパターンと、相前後する2
つのフレームそれぞれのオン信号付与の後に信号線に与
える電圧のレベルを変更する第3のパターンとを全て行
い、又は選択的に行って欠陥モードを検出する工程と、 検出された欠陥モードに応じて欠陥を修正する工程とを
行うアクティブマトリクス基板の欠陥修正方法。 - 【請求項12】 絶縁性基板上に複数の絵素電極と各絵
素電極を駆動するための薄膜トランジスタとがマトリク
ス状に配置され、該薄膜トランジスタと各々接続し、か
つ相互に交差して形成された走査線及び信号線に、該薄
膜トランジスタを介して各絵素電極が接続されていると
共に、該絵素電極に関連して形成された補助容量が共通
配線に接続されているアクティブマトリクス基板の欠陥
修正方法において、 該アクティブマトリクス基板に対向配設させる対向電極
を有する対向基板と、該対向基板の対向電極側に形成さ
れ、アクティブマトリクス基板側に配される液晶層と、
走査線、信号線及び該対向電極にそれぞれ接続するため
の接続用端子とを備える検査装置を使用し、該アクティ
ブマトリクス基板に対して該検査装置を対向配設すると
共に、該接続用端子を走査線、信号線及び該対向電極の
それぞれに接続する工程と、 該アクティブマトリクス基板の走査線に1フレームの期
間を定めるオン信号と、該オン信号に後続するオフ信号
とを交互に与えると共に、相前後する2つのフレームそ
れぞれのオン信号付与の前に信号線に与える電圧のレベ
ルを変更する第1のパターンと、相前後する2つのフレ
ームそれぞれのオン信号付与の前後に信号線に与える電
圧のレベルを変更する第2のパターンと、相前後する2
つのフレームそれぞれのオン信号付与の後に信号線に与
える電圧のレベルを変更する第3のパターンとを全て行
い、又は選択的に行い、更に、該対向電極に与える電圧
を、走査線に印加される該薄膜トランジスタのオン電圧
にすることと、該対向電極に与える電圧を、走査線に印
加される該薄膜トランジスタのオフ電圧にすることと、
該補助容量を該対向電極に接続した状態で該オン電圧と
オフ電圧との間で変化させることとを選択的に行って欠
陥モードを検出する工程と、 検出された欠陥モードに応じて欠陥を修正する工程とを
行うアクティブマトリクス基板の欠陥修正方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31541792A JP2915725B2 (ja) | 1992-07-13 | 1992-11-25 | アクティブマトリクス基板の検査方法、検査装置及び欠陥修正方法 |
US08/158,843 US5532615A (en) | 1992-11-25 | 1993-11-24 | Inspecting method, inspecting apparatus, and defect correcting method |
DE69330669T DE69330669T2 (de) | 1992-11-25 | 1993-11-24 | Verfahren und Vorrichtung zum Prüfen eines Substrates mit aktiver Matrix |
EP93309361A EP0599623B1 (en) | 1992-11-25 | 1993-11-24 | Inspecting method and apparatus for an active matrix substrate |
KR1019930025211A KR0125465B1 (ko) | 1992-11-25 | 1993-11-25 | 활성 매트릭스 기판용 검사장치 및 방법과 결함 수정방법 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18547992 | 1992-07-13 | ||
JP4-185479 | 1992-07-13 | ||
JP31541792A JP2915725B2 (ja) | 1992-07-13 | 1992-11-25 | アクティブマトリクス基板の検査方法、検査装置及び欠陥修正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0682836A true JPH0682836A (ja) | 1994-03-25 |
JP2915725B2 JP2915725B2 (ja) | 1999-07-05 |
Family
ID=26503128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31541792A Expired - Fee Related JP2915725B2 (ja) | 1992-07-13 | 1992-11-25 | アクティブマトリクス基板の検査方法、検査装置及び欠陥修正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2915725B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002303881A (ja) * | 2001-04-04 | 2002-10-18 | Toshiba Corp | 電極基板、表示パネル及びそのリペア方法 |
US6825911B2 (en) | 2002-12-31 | 2004-11-30 | Lg. Philips Lcd Co., Ltd. | Array testing system on array substrate having multiple cells |
US7446556B2 (en) | 1997-12-05 | 2008-11-04 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
USRE41873E1 (en) | 1997-05-12 | 2010-10-26 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
US8310262B2 (en) | 1997-12-05 | 2012-11-13 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
US9874798B2 (en) | 2012-08-22 | 2018-01-23 | Toppan Printing Co., Ltd. | Electrophoretic display substrate, method of inspecting same, and electrophoretic display device |
-
1992
- 1992-11-25 JP JP31541792A patent/JP2915725B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE41873E1 (en) | 1997-05-12 | 2010-10-26 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
US7446556B2 (en) | 1997-12-05 | 2008-11-04 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
US7626414B2 (en) | 1997-12-05 | 2009-12-01 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
US8310262B2 (en) | 1997-12-05 | 2012-11-13 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
JP2002303881A (ja) * | 2001-04-04 | 2002-10-18 | Toshiba Corp | 電極基板、表示パネル及びそのリペア方法 |
US6825911B2 (en) | 2002-12-31 | 2004-11-30 | Lg. Philips Lcd Co., Ltd. | Array testing system on array substrate having multiple cells |
US9874798B2 (en) | 2012-08-22 | 2018-01-23 | Toppan Printing Co., Ltd. | Electrophoretic display substrate, method of inspecting same, and electrophoretic display device |
Also Published As
Publication number | Publication date |
---|---|
JP2915725B2 (ja) | 1999-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3213472B2 (ja) | アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出検査方法、欠陥検出検査装置 | |
KR101226532B1 (ko) | 스위치 제어 유닛, 액정 셀 조립 후 검사 장치와 방법 | |
US5532615A (en) | Inspecting method, inspecting apparatus, and defect correcting method | |
KR101213592B1 (ko) | 액정 디스플레이의 검사 회로와 검사 방법 | |
KR100225569B1 (ko) | 액티브 매트릭스 액정 패널의 결함을 검출하는 방법 | |
KR100391929B1 (ko) | 액티브 매트릭스형 액정표시장치 및 그 구동방법 및제조방법 | |
JPH01130131A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
JP6806933B2 (ja) | インセル型タッチパネル用試験回路 | |
JP2915725B2 (ja) | アクティブマトリクス基板の検査方法、検査装置及び欠陥修正方法 | |
JP4795548B2 (ja) | 液晶表示基板検査方法 | |
JP2003157053A (ja) | 液晶表示装置およびその検査方法およびその検査装置 | |
JP4128677B2 (ja) | 液晶表示装置の検査方法 | |
JP3565506B2 (ja) | アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出方法及び欠陥検出装置 | |
JP2001305500A (ja) | 液晶パネルのリペア方法 | |
JPH01130133A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
JP3177702B2 (ja) | 液晶表示装置の検査方法 | |
JPH1082814A (ja) | 画像表示装置及び画像表示装置の検査方法 | |
JP3490058B2 (ja) | アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出方法 | |
KR100206568B1 (ko) | 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치 | |
JP3428317B2 (ja) | 液晶パネルの検査方法 | |
JP3302623B2 (ja) | アクティブマトリックス型液晶パネルの検査方法 | |
JPS63289590A (ja) | アクティブマトリクスパネルの検査方法 | |
JPS63289589A (ja) | アクティブマトリクスパネルの検査方法 | |
JP2002107688A (ja) | 液晶表示パネルの検査装置及び検査方法 | |
JP2003028754A (ja) | 表示装置検査用装置及び表示装置検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990405 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |