JPH0682679B2 - 横形バイポーラトランジスタ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置に組み込むに達する横形のバイポ
ーラトランジスタであって、より正確には一方の導電形
の半導体基板上に他方の導電形で設けられ、底部に他方
の導電形の埋込層を備え、周囲を一方の導電形の分離層
で囲まれて半導体基板から接合分離された半導体領域内
に、この半導体領域をベース領域として作り込まれるも
のに関する。

〔従来の技術〕

よく知られているように、集積回路装置等に組み込まれ
る電子回路中のバイポーラトランジスタには、一般にnp
nとpnpの両形のトランジスタが必要であって、この内の
npnトランジスタは縦形構造とするが、両種トランジス
タの製作工程を極力共通化するために、pnpトランジス
タにはふつうは横形構造のものが用いられる。ところ
が、この横形のバイポーラトランジスタは、縦形に比較
して電流増幅率等の特性面で若干劣るほか、寄生トラン
ジスタがそれに付随して発生しやすい問題があることが
従来から知られている。第６図はこの横形バイポーラト
ランジスタの代表的な構造を示すものである。

第６図の例では、集積回路用のｐ形の半導体基板１の表
面の所定場所に埋込層２を強いｎ形で拡散した上で、ｎ
形の比較的高抵抗のエピタキシャル層10を成長させ、そ
の表面から分離層４を強いｐ形で基板１にまで達するよ
うに深く拡散して、それによって囲まれたエピタキシャ
ル層10を基板から接合分離された半導体領域に分離し、
この半導体領域10内にそれをベース領域として横形構造
のpnpトランジスタ80が作り込まれる。このために、ｎ
形の半導体領域10の表面から中央部のエミッタ層６とそ
れを取り囲むコレクタ層７とがいずれもｐ形で拡散さ
れ、さらにベース接続層８がこの例ではコレクタ層７を
外側から取り囲むように強いｎ形で拡散されている。エ
ミッタ層6,コレクタ層７およびベース接続層８にはそれ
ぞれ電極膜6a,7a,8aが端子用に付けられ、このpnpトラ
ンジスタはふつうそのエミッタ端子6aを正の電源に接続
した状態で使用される。

この横形のバイポーラトランジスタ80のコレクタ電流は
エミッタ層６からベース領域10を介してコレクタ層７に
流れるが、図からわかるようにこのほかにｐ形のエミッ
タ層6,n形のベース領域10およびｐ形の分離層４ないし
は基板１からなるpnp形の寄生トランジスタが形成され
ており、図でipで示す一種の漏洩電流がこの寄生トラン
ジスタを介して流れる。容易にわかるように、この寄生
トランジスタは横形トランジスタ80とベース領域10を共
用しており、その電流増幅率はもちろん本体のトランジ
スタ80よりは低いが、あまり大差がない程度に高くなる
ことがあり、従ってかなりの電流ipが寄生トランジスタ
に流れ得る。この電流ipは、本体のトランジスタ80から
見るとそのエミッタ電流が洩れていることにほかなら
ず、その電流増幅率がそれによって下がってしまうこと
になる。

一般にトランジスタの電流増幅率はそのベース領域のガ
ンメル数と呼ばれる不純物の総量に反比例するから、こ
の寄生トランジスタの電流増幅率を下げるには電流ipが
流れる範囲のベース領域12内の不純物量を増やしてやれ
ばよいが、第６図の構造ではベース領域10が本体のトラ
ンジスタと共用なのでその濃度を増すわけには行かず、
トランジスタ80のサイズをうんと大きくしてエミッタ層
６と分離層４との間の距離を離してやるしか手段がない
ことになる。

第７図の横形バイポーラトランジスタ81はこの点を解決
しうるものである。第６図と比較すればわかるように、
この従来例は第６図のベース接続層８の拡散深さを埋込
層２に達するまで大きくしてウォール層５とし、このウ
ォール層５内にベース接続層８を拡散したものに相当す
る。この構造では、前述の電流ipが流れる通路には高不
純物濃度のウォール層５が介在することになり、これに
よって寄生トランジスタの電流増幅率を下げることがで
きる。例えば、ベース領域10としてのエピタキシャル層
の不純物濃度が１×10¹⁵原子／cm³のとき、その幅が６
μｍで不純物濃度が５×10¹⁷原子／cm³のウォール層６
を入れると、寄生トランジスタのベース領域のガンメル
数が約100倍になるので、その電流増幅率を約100分の１
に減少させることができる。なお、この第７図の残余の
部分は前の第６図と同じである。

〔発明が解決しようとする課題〕

上述のウォール層を設ける構造の横形のバイポーラトラ
ンジスタでは、寄生トランジスタの電流増幅率を有効に
減少させることができるが、第６図の構造のものと比較
して高価につきかつサイズが大きくなりやすく、またそ
のわりには電流増幅率があまり向上されない問題が残っ
ている。

高価につく理由は、容易にわかるようにウォール層を設
けただけ製作工程が増えるためである。また、第７図に
示したようにコレクタ層７と分離層４との間に高い不純
物濃度のウォール層５を介在させるので、その分だけ余
分にコレクタ層７と分離層４との間の距離を増してやら
ないと、トランジスタの耐電圧値が低下してしまう。例
えば、コレクタ層７とベース接続層８との間隔はコレク
タ層７と埋込層２との間隔よりも大きく取ってやらねば
ならない。従って、設計によっても異なるが必要な耐電
圧値を保つためには、トランジスタを作り込む面積がふ
つう約1.5倍に増えてしまうのである。また、寄生トラ
ンジスタの電流増幅率は下がるものの、第７図からわか
るようにエミッタ層６から分離層４ないしは基板１に流
れる電流ipの通路は依然存在しており、これによるエミ
ッタ電流の洩れのために電流増幅率があまり上がらない
ものと考えられる。

本発明はかかる問題点を解決して、寄生トランジスタの
電流増幅率をほぼなくしてしまうとともに、サイズを増
すことなく電流増幅率を向上できる横形バイポーラトラ
ンジスタを得ることを目的とする。

〔課題を解決するための手段〕

上記の目的は、本発明によれば、一方の導電形の半導体
基板上に他方の導電形で設けられ、底部に他方の導電形
の埋込層を備え、周囲を一方の導電形の分離層で囲まれ
て半導体基板から接合分離された半導体領域内に、この
半導体領域をベース領域として作り込まれる横形のバイ
ポーラトランジスタであって、半導体領域の表面から拡
散された一方の導電形のエミッタ値と、このエミッタ層
を完全には取り囲まないようにして半導体領域の表面か
ら埋込層の上面まで達するように拡散されたコレクタ層
とを備えてなる横形バイポーラトランジスタにより達成
される。

なお、上記の構成にいう半導体領域は特に集積回路の場
合に従来と同じくエピタキシャル層であってよい。ベー
ス領域としてのこの半導体領域をベース端子に接続する
ためのベース接続層は、従来は前述のようにコレクタ層
を外側から取り囲むように設けていたが、本発明ではそ
の必要は特にはなく、半導体領域の表面の１個所に集中
して単純な形状で設ける方がトランジスタを作り込む面
積を縮小する上で望ましい。

本発明の実施上とくに集積回路への組み込みにあたって
は、製作工程の合理化のため本発明による横形バイポー
ラトランジスタ用の半導体層の拡散工程を他のトランジ
スタ用の半導体層の拡散と共通化することが望ましく、
この意味で本発明による横形バイポーラトランジスタの
コレクタ層の拡散を縦形バイポーラトランジスタのベー
ス層とくに二重ベース構造の場合の外側ベース層と同時
拡散するのが有利である。また、相手方トランジスタが
電界効果トランジスタである場合は、そのウエルの拡散
と同時に本発明による横形バイポーラトランジスタのコ
レクタ層を拡散するのが有利である。

さらに、上述のように本発明による横形バイポーラトラ
ンジスタのコレクタ層の拡散深さを従来よりも深くする
かわりに、その下の埋込層の厚みを増して半導体領域の
実効深さをあらかじめ浅目にしておけば、コレクタ層の
拡散深さを従来と同程度で済ませることが可能である。

〔作用〕

前述のように従来から横形バイポーラトランジスタの電
流増幅率の上がらない原因は、エミッタ電流がエミッタ
層から半導体領域を横方向に抜けて分離層ないしは基板
に漏洩していたことにあるが、本発明では、エミッタ層
を完全には取り囲まないようにして半導体領域の表面か
ら埋込層の上面まで達するように拡散されたコレクタ層
とすることにより、半導体領域内のエミッタ電流の漏洩
路をほぼ遮断して漏洩電流をほぼなくしたものである。
これによって、従来は分離層や基板に流入していた漏洩
電流がコレクタ層に流れ込んで有効なコレクタ電流とな
るので、本発明ではエミッタ電流の利用効率が従来より
格段に良くなって電流増幅率が数倍以上に向上する。実
験と試作の結果によれば上述の構成にいうように、エミ
ッタ層を完全には取り囲まないようにして半導体領域の
表面から埋込層の上面まで達するように拡散されたコレ
クタ層とすることによって、寄生トランジスタの電流増
幅率をほぼなくしてしまうとともにバイポーラトランジ
スタ本体の電流増幅率を向上させる効果を挙げることが
できる。

本発明では従来のウォール層を設ける手段のようにトラ
ンジスタのサイズを大きくする要がなく、さらには前述
のようにベース接続層を従来のコレクタ層を外側から囲
む構造のかわりに半導体領域内の１個所に集中して設け
る構造とすれば、トランジスタを作り込むに要する面積
をむしろ４分の１程度減少させることができる。

〔実施例〕

以下、図を参照しながら本発明の若干の実施例を説明す
る。第１図は本発明による横形バイポーラトランジスタ
の代表的な実施例の構造を示すものである。

第１図において、ｐ形の基板1,強いｎ形の埋込層2,n形
の半導体領域ないしはエピタキシャル層10および強いｐ
形の分離層４は、従来と同じであってよく、例えば基板
１の比抵抗は20Ωcm程度、埋込層２の不純物濃度は５×
10¹⁹原子／cm³程度、エピタキシャル層10はその深さが
４μm,不純物濃度は１×10¹⁵原子／cm³程度、分離層の
不純物濃度は５×10¹⁹原子／cm³前後とされる。なお、
埋込層２の上面の基板１の表面からのいわゆる上がり込
みは例えば１μｍ程度とされ、従って半導体領域10の表
面から埋込層２の上面までの図示の深さｂは３μｍ前後
とされる。

この例における横形のpnpバイポーラトランジスタ70は
エピタキシャル層であるｎ形の半導体領域10内に作り込
まれ、そのｐ形のコレクタ層20はエミッタ層30を図示の
ように完全に取り囲むように環状に形成され、その実効
深さａがこの例では２μｍ以上になるように、通常より
はかなり深めに拡散される。その不純物濃度は設計によ
っても異なるが、ふつうは10¹⁶から10¹⁹原子／cm³の間
に選定するのがよい。エミッタ層30の方は、本発明では
図示のように半導体領域10の中央より若干ずれた位置に
配置するのがよく、コレクタ層と同じくｐ形でかつ従来
と同様に例えば１μｍの深さに１×10¹⁹原子／cm³前後
の濃度で拡散される。上述のコレクタ層20の拡散不純物
濃度を低く選定したときには、このエミッタ層の拡散と
同時にコレクタ層内に図示のようにコレクタ接続層21を
エミッタ層と同じ深さおよび同じ濃度で拡散しておくの
が望ましい。

ベース接続層11はコレクタ層20の外側に配置されるが、
従来の環状と異なりこの例では図示のように半導体領域
10の表面の１個所に集中した形で設けられている。この
ベース接続層11はもちろんｎ形であるが、その拡散深さ
や不純物濃度は従来と同じくエミッタ層30ないしコレク
タ接続層21と同程度とすることでよい。コレクタ接続層
21,エミッタ層30およびベース接続層11の上には、外部
との接続用に例えばアルミの電極膜22,31および12がそ
れぞれ図示のように設けられる。

第２図は以上のように構成された横形バイポーラトラン
ジスタとその寄生トランジスタの電流増幅率h_FEを示す
線図で、その横軸にはコレクタ電流icが対数目盛りで取
られており、図中でinで示された点が横形バイポーラト
ランジスタの定格電流に当たる。図中Ａの符号が付けら
れた線がトランジスタ本体の電流増幅率であり、その目
盛りが左側の縦軸に取られており、Ｂの符号が付けられ
た線が寄生トランジスタの電流増幅率であってその目盛
りが右側の縦軸に取られている。また、各線について示
されているパラメータｋは、前述のコレクタ層20の深さ
ａと半導体領域10の表面から埋込層２の上面までの深さ
ｂとの比ｋ＝a/bである。さらに、図では本発明による
場合の特性が実線で、従来技術による場合の特性が破線
でそれぞれ区別して示されている。

図からわかるように、従来技術の場合はパラメータｋの
値が0.1程度で、寄生トランジスタの電流増幅率は10前
後であり、横形バイポーラトランジスタの電流増幅率は
よくても50程度であるが、本発明に基づいてパラメータ
ｋを0.5とすることにより、寄生トランジスタの電流増
幅率は１程度まで落ち、それに応じて横形バイポーラト
ランジスタの電流増幅率はほぼ200にまで向上される。
これは、本発明によってエミッタ電流の分離層ないしは
基板への漏出が少なくなって寄生トランジスタの電流増
幅率が下がり、これに伴ってエミッタ電流の利用効率が
良くなってトランジスタ本体の電流増幅率が大幅に改善
された結果と考えられる。

なお、図からわかるように、パラメータｋの値を１とす
ると、寄生トランジスタの電流増幅率をほぼなくしてし
まうことができ、これはコレクタ層20の拡散をその底が
埋込層２の上面と接するまで深くした場合に相当する。
この場合の横形バイポーラトランジスタの耐電圧値はも
ちろん低くなるが、試作結果ではゼロになってしまうこ
とはなく、コレクタ層の不純物濃度がかなり高めの場合
でも5V程度の値をもち、不純物濃度を低目に選定すれば
15V程度の耐電圧値を得ることができ、低電圧用の高電
流増幅率の横形バイポーラトランジスタとして充分な実
用性を有する。ただしこの場合は、コレクタ層によりエ
ミッタ層が完全には取り囲まれないようにコレクタ層の
環の一部を切っておくなどの手段で、ベース接続層11に
与えられる電位をコレクタ層20の内部の半導体領域10に
導くようにすることが必要である。パラメータｋの値が
１未満の場合、本発明によるコレクタ層の拡散が従来よ
りかなり深くてその底部の先端の曲率半径が大きくなる
ので、バイポーラトランジスタの耐電圧値はむしろ従来
よりも高く、50V程度の使用電圧に耐えるものを容易に
製作できる。

第３図から第５図までは、本発明のそれぞれ異なる実施
例を断面で示すものである。第３図は集積回路内に、本
発明による前述と同構造の図の左側に示された横形のpn
pトランジスタ70を、図の右側に示された二重ベース構
造の縦形のnpnトランジスタ72とともに作り込む実施例
を示す。この縦形トランジスタ72は前と同様に接合分離
されたｎ形の別の半導体領域10内に作り込まれるが、そ
のｐ形の二重ベースの外側ベース層40が横形トランジス
タ70のコレクタ層20と同時に同じ深さおよび不純物濃度
で拡散される。同様に縦形トランジスタ72のｐ形の内側
ベース層41は、横形トランジスタ70の同じ導電形のエミ
ッタ層30ないしはコレクタ接続層21と同時拡散される。
逆に横形トランジスタ70のｎ形のベース接続層11は、縦
形トランジスタ72側の同じ導電形のエミッタ層42および
コレクタ接続層43と同時拡散される。よく知られている
ように、この二重ベース構造の縦形トランジスタ70は高
耐電圧用に適したもので、このように本発明による横形
バイポーラトランジスタを高耐電圧の縦形のバイポーラ
トランジスタとともに、あまり製作工程を増すことなく
集積回路内に作り込むことができる。

第４図はいわゆるBiMOSないしはBiCMOS形の集積回路用
に本発明による横形バイポーラトランジスタを作り込む
要領を例示するものである。図の左側の横形トランジス
タ70は第１図の場合と同じものであり、図の右側の別に
接合分離された半導体領域10内に、ｎチャネル電界効果
トランジスタ73とｐチャネル電界効果トランジスタ74と
が作り込まれるものとする。この実施例においても、横
形トランジスタ70のコレクタ層20は、同じｐ形であるｎ
チャネル電界効果トランジスタ73のウエル50用の拡散工
程で、それと同じ深さおよび不純物濃度で同時に拡散さ
れる。また、電界効果トランジスタ用にゲート51を半導
体領域10の表面上に設けた後、横形トランジスタ70のコ
レクタ接続層21およびエミッタ層30がｐチャネル電界効
果トランジスタ74の１対のソース・ドレイン層52と同じ
ｐ形で同時拡散でき、同様に横形トランジスタ70のベー
ス接続層11がｎチャネル電界効果トランジスタ73の１対
のソース・ドレイン層53と同時に同じｎ形で拡散でき
る。

第５図の左側に示された横形トランジスタ71は今までと
若干異なる構造を持つ。図からわかるように、この実施
例では例えば４μｍ程度の厚みに成長されたエピタキシ
ャル層である半導体領域10の下側の埋込層３は、その基
板１の表面からの立ち上がりが今までより大きく例えば
２μｍ程度とされ、従って半導体領域10の実効深さが例
えば２μｍ程度と浅くされている。これによって、横形
トランジスタ71のコレクタ層20の深さを今までよりは浅
く例えば1.5μｍ前後で済ませて、それ用の拡散を簡単
にすることができる。

一方、図の右側に示されたnpnトランジスタ72は通常の
縦形のバイポーラトランジスタであり、それが作り込ま
れる半導体領域10の下の埋込層２は今までと同じ立ち上
がりで拡散されている。このように埋込層２および３の
立ち上がりを互いに異ならせるには、それらに対する不
純物の種類を異ならせればよく、例えば埋込層２用には
砒素ないしはアンチモンを、埋込層３用には燐を不純物
として用いれば、同じ加熱温度および時間で埋込層３の
方の半導体領域10への拡散量を図示のように大きくする
ことができる。

この実施例においても、横形トランジスタ71のコレクタ
層20と縦形トランジスタ72のベース層60とを同時拡散で
き、同様に横形トランジスタ71のベース接続層11を縦形
トランジスタ72側のエピタキシャル層61およびコレクタ
接続層61と同時拡散することができる。なお、この例に
おける横形トランジスタ71のエミッタ層30の拡散も、コ
レクタ層20等と同時にすることは可能ではあるが、むし
ろ別拡散としてその不純物濃度を高める方が望ましい。

以上の実施例からも察知されるように、本発明はこれら
の実施例に限らず種々の具体的ないしは変形された態様
で実施をして、その効果を挙げることが可能である。

〔発明の効果〕

以上の説明からすでに明らかなように、本発明では、一
方の導電形の半導体基板上に他方の導電形で設けられ、
底部に他方の導電形の埋込層を備え、周囲を一方の導電
形の分離層で囲まれて半導体基板から接合分離された半
導体領域内に、この半導体領域をベース領域として作り
込まれる横形バイポーラトランジスタを、このベース領
域と、半導体領域の表面から拡散された一方の導電形の
エミッタ層と、このエミッタ層を完全には取り囲まれな
いようにして半導体領域の表面から埋込層の上面まで達
するように拡散されたコレクタ層としたので、この種の
トランジスタ内に発生しやすい寄生トランジスタの電流
増幅率をほぼなくしてしまうとともに本体トランジスタ
のエミッタ電流の利用効率を格段に改善して、その電流
増幅率を従来の数倍以上に向上することができる。

かかる効果を有する本発明による横形バイポーラトラン
ジスタは、従来のウォール層を設ける構造のものと比較
して、構造が本質的に簡単で製作工程を短縮することが
でき、同時にそのサイズを縮小することができるので、
安いコストで製作が可能になる。また、そのベース接続
層をコレクタ層を取り囲まない構造とすれば、それを作
り込むに要する半導体領域の面積を従来の普通の横形バ
イポーラトランジスタよりも約４分の１程度縮小するこ
ともできる。さらに、実施例からもわかるように、本発
明による横形バイポーラトランジスタを集積回路に作り
込むに際しては、他のトランジスタ用の半導体層との同
時拡散をすることが容易にでき、製作工程を特に増やす
ことなく高電流増幅率の横形トランジスタを集積回路に
組み込むことができる。

【図面の簡単な説明】

第１図から第５図までが本発明に関し、第１図は本発明
による横形バイポーラトランジスタの一実施例を示すそ
の断面斜視図、第２図は本発明の効果を例示する電流増
幅率特性線図、第３図ないし第５図はそれぞれ本発明に
よる横形バイポーラトランジスタを集積回路に組み込ん
だそれぞれ異なる実施例を示す集積回路の断面図であ
る。第６図以降は従来技術に関し、第６図および第７図
はそれぞれ異なる従来例における横形バイポーラトラン
ジスタの断面斜視図である。図において、 1:半導体基板、2,3:埋込層、4:分離層、5:ウォール層、
6:エミッタ層、7:コレクタ層、8:ベース接続層、10:半
導体領域ないしはエピタキシャル層、11:ベース接続
層、12:電極膜、20:コレクタ層、21:コレクタ接続層、2
2:コレクタ接続層、30:エミッタ層、31:電極膜、40:外
側ベース層、41:内側ベース層、42:エミッタ層、43:コ
レクタ接続層、50:ウエル、51:ゲート、52,53:ソース・
ドレイン層、60:ベース層、61:エミッタ層、62:コレク
タ接続層、70,71:横形バイポーラトランジスタ、72:縦
形バイポーラトランジスタ、73:nチャネル電界効果トラ
ンジスタ、74:pチャネル電界効果トランジスタ、80,81:
従来の横形バイポーラトランジスタ、A:横形バイポーラ
トランジスタの電流増幅率、B:寄生トランジスタの電流
増幅率、a:コレクタ層の深さ、b:半導体領域の表面から
埋込層の上面までの深さ、h_FE：電流増幅率、ic:コレク
タ電流、in:コレクタ電流の定格値、ip:エミッタ電流の
洩れないしは寄生トランジスタを流れる電流、k:パラメ
ータ,k＝a/b、である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73 7210−4Ｍ Ｈ０１Ｌ 27/06 １０１ Ｅ

Claims (1)

【特許請求の範囲】
1. 【請求項１】一方の導電形の半導体基板上に他方の導電
   形で設けられ，底部に他方の導電形の埋込層を備え，周
   囲を一方の導電形の分離層で囲まれて半導体基板から接
   合分離された半導体領域内に、この半導体領域をベース
   領域として作り込まれる横形のバイポーラトランジスタ
   であって、半導体領域の表面から拡散された一方の導電
   形のエミッタ層と、このエミッタ層を完全には取り囲ま
   ないようにして半導体領域の表面から埋込層の上面まで
   達するように拡散されたコレクタ層とを備えてなること
   を特徴とする横形バイポーラトランジスタ。