JPH06825Y2 - 電子デバイス用パツケ−ジの構造 - Google Patents

電子デバイス用パツケ−ジの構造

Info

Publication number
JPH06825Y2
JPH06825Y2 JP5076886U JP5076886U JPH06825Y2 JP H06825 Y2 JPH06825 Y2 JP H06825Y2 JP 5076886 U JP5076886 U JP 5076886U JP 5076886 U JP5076886 U JP 5076886U JP H06825 Y2 JPH06825 Y2 JP H06825Y2
Authority
JP
Japan
Prior art keywords
package
glass
metal frame
terminal
end portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5076886U
Other languages
English (en)
Other versions
JPS62162844U (ja
Inventor
連 目黒
三治 倉橋
健一 安藤
新一 山寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5076886U priority Critical patent/JPH06825Y2/ja
Publication of JPS62162844U publication Critical patent/JPS62162844U/ja
Application granted granted Critical
Publication of JPH06825Y2 publication Critical patent/JPH06825Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は、電子デバイスを構成する素子、回路などを気
密に封止するために用いられるパッケージに関する。
〔考案の技術的背景〕
従来、電子デバイスを構成する素子、回路などの電子部
品を気密に封止するためのパッケージとしては、たとえ
ば第1図および第2図に示すような構造のものが知られ
ている。
すなわち、平板のセラミック基板1上に内部配線メタラ
イズ2を設けるための内部配線用セラミックランド3を
相互に対向して設け、さらに、このセラミックランド3
と共に箱形状を形成するようにセラミック枠体4を積層
し、そしてこのセラミック枠体上に、さらに金属性枠体
5を積層するとともに焼結一体化した構造になってい
る。
このようなパッケージにおいては、前記内部配線メタラ
イズ2は前記セラミックランド3の外側壁面まで鉤状に
設けられており、この外側壁面に設けられたメタライズ
部分21に接触するように外部配線端子8が接触されて
いる。この外部配線端子8は、鉤状構造になっており、
一方の端部は前記平板状セラミック基板1の裏面に接着
用メタライズ11を介して接着されている。
前記セラミック基板1の気密空間6側裏面にはアース用
メタライズ9が設けられており、このアース用メタライ
ズ9は前記セラミックランド3の下側を伸長し、さらに
セラミック基板1の側壁に鉤状に下垂した構造になって
いる。そして、このセラミック基板1の側壁に下垂する
メタライズ部分91が接触するように外部アース端子1
0が設けられている。この外部アース端子10も前述の
外部配線端子8と同様に鉤状構造をしており、前部配線
端子8と同様に鉤状構造をしており、前記メタライズ部
分91を接触しない端部はセラミック基板1に接着用メ
タライズ11を介して接着されている。
さらに前記アース用メタライズ9は前記アース端子10
に対応する部分以外においては、前記内部配線メタライ
ズ2に接触しないように、前記セラミックランド3の下
面途中まで伸長するような構造になっている。
このように構造になっているため、回路部分(図示せ
ず)などを前記気密空間6に挿入したのち、前記回路部
品のアースを前記アース用メタライズ9に接続するとと
もに、前記回路部品を内部配線用メタライズ2にボンデ
ィングなどによって接続し、キャップ7を被せて前記金
属枠5と溶着して回路部品などを気密パッケージ内に封
入するようになっている。
このように気密パッケージ内に封止された回路部品は、
パネルなどに半田などによって接続固定され、電子デバ
イスを構成する。
前記のような従来のパッケージにおいては、メタライズ
したセラミック板を積層するために、部品点数が多く、
また構造が複雑になるに従って、分割数とその接合工程
が多大になり、製造原価が高く、特にシールド機能を付
加させた場合においては、コストの面で大きな欠点を有
していた。
〔考案の概要〕
本考案は上述の点に鑑みなされたものであり、良好な気
密性とシールド性を有し、かつ製造が容易で安価に回路
部品などを封止可能なパッケージを提供することを目的
とする。
したがって、本考案によるパッケージによれば、相互に
対向するようにガラスランド用凸部を、周縁の少なくと
も一部に形成した平板形状のガラスベース材に枠状のガ
ラス壁を嵌合して気密空間を形成するようにし、さらに
前記ガラス壁上端部にキャップ接着用の金属枠を固着
し、一体化したパッケージであって、前記ガラスランド
に一方の端部である内部配線用端部が露出し、かつガラ
スベースと前記ガラス壁間より、もう一方の端部である
外部配線端子部分が前記パッケージ底部に露出するよう
に複数のリード端子を封着するとともに、前記複数のリ
ード端子の少なくとも一つに、前記リード端子と金属枠
を接続するアース片を設け、且つ外部配線端子との接触
を回避させるため複数個の切欠きを設けたシールドケー
スを下面から被せ、前記金属枠に熔接またはロー付け等
により固定することを特徴とするものである。
〔実施例〕
第3図は本考案によるパッケージの一実施例の斜視図で
あり、第4図はその断面図であるが、この図より明らか
なように、本考案によるパッケージにあっては、基本的
に方形平板状のガラスベース31を有し、このガラスベ
ース31の相互に対向する周辺端部にガラスランド32
を構成する凸が形成されている。すなわち、前記ガラス
ベース31は全体として断面 形状を有している。この断面 形状のガラスベース31に嵌合するように、枠状のガラ
ス壁33が嵌め合わせてある。このガラス壁33はその
高さが前記ガラスランド32の高さより高くなるような
枠体であるため、前記ガラスベース31に嵌め合わせる
ことによって、箱状体を構成し、この箱状体で囲まれる
部分が気密空間34となるようになっている。
前記ガラス壁上端面には金属製の枠体35が設けられて
おり、金属製キャップ36が接着しやすいようになって
いる。
このようなパッケージに気密に封止される回路部品など
に接続されるリード端子37は、一方の端部が気密空間
34内に露出し、一方の端部がパッケージ外部に露出す
るように、前記ガラスベース31およびガラス壁面33
に封着されなけらばならない。前記リード端子37の気
密空間34側に露出する端部、すなわち内部配線用端部
371は前記ガラスランド32上に露出して支持されて
おり、この内部配線用端部371より直角に折曲された
封着部分372は前記ガラスベース31とガラス壁33
の嵌合部分よりパッケージ底部に挿通され、前記ガラス
壁33の底部方向に折曲されて外部端子373を構成す
るようになっている。この外部端子373の端部のガラ
ス壁底面より直角に折曲されてガラス壁33の外部壁面
を立ち上がるとともに、ガラス壁33の外部壁面に接着
されている。
このようなリード端子37のうち、少なくとも一つはア
ース片38が設けられており、このアース片38は前記
リード端子37の内部配線用端部371および前記金属
枠35に接続するように形成され、前記金属枠35およ
びキャップ36をアース回路に接続する作用を行ってい
る。このように金属枠35およびキャップ36をアース
することによってパッケージ内に封入される回路部品な
どのシールドを行うようになっている。
このような構成のパッケージは、所定形状に折曲された
リード端子37を予め用意しておき、所定ベース形状の
ガラスブロックにガラス壁用ブロックを嵌め合わせる
際、前記リード端子37およびアース片38を上述の構
成になるように配置するとともに、金属枠35を前記ガ
ラス壁用ブロック上に設置して、加熱冷却することによ
り製造できる。すなわち、加熱冷却によって、前記ガラ
スブロックが溶融固化し、全体を一体化せしめて製造す
る。
このようなパッケージに、第5図に示すシールドケース
50を設けることも可能である。すなわちデバイスの高
周波特性上、アース片38を経て金属枠35およびキャ
ップ36をアース回路に接続したのみでは、シールド効
果が不充分の場合には前記シールドケース50を嵌め合
わせ、熔接などによって前記金属枠35ないしキャップ
36に電気的および機械的に接続固定することによって
シールド効果をさらに向上させることができる。
前記シールドケース50は、基本的に前記パッケージを
嵌め合わせることができる箱状体51に前記リード端子
37が接触しないように、その壁面52および底面53
に切欠部54を形成する。上記実施例におけるパッケー
ジに嵌める場合は、リード端子37の形状より鉤型形状
に切欠部54を形成する。
このように切欠部54にリード端子37が離間して、す
なわち接触しないように前記シールドケース50を嵌め
合わせるとともに、前記シールドケース50を金属枠3
5に熔接などにより固着させることによって前記シール
ドケース50を装着させる(第6図参照)。
〔考案の効果〕
以上説明したように本考案によるパッケージによれば、
絶縁体としてガラスを用いているので、セラミックで製
造する場合と異なってメタライズ技術を用いることな
く、またメタライズされたセラミック片を積層すること
なく、単にリード端子をガラスブロックに配置し、溶融
固化するのみでリード端子を封着可能である。このため
製造コストが低減でき、かつ生産性が向上するという利
点がある。さらに、前記リード端子の少なくとも一つに
アース片を設け、金属枠と接続させているので気密性ば
かりでなく、シールド効果を有するという利点がある。
また、シールドキャップを被せることによって前記シー
ルド効果をさらに向上させることができるという利点も
ある。
【図面の簡単な説明】
第1図は従来の気密端子の斜視図、第2図は前記第1図
のII−II断面図、第3図は本考案による一実施例の
パッケージの斜視図、第4図は前記実施例の断面図、第
5図は前記実施例のパッケージに嵌合するためのシール
ドキャップの斜視図、第6図はシールドキャップを被せ
たパッケージの斜視図である。 31…ガラスベース、32…ガラスランド、33…ガラ
ス壁、34…気密空間、35…金属枠、36…キャッ
プ、37…リード端子、38…アース片、50…シール
ドケース。
───────────────────────────────────────────────────── フロントページの続き (72)考案者 安藤 健一 神奈川県川崎市幸区小向西町4丁目20番地 株式会社フジ電科内 (72)考案者 山寺 新一 神奈川県川崎市幸区小向西町4丁目20番地 株式会社フジ電科内

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】相互に対向するようにガラスランド用凸部
    を、周縁の少なくとも一部に形成した平板形状のガラス
    ベース材に枠状のガラス壁を嵌合して気密空間を形成す
    るようにし、さらに前記ガラス壁上端部にキャップ接着
    用の金属枠を固着し、一体化したパッケージであって、
    前記ガラスランドに一方の端部である内部配線用端部が
    露出し、かつガラスベースと前記ガラス壁間より、もう
    一方の端部である外部配線端子部分が前記パッケージ底
    部に露出するように複数のリード端子を封着するととも
    に、前記複数のリード端子の少なくとも一つに、前記リ
    ード端子と金属枠を接続するアース片を設け、且つ外部
    配線端子との接触を回避させるため複数個の切欠きを設
    けたシールドケースを下面から被せ、前記金属枠に熔接
    またはロー付け等により固定することを特徴とする電子
    デバイス用パッケージの構造。
JP5076886U 1986-04-04 1986-04-04 電子デバイス用パツケ−ジの構造 Expired - Lifetime JPH06825Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5076886U JPH06825Y2 (ja) 1986-04-04 1986-04-04 電子デバイス用パツケ−ジの構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5076886U JPH06825Y2 (ja) 1986-04-04 1986-04-04 電子デバイス用パツケ−ジの構造

Publications (2)

Publication Number Publication Date
JPS62162844U JPS62162844U (ja) 1987-10-16
JPH06825Y2 true JPH06825Y2 (ja) 1994-01-05

Family

ID=30874427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5076886U Expired - Lifetime JPH06825Y2 (ja) 1986-04-04 1986-04-04 電子デバイス用パツケ−ジの構造

Country Status (1)

Country Link
JP (1) JPH06825Y2 (ja)

Also Published As

Publication number Publication date
JPS62162844U (ja) 1987-10-16

Similar Documents

Publication Publication Date Title
CN108461450B (zh) 电子部件收纳用封装体、电子装置以及电子模块
EP0725441A2 (en) Microwave monolithic integrated circuit package with improved RF ports
GB2157493A (en) Integrated circuit package
US4272644A (en) Electronic hybrid circuit package
JPH06825Y2 (ja) 電子デバイス用パツケ−ジの構造
JP2511136Y2 (ja) 電子部品用メタルパッケ―ジ
JPS6224609A (ja) 減結合コンデンサとその製造方法
US3833753A (en) Hermetically sealed mounting structure for miniature electronic circuitry
JP2604102Y2 (ja) 気密端子
JPH0326624Y2 (ja)
JPH0138918Y2 (ja)
JPH0689751A (ja) 気密端子およびその製造方法
JP2920066B2 (ja) 半導体装置及びその製造方法
JPS6234455Y2 (ja)
JPH09191058A (ja) 表面実装型容器
JPS6340909Y2 (ja)
JP2563964Y2 (ja) 表面実装型共振子
JPH0357019Y2 (ja)
JPS6134632Y2 (ja)
JP2531310Y2 (ja) 気密端子
JPH0247632Y2 (ja)
JPH0515337U (ja) 気密端子
JPH0831968A (ja) 半導体装置及びその製造方法
JPS60200544A (ja) 混成集積回路素子
JPH033970Y2 (ja)