JPS6234455Y2 - - Google Patents
Info
- Publication number
- JPS6234455Y2 JPS6234455Y2 JP1981104742U JP10474281U JPS6234455Y2 JP S6234455 Y2 JPS6234455 Y2 JP S6234455Y2 JP 1981104742 U JP1981104742 U JP 1981104742U JP 10474281 U JP10474281 U JP 10474281U JP S6234455 Y2 JPS6234455 Y2 JP S6234455Y2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- electronic device
- rectangular
- metal frame
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 41
- 239000011521 glass Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims 1
- 238000005219 brazing Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は、四角形等の板状体よりなる電子機器
素子をパツケージの外部に突出させることなくパ
ツケージの収容孔に収容するとともに端子接続を
行つた電子機器素子のパツケージに関する。
素子をパツケージの外部に突出させることなくパ
ツケージの収容孔に収容するとともに端子接続を
行つた電子機器素子のパツケージに関する。
従来のパツケージ型気密端子ベースにありては
ベースの端子部とベースの外部に突出して設けた
水晶振動子或いはIC等の半導体素子とを接続し
ていたために、電子機器の背低の限られた狭い室
内に多数の端子を有する素子を収容することが困
難であつた。またこれらの素子は端子ベースとと
もに益々小型化される傾向にあるが、この問題を
解決する適切な方法はなかつた。
ベースの端子部とベースの外部に突出して設けた
水晶振動子或いはIC等の半導体素子とを接続し
ていたために、電子機器の背低の限られた狭い室
内に多数の端子を有する素子を収容することが困
難であつた。またこれらの素子は端子ベースとと
もに益々小型化される傾向にあるが、この問題を
解決する適切な方法はなかつた。
実開昭50−130658号公報には、電子部品装置の
枠主体をエポキシ樹脂にて成形したものが記載さ
れているが、この樹脂製枠主体では真空炉中にお
いてその中空部に電子機器素子を収容してその端
子をリード線に接続し樹脂製枠主体の上面と下面
に四角形金属蓋を当て、その接合面を鑞付けして
電子機器素子を真空パツクすることが不可能であ
る。
枠主体をエポキシ樹脂にて成形したものが記載さ
れているが、この樹脂製枠主体では真空炉中にお
いてその中空部に電子機器素子を収容してその端
子をリード線に接続し樹脂製枠主体の上面と下面
に四角形金属蓋を当て、その接合面を鑞付けして
電子機器素子を真空パツクすることが不可能であ
る。
本考案は前記の問題点を解決したものである。
すなわち本考案は、一辺の断面形状が四角形で内
側に電子機器素子収容室を設けた四角形の金属枠
体よりなり、この金属枠の１辺または２辺以上の
各辺に外側から内側に向けて貫通孔を所要数量あ
け、これらの貫通孔に粉末焼結ガラスによりリー
ド線を封着して、金属枠体の内側に多数の端子を
有する電子機器素子を収容して金属枠体のリード
線の内側部分に電子機器素子の端子を接続するこ
とができるとともに、金属枠体の上面或いは下面
または上下両面を金属板にて覆い電子機器素子を
密封した小型密封型端子ベースを提供することを
目的とするものである。
すなわち本考案は、一辺の断面形状が四角形で内
側に電子機器素子収容室を設けた四角形の金属枠
体よりなり、この金属枠の１辺または２辺以上の
各辺に外側から内側に向けて貫通孔を所要数量あ
け、これらの貫通孔に粉末焼結ガラスによりリー
ド線を封着して、金属枠体の内側に多数の端子を
有する電子機器素子を収容して金属枠体のリード
線の内側部分に電子機器素子の端子を接続するこ
とができるとともに、金属枠体の上面或いは下面
または上下両面を金属板にて覆い電子機器素子を
密封した小型密封型端子ベースを提供することを
目的とするものである。
本考案のその他の目的、構成、作用および効果
を実施例の図面について説明する。第１図、第２
図および第３図において、２は四角形金属枠体で
あり、中央部に四角形の電子機器素子収容室１を
形成し金属枠体の一辺の断面形状が四角形に形成
されている。金属枠体２の各辺に外周面４より内
周面３に向つて貫通した数個の孔５を所要間隔を
存して並べてあけてある。６はリード線７を孔５
に封着した粉末焼結ガラスであつて各リード線７
は１枚の金属板から打ち抜いて連結片７Ａにて連
結されたものを粉末焼結ガラス６とともに孔５に
はめ込み炉にて加熱しガラスを溶融して金属枠体
２とガラス６とリード線７とを気密一体に成形し
冷却する。８は半導体素子であつて金属枠体２の
収容室１内に収容される。半導体素子８の厚さは
金属枠体２の厚さよりも薄く形成され、リード線
７のサポータ部７Ａを半導体素子８の端子に接続
して、真空室内にて金属枠体２の上面と下面に金
属蓋９および１０の外周縁段部９ａおよび１０ａ
を電気溶接等にて接着する。
を実施例の図面について説明する。第１図、第２
図および第３図において、２は四角形金属枠体で
あり、中央部に四角形の電子機器素子収容室１を
形成し金属枠体の一辺の断面形状が四角形に形成
されている。金属枠体２の各辺に外周面４より内
周面３に向つて貫通した数個の孔５を所要間隔を
存して並べてあけてある。６はリード線７を孔５
に封着した粉末焼結ガラスであつて各リード線７
は１枚の金属板から打ち抜いて連結片７Ａにて連
結されたものを粉末焼結ガラス６とともに孔５に
はめ込み炉にて加熱しガラスを溶融して金属枠体
２とガラス６とリード線７とを気密一体に成形し
冷却する。８は半導体素子であつて金属枠体２の
収容室１内に収容される。半導体素子８の厚さは
金属枠体２の厚さよりも薄く形成され、リード線
７のサポータ部７Ａを半導体素子８の端子に接続
して、真空室内にて金属枠体２の上面と下面に金
属蓋９および１０の外周縁段部９ａおよび１０ａ
を電気溶接等にて接着する。
第４図は、金属枠体２をかね尺形金属素子２Ａ
と２Ｂとを銀鑞にて鑞付けして形成する場合であ
る。すなわちかね尺形素子２Ａの端面２A1をか
ね尺形金属素子２Ｂの内側面２B1に、またかね
尺形金属素子２Ｂの端面２B2をかね尺形金属素
子２Ａの内側面２A2にそれぞれ接着して四角形
金属枠体を形成する。その他の構造は第１図ない
し第３図について説明したと同じである。
と２Ｂとを銀鑞にて鑞付けして形成する場合であ
る。すなわちかね尺形素子２Ａの端面２A1をか
ね尺形金属素子２Ｂの内側面２B1に、またかね
尺形金属素子２Ｂの端面２B2をかね尺形金属素
子２Ａの内側面２A2にそれぞれ接着して四角形
金属枠体を形成する。その他の構造は第１図ない
し第３図について説明したと同じである。
本考案は前記したように、中央部に四角形の電
子機器素子収容孔１を設けた四角形金属枠体２
が、かね尺形金属素子２Ａと２Ｂとよりなり、か
ね尺形金属素子２Ａの端面２A1をかね尺形金属
素子２Ｂの内側面２B1に、かね尺形金属素子２
Ｂの端面２B2をかね尺形金属素子２Ａの内側面
２A2にそれぞれ鑞付けしてなるものであるか
ら、収容孔１内に半導体素子８を収容しかね尺形
金属素子２Ａと２Ｂの上面と下面に金属蓋９と１
０を載せその外周縁段部９ａと１０ａをかね尺形
金属素子２Ａと２Ｂに真空室内においてそれぞれ
鑞付けして半導体素子８を真空パツクすることが
できて半導体素子８の性能を損することなく永く
保持することができると共に、四角形金属枠体を
２個のかね尺形金属素子２Ａと２Ｂを結合したも
ので形成したから予じめ各かね尺形金属素子にあ
けた孔に溶融した粉末焼結ガラスにてリード線７
を封着したものを製造して置くことができて材料
費を節減し、製造工程を簡素化分業的ならしめ量
産化と歩留りを向上させることができる等の効果
がある。
子機器素子収容孔１を設けた四角形金属枠体２
が、かね尺形金属素子２Ａと２Ｂとよりなり、か
ね尺形金属素子２Ａの端面２A1をかね尺形金属
素子２Ｂの内側面２B1に、かね尺形金属素子２
Ｂの端面２B2をかね尺形金属素子２Ａの内側面
２A2にそれぞれ鑞付けしてなるものであるか
ら、収容孔１内に半導体素子８を収容しかね尺形
金属素子２Ａと２Ｂの上面と下面に金属蓋９と１
０を載せその外周縁段部９ａと１０ａをかね尺形
金属素子２Ａと２Ｂに真空室内においてそれぞれ
鑞付けして半導体素子８を真空パツクすることが
できて半導体素子８の性能を損することなく永く
保持することができると共に、四角形金属枠体を
２個のかね尺形金属素子２Ａと２Ｂを結合したも
ので形成したから予じめ各かね尺形金属素子にあ
けた孔に溶融した粉末焼結ガラスにてリード線７
を封着したものを製造して置くことができて材料
費を節減し、製造工程を簡素化分業的ならしめ量
産化と歩留りを向上させることができる等の効果
がある。
図面は本考案の実施例を示す。第１図は電子機
器素子のパツケージの斜視図、第２図は同じく断
面図、第３図は同じく斜視図、第４図は他例の斜
視図である。 １……電子機器素子収容室、２……四角形金属
枠体、３……四角形金属枠体の内周面、４……四
角形金属枠体の外周面、５……孔、６……粉末焼
結ガラス、７……リード線、２Ａ，２Ｂ……かね
尺素子、２A1……かね尺素子２Ａの端面、２B1
……かね尺素子２Ｂの内側面。
器素子のパツケージの斜視図、第２図は同じく断
面図、第３図は同じく斜視図、第４図は他例の斜
視図である。 １……電子機器素子収容室、２……四角形金属
枠体、３……四角形金属枠体の内周面、４……四
角形金属枠体の外周面、５……孔、６……粉末焼
結ガラス、７……リード線、２Ａ，２Ｂ……かね
尺素子、２A1……かね尺素子２Ａの端面、２B1
……かね尺素子２Ｂの内側面。
Claims (1)
- 断面形状が四角形よりなる中央部に四角形の電
子機器素子収容孔１を設けた四角形金属枠体２
が、かね尺形金属素子２Ａと２Ｂとよりなり、か
ね尺形金属素子２Ａの端面２A1をかね尺形金属
素子２Ｂの内側面２B1に、またかね尺形金属素
子２Ｂの端面２B2をかね尺形金属素子２Ａの内
側面２A2にそれぞれ接着してなり、かね尺形金
属素子２Ａ及び２Ｂの内側面３と外周面４とを貫
通する孔５に粉末焼結ガラス６にて封着したリー
ド線７を有し、リード線７の四角形金属枠体２の
内側面３側に突出したサポータ部７ａに電子機器
素子収容孔１に収容した電子機器素子としての半
導体素子８の端子を接続したものを、四角形金属
枠体２の上面と下面に外周縁段部９ａ及び１０ａ
を鑞付けした金属蓋９及び１０にて真空密封して
なる電子機器素子の真空密封装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10474281U JPS5811251U (ja) | 1981-07-16 | 1981-07-16 | 電子機器素子の真空密封装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10474281U JPS5811251U (ja) | 1981-07-16 | 1981-07-16 | 電子機器素子の真空密封装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5811251U JPS5811251U (ja) | 1983-01-25 |
| JPS6234455Y2 true JPS6234455Y2 (ja) | 1987-09-02 |
Family
ID=29899318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10474281U Granted JPS5811251U (ja) | 1981-07-16 | 1981-07-16 | 電子機器素子の真空密封装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5811251U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6239999B2 (ja) * | 2014-02-25 | 2017-11-29 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4889681A (ja) * | 1972-02-25 | 1973-11-22 | ||
| JPS492514A (ja) * | 1972-04-19 | 1974-01-10 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5726355Y2 (ja) * | 1974-04-15 | 1982-06-08 |
-
1981
- 1981-07-16 JP JP10474281U patent/JPS5811251U/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4889681A (ja) * | 1972-02-25 | 1973-11-22 | ||
| JPS492514A (ja) * | 1972-04-19 | 1974-01-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5811251U (ja) | 1983-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4105861A (en) | Hermetically sealed container for semiconductor and other electronic devices | |
| US4100675A (en) | Novel method and apparatus for hermetic encapsulation for integrated circuits and the like | |
| JPH0817954A (ja) | 電気部品用パッケージおよびその製造方法 | |
| US3681513A (en) | Hermetic power package | |
| US3524249A (en) | Method of manufacturing a semiconductor container | |
| JPS6234455Y2 (ja) | ||
| JP2511136Y2 (ja) | 電子部品用メタルパッケ―ジ | |
| JPH069223B2 (ja) | Ｉｃパッケ−ジ | |
| JPH03140007A (ja) | 表面実装用パッケージ | |
| KR20040052237A (ko) | 박형 금속 패키지 및 그 제조 방법 | |
| USRE29325E (en) | Hermetic power package | |
| JPS6150413A (ja) | 圧電振動子の製造方法 | |
| JPH0645022A (ja) | 表面実装型気密封止端子 | |
| JPS6210940Y2 (ja) | ||
| JP3025617U (ja) | 表面実装型振動子用の気密性器体 | |
| JPH0442924Y2 (ja) | ||
| JPH06825Y2 (ja) | 電子デバイス用パツケ−ジの構造 | |
| JPH0650991Y2 (ja) | 半導体素子収納用パッケージ | |
| JPS5940774Y2 (ja) | マルチチツプ集積回路の気密実装構造 | |
| JPS6336688Y2 (ja) | ||
| JPS6120767Y2 (ja) | ||
| JPS63226948A (ja) | 混成集積装置 | |
| JPH01125960A (ja) | 半導体装置 | |
| JPS62217641A (ja) | 混成集積回路素子収納用パツケ−ジ | |
| JPS6334275Y2 (ja) |