JPH0681005B2 - 対数検波回路 - Google Patents
対数検波回路Info
- Publication number
- JPH0681005B2 JPH0681005B2 JP60245862A JP24586285A JPH0681005B2 JP H0681005 B2 JPH0681005 B2 JP H0681005B2 JP 60245862 A JP60245862 A JP 60245862A JP 24586285 A JP24586285 A JP 24586285A JP H0681005 B2 JPH0681005 B2 JP H0681005B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- input
- amplifier
- circuit
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は受信機の中間周波増幅回路の対数検波回路に関
する。本発明の受信機は移動無線通信の受信機として適
する。
する。本発明の受信機は移動無線通信の受信機として適
する。
本発明は、複数の差動増幅器が縦続接続された中間周波
数回路の入力信号の対数検波を行う対数検波回路におい
て、 中間周波数の低下とともに大型になるコンデンサを用い
ない回路構成にすることにより、 IC化が容易に実現できるようにしたものである。
数回路の入力信号の対数検波を行う対数検波回路におい
て、 中間周波数の低下とともに大型になるコンデンサを用い
ない回路構成にすることにより、 IC化が容易に実現できるようにしたものである。
電界検出手段を有する従来例中間周波増幅器は第３図に
示すように多段の増幅器（トランジスタQ1〜Q10から成
る第一段、トランジスタQ11〜Q19からなる第二段および
トランジスタQ20〜Q27から成る第三段）の各段の出力を
コンデンサC8、C9およびC10を介して整流し、それぞれ
の段の整流電流波形を加算して電界レベル情報を出力し
ていた。
示すように多段の増幅器（トランジスタQ1〜Q10から成
る第一段、トランジスタQ11〜Q19からなる第二段および
トランジスタQ20〜Q27から成る第三段）の各段の出力を
コンデンサC8、C9およびC10を介して整流し、それぞれ
の段の整流電流波形を加算して電界レベル情報を出力し
ていた。
このような電界検出手段を有する従来例中間周波増幅器
は交流信号の整流をトランジスタQ28、Q29、Q30、Q32、
Q33、Q34、Q35、Q36およびQ37を用いて行っているの
で、温度特性が悪くなり、この特性を補償する回路が複
雑になる欠点がある。また、整流器はダイオードを用い
る半波整流方式であるので、各々にコンデンサC8、C9お
よびC10が必要であり、中間周波数が下がると大きなコ
ンデンサが必要になる。しがって、このコンデンサをIC
に内蔵する場合には、チップサイズが大きくなりまたコ
ンデンサを外付けにしてチップサイズを小さくすると各
段毎に外付けコンデンサが必要になるので、外付けコン
デンサ用の端子が増えてIC化には不利であった。また、
整流器にダイオードを用いているので、トランジスタQ1
〜Q10から成る第一段目の差動増幅器が飽和するまでの
信号入力までしか検出することができず、ダイナミック
レンジを大きくするために多段化して差動増幅器の総利
得を上げてもこの飽和レベルで最大入力レベルが決定さ
れ、十分なダイナミックレンジが得られなかった。
は交流信号の整流をトランジスタQ28、Q29、Q30、Q32、
Q33、Q34、Q35、Q36およびQ37を用いて行っているの
で、温度特性が悪くなり、この特性を補償する回路が複
雑になる欠点がある。また、整流器はダイオードを用い
る半波整流方式であるので、各々にコンデンサC8、C9お
よびC10が必要であり、中間周波数が下がると大きなコ
ンデンサが必要になる。しがって、このコンデンサをIC
に内蔵する場合には、チップサイズが大きくなりまたコ
ンデンサを外付けにしてチップサイズを小さくすると各
段毎に外付けコンデンサが必要になるので、外付けコン
デンサ用の端子が増えてIC化には不利であった。また、
整流器にダイオードを用いているので、トランジスタQ1
〜Q10から成る第一段目の差動増幅器が飽和するまでの
信号入力までしか検出することができず、ダイナミック
レンジを大きくするために多段化して差動増幅器の総利
得を上げてもこの飽和レベルで最大入力レベルが決定さ
れ、十分なダイナミックレンジが得られなかった。
一方、入力信号検出電圧の対数特性に対する偏差を小さ
くするためには、一般的に上述した差動増幅器一段当た
りの利得を下げてかつ多段化する必要があり、コンデン
サも整流器の段数だけ必要になる欠点があった。
くするためには、一般的に上述した差動増幅器一段当た
りの利得を下げてかつ多段化する必要があり、コンデン
サも整流器の段数だけ必要になる欠点があった。
本発明はこのような欠点を除去するもので、IC化が容易
に実現できる中間周波増幅器に用いられる対数検波回路
を提供することを目的とする。
に実現できる中間周波増幅器に用いられる対数検波回路
を提供することを目的とする。
本発明は、複数の差動増幅器が縦続接続された中間周波
増幅回路の検波検出回路において、上記差動増幅器のそ
れぞれの入力および出力を同相として入力とする複数の
二重平衡型差動増幅器と、この二重平衡型差動増幅器の
差動出力電流のうち少なくとも一方の出力電流を加算す
る加算回路と、この加算回路の出力に接続され、中間周
波信号のキャリア成分およびビート成分の交流成分を除
去する低域フィルタとを備え、上記二重平衡型差動増幅
器は、交叉接続エミッタ結合対がそれぞれ伝達特性の異
なる複数の差動対が並列接続された複合差動対の差動出
力電流により駆動される構成であることを特徴とする。
増幅回路の検波検出回路において、上記差動増幅器のそ
れぞれの入力および出力を同相として入力とする複数の
二重平衡型差動増幅器と、この二重平衡型差動増幅器の
差動出力電流のうち少なくとも一方の出力電流を加算す
る加算回路と、この加算回路の出力に接続され、中間周
波信号のキャリア成分およびビート成分の交流成分を除
去する低域フィルタとを備え、上記二重平衡型差動増幅
器は、交叉接続エミッタ結合対がそれぞれ伝達特性の異
なる複数の差動対が並列接続された複合差動対の差動出
力電流により駆動される構成であることを特徴とする。
また、二重平衡型差動増幅器の複合差動対はエミッタ抵
抗の値と駆動電流との値の積が異なる複数の差動対が並
列接続されてなることができる。
抗の値と駆動電流との値の積が異なる複数の差動対が並
列接続されてなることができる。
縦続接続された中間周波増幅回路に用いられた差動増幅
器と、この差動増幅器の入力および出力を入力とする二
重平衡型差動増幅器とで構成される両波整流器の正相出
力電流が加算され、中間周波信号に含まれるキャリア成
分およびビート成分の交流成分が除去されて対数検波出
力が生成される。
器と、この差動増幅器の入力および出力を入力とする二
重平衡型差動増幅器とで構成される両波整流器の正相出
力電流が加算され、中間周波信号に含まれるキャリア成
分およびビート成分の交流成分が除去されて対数検波出
力が生成される。
従来例では半波整流方式であるので、中間周波数の低下
とともに大容量になるコンデンサが各段ごとに必要にな
る欠点があったが、本発明では、この欠点が解決されて
いる。
とともに大容量になるコンデンサが各段ごとに必要にな
る欠点があったが、本発明では、この欠点が解決されて
いる。
また、中間周波増幅回路のｎ個の差動増幅器の入力信号
を入力とする利得g0の差動増幅器の個数をｍ個とする
と、それぞれの利得を各段を差動増幅器の利得のｍ乗根
だけ異なるように設定すれば、各段の両波整流器は後段
から順次に飽和し、最後に最前段の差動増幅器が飽和
し、また飽和電流値も均一な値になり、入力レベルがg0
1 ／ｍ倍ずつ異なるｎ×ｍ個の両波整流器と等価の整流
器回路として動作させることができる。
を入力とする利得g0の差動増幅器の個数をｍ個とする
と、それぞれの利得を各段を差動増幅器の利得のｍ乗根
だけ異なるように設定すれば、各段の両波整流器は後段
から順次に飽和し、最後に最前段の差動増幅器が飽和
し、また飽和電流値も均一な値になり、入力レベルがg0
1 ／ｍ倍ずつ異なるｎ×ｍ個の両波整流器と等価の整流
器回路として動作させることができる。
以下、本発明実施例装置を図面に基づいて説明する。
第１図は本発明実施例装置の構成を示す回路接続図であ
る。トランジスタQ101〜Q106、Q11〜Q12m、抵抗R101、R
102、R11〜R12mおよび定電流源I01、I11〜I1mは第一段
目の両波整流器を構成し、トランジスタQ201〜Q206、Q
21〜Q22m、抵抗R201、R202、R21〜R22mおよび定電流源I
02、I21〜I2m、は第二段目の両波整流器を構成し、トラ
ンジスタQn01〜Qn06、Qn1〜Qn2m、抵抗Rn01、Rn02、Rn1
〜Rn2mおよび定電流源I0n、In1〜Inmは第ｎ段目の両波
調整器を構成する。トランジスタQ001およびQ002で構成
される加算回路で第一段目の両波整流器から第ｎ段目の
両波整流器までの正相出力電流が加算され、その出力は
抵抗R001とコンデンサC001とで平滑化されて、入力信号
レベルVINが電界検出電圧VRSSIとして出力される。
る。トランジスタQ101〜Q106、Q11〜Q12m、抵抗R101、R
102、R11〜R12mおよび定電流源I01、I11〜I1mは第一段
目の両波整流器を構成し、トランジスタQ201〜Q206、Q
21〜Q22m、抵抗R201、R202、R21〜R22mおよび定電流源I
02、I21〜I2m、は第二段目の両波整流器を構成し、トラ
ンジスタQn01〜Qn06、Qn1〜Qn2m、抵抗Rn01、Rn02、Rn1
〜Rn2mおよび定電流源I0n、In1〜Inmは第ｎ段目の両波
調整器を構成する。トランジスタQ001およびQ002で構成
される加算回路で第一段目の両波整流器から第ｎ段目の
両波整流器までの正相出力電流が加算され、その出力は
抵抗R001とコンデンサC001とで平滑化されて、入力信号
レベルVINが電界検出電圧VRSSIとして出力される。
ここで、二重平衡型差動増幅器を構成するｍ個並列接続
された差動増幅器で、 R11＝R12、R13＝R14、……、R12m-1＝R12m とすれば、 カレントソースI11を持つ差動増幅器の利得g11は、 ここで、 VT＝kT/q (2) k:ボルツマン定数 T:絶対温度 q:単位電子電荷 カレントソースI12を持つ差動増幅器の利得g12は、 カレントソースI1mを持つ差動増幅器の利得g1mは である。
された差動増幅器で、 R11＝R12、R13＝R14、……、R12m-1＝R12m とすれば、 カレントソースI11を持つ差動増幅器の利得g11は、 ここで、 VT＝kT/q (2) k:ボルツマン定数 T:絶対温度 q:単位電子電荷 カレントソースI12を持つ差動増幅器の利得g12は、 カレントソースI1mを持つ差動増幅器の利得g1mは である。
同様に、第二段目の二重平衡型差動増幅器を構成するｍ
個の並列接続された差動増幅器で、 R21＝R22、R23＝R24、……、R22m-1＝R22m とすれば、 カレントソースI21を持つ差動増幅器の利得g21は、 カレントソースI22を持つ差動増幅器の利得g22は、 カレントソースI2mを持つ差動増幅器の利得g2mは、 同様に、第ｎ番目の二重平衡型差動増幅器を構成するｍ
個の並列接続された差動増幅器で、 Rn1＝Rn2、Rn3＝Rn4、……、Rn2m-1＝Rn2m とすれば、 カレントソースIn1を持つ差動増幅器の利得gn1は、 カレントソースIn2を持つ差動増幅器の利得gn2は、 カレントソースInmを持つ差動増幅器の利得gnmは、 と表せる。
個の並列接続された差動増幅器で、 R21＝R22、R23＝R24、……、R22m-1＝R22m とすれば、 カレントソースI21を持つ差動増幅器の利得g21は、 カレントソースI22を持つ差動増幅器の利得g22は、 カレントソースI2mを持つ差動増幅器の利得g2mは、 同様に、第ｎ番目の二重平衡型差動増幅器を構成するｍ
個の並列接続された差動増幅器で、 Rn1＝Rn2、Rn3＝Rn4、……、Rn2m-1＝Rn2m とすれば、 カレントソースIn1を持つ差動増幅器の利得gn1は、 カレントソースIn2を持つ差動増幅器の利得gn2は、 カレントソースInmを持つ差動増幅器の利得gnmは、 と表せる。
一方、中間周波増幅器を構成する差動増幅器で、 R101＝R102、R201＝R202、……、Rn01＝Rn02 とすれば、 各段目の差動増幅器の利得g01、g02、……、g0nは、 と表せる。
ここで、 I11＝I12＝……＝I1m＝I21＝I22＝……＝I2m ＝……＝In1＝In2＝……＝Inm とおくと、各段の両波整流器のリミッティング電流は同
一となる。
一となる。
また、(11)〜(12)式で、 g01＝g02＝……＝g0n＝g0 また、 かつ、 g11＝g21＝……＝gn1 (17) g12＝g22＝……＝gn2 (18) g1m＝g2m＝……＝gnm (19) とすれば、各段の二重平衡型差動増幅器を構成するｍ個
の差動対のそれぞれのエミッタ抵抗の関係は、 Ri1＜Ri3＜……＜Ri2m-1 （ｉ＝１、……、ｎ） になる。
の差動対のそれぞれのエミッタ抵抗の関係は、 Ri1＜Ri3＜……＜Ri2m-1 （ｉ＝１、……、ｎ） になる。
したがって、各段の両波整流器は入力信号V1Nの増加に
より後段のｎ番目から順次に飽和して、また任意の段で
あるｉ段（ｉ＝１、……、ｎ）では、二重平衡型差動増
幅器を構成するそれぞれの差動増幅器はカレントソース
Ii1を持つ差動増幅器から順次カレントソースIi2、…
…、Iimを持つ差動増幅器へと飽和し、最後にカレント
ソースI1mを持つ差動増幅器が飽和し、この入力信号レ
ベルにより対数中間周波増幅器の動作最大入力信号レベ
ルが決定される。しかも、入力信号レベルがg0 1 ／ｍ倍
に増加する毎に順次飽和し、その飽和電流値もI11からI
nmまでのカレントソースが同一であるので、全く同じ値
になる。すなわち入力レベルがg0 1 ／ｍ倍ずつ異なるｎ
×ｍ個の両波整流器と等価の整流器回路が得られる。
より後段のｎ番目から順次に飽和して、また任意の段で
あるｉ段（ｉ＝１、……、ｎ）では、二重平衡型差動増
幅器を構成するそれぞれの差動増幅器はカレントソース
Ii1を持つ差動増幅器から順次カレントソースIi2、…
…、Iimを持つ差動増幅器へと飽和し、最後にカレント
ソースI1mを持つ差動増幅器が飽和し、この入力信号レ
ベルにより対数中間周波増幅器の動作最大入力信号レベ
ルが決定される。しかも、入力信号レベルがg0 1 ／ｍ倍
に増加する毎に順次飽和し、その飽和電流値もI11からI
nmまでのカレントソースが同一であるので、全く同じ値
になる。すなわち入力レベルがg0 1 ／ｍ倍ずつ異なるｎ
×ｍ個の両波整流器と等価の整流器回路が得られる。
また、中間周波増幅器の利得としては、(11)〜(13)式に
より gIF＝g0n (21) が得られる。
より gIF＝g0n (21) が得られる。
例えば、 ｎ＝５ ｍ＝３ 20log g0＝21dB とすれば、 CIF＝20log g0n＝105dB 20log g0 1 ／ｍ＝7dB になり、このときの対数特性のダイナミックレンジは、 ｎ・ｍ・20log（g0 1 ／ｍ）＝105dB になる。
第２図はこの場合の対数検波出力電圧VRSSIと中間周波
入力信号レベルVINとの関係を示すグラフであり、図中
の破線は各カレントソースI11、……、InmによるIRSSI
の変化の様相を示す。ここで、 （ｉ＝１、……、n;j＝１、……、ｎ） 精度（LOGARITHMIC ERROR）はシミュレーションによれ
ば入力信号レベルVINに対して±0.1dBと与えられる。
入力信号レベルVINとの関係を示すグラフであり、図中
の破線は各カレントソースI11、……、InmによるIRSSI
の変化の様相を示す。ここで、 （ｉ＝１、……、n;j＝１、……、ｎ） 精度（LOGARITHMIC ERROR）はシミュレーションによれ
ば入力信号レベルVINに対して±0.1dBと与えられる。
また、入力信号レベルに対する対数特性の飽和レベルは
(4)式で与えられ、十分大きくすることができる。
(4)式で与えられ、十分大きくすることができる。
したがって、飽和レベルが高く、しかも高精度で広いダ
イナミックレンジを有する対数中間周波増幅回路が得ら
れる。
イナミックレンジを有する対数中間周波増幅回路が得ら
れる。
また、対数特性の温度特性もカレントソースの温度特性
と抵抗の温度特性で決定されるが、通常のIC設計の回路
技術により十分に温度特性を小さくすることができる。
と抵抗の温度特性で決定されるが、通常のIC設計の回路
技術により十分に温度特性を小さくすることができる。
本発明は以上説明したように、中間周波入力信号レベル
に対する直流出力電圧が十分に精度の高い対数特性でし
かも広い入力信号レベルに対して得られ、飽和入力信号
レベルの高い対数特性が得られる。また、対数特性の温
度特性も十分小さくすることができる。また、両波整流
器の各段の出力電流波形は同相になるので、コンデンサ
を用いて直流化しなくても加算することができ、IC化し
やすくしかも比較的小さな回路規模で実現できる効果が
ある。
に対する直流出力電圧が十分に精度の高い対数特性でし
かも広い入力信号レベルに対して得られ、飽和入力信号
レベルの高い対数特性が得られる。また、対数特性の温
度特性も十分小さくすることができる。また、両波整流
器の各段の出力電流波形は同相になるので、コンデンサ
を用いて直流化しなくても加算することができ、IC化し
やすくしかも比較的小さな回路規模で実現できる効果が
ある。
第１図は本発明実施例回路の構成を示す回路接続図。 第２図は実施例回路での対数検波出力電圧VRSSIとIF入
力信号レベルVINとの関係を示す特性図。 第３図は従来例回路の構成を示す回路接続図。
力信号レベルVINとの関係を示す特性図。 第３図は従来例回路の構成を示す回路接続図。
Claims (2)
- 【請求項１】複数の差動増幅器が縦続接続された中間周
波増幅回路の検波検出回路において、 上記差動増幅器の入力を共通に第一の入力とし、上記差
動増幅器の出力を第二の入力とする上記複数の差動増幅
器の各差動増幅器に対応した二重平衡型差動増幅器を複
数備え、 この二重平衡型差動増幅器の上記第一の入力を共通の入
力とする下段差動増幅器は並列接続された特性の異なる
複数個の差動対から構成され、 上記複数の二重平衡型差動増幅器の位相の相反する差動
出力電流のうち少なくとも一方の同位相の出力電流を加
算する加算回路と、 この加算回路の出力に接続され、中間周波信号のキャリ
ア成分およびビート成分の交流成分を除去する低域フィ
ルタと を備えたことを特徴とする対数検波回路。 - 【請求項２】二重平衡型差動増幅器には、中間周波増幅
回路を構成する各差動増幅器の入力信号を共通に上記第
一の入力とする下段増幅器は、並列接続された複数個の
差動対を含み、このうち少なくとも１個の差動対のエミ
ッタはそれぞれ抵抗を介して定電流源で駆動され、上記
エミッタ抵抗と定電流源の積を異ならせることでそれぞ
れの差動対の特性を異ならせた回路を含む特許請求の範
囲第(1)項に記載の対数検波回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245862A JPH0681005B2 (ja) | 1985-11-01 | 1985-11-01 | 対数検波回路 |
| US06/800,831 US4680553A (en) | 1985-01-18 | 1985-11-22 | Intermediate frequency amplifier with signal strength detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245862A JPH0681005B2 (ja) | 1985-11-01 | 1985-11-01 | 対数検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62105511A JPS62105511A (ja) | 1987-05-16 |
| JPH0681005B2 true JPH0681005B2 (ja) | 1994-10-12 |
Family
ID=17139929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60245862A Expired - Lifetime JPH0681005B2 (ja) | 1985-01-18 | 1985-11-01 | 対数検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681005B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8800510A (nl) * | 1988-02-29 | 1989-09-18 | Philips Nv | Schakeling voor het lineair versterken en demoduleren van een am-gemoduleerd signaal en geintegreerd halfgeleiderelement daarvoor. |
| JP3036121B2 (ja) * | 1991-05-30 | 2000-04-24 | 日本電気株式会社 | 擬似対数ｉｆ増幅器 |
-
1985
- 1985-11-01 JP JP60245862A patent/JPH0681005B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62105511A (ja) | 1987-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606599B2 (ja) | 対数増幅回路 | |
| EP0248428A2 (en) | Intermediate frequency amplification circuit capable of detecting a field strength with low electric power | |
| JP2995886B2 (ja) | 対数増幅回路 | |
| US5677561A (en) | Temperature compensated logarithmic detector | |
| JPH03263906A (ja) | 利得可変増幅器 | |
| JPH07106859A (ja) | カスケード増幅器 | |
| JPS5820482B2 (ja) | 増巾器 | |
| JPH0681005B2 (ja) | 対数検波回路 | |
| US4385364A (en) | Electronic gain control circuit | |
| JPH0691375B2 (ja) | ビ−ト検出回路 | |
| JPS59183516A (ja) | Ａｇｃ増幅器負帰還回路 | |
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JPS62293807A (ja) | 対数ｉｆ増幅回路 | |
| JPH062335Y2 (ja) | 平衡増幅器 | |
| JPH0212744Y2 (ja) | ||
| Schick | Linear circuit applications of operational amplifiers | |
| JPH0464213B2 (ja) | ||
| JP3242953B2 (ja) | 対数圧縮レベル検出回路 | |
| JPH07202607A (ja) | 信号強度検出回路 | |
| JPH062334Y2 (ja) | 平衡増幅器 | |
| JP2529354B2 (ja) | 電圧変換回路 | |
| JPS5833306A (ja) | 入力信号補正装置 | |
| JPS6020641A (ja) | 信号圧縮回路装置 | |
| JPH0744395B2 (ja) | 対数ｉｆ増幅回路 | |
| JPS6220427A (ja) | 受信機 |