JPH0744395B2 - 対数ｉｆ増幅回路 - Google Patents
対数ｉｆ増幅回路Info
- Publication number
- JPH0744395B2 JPH0744395B2 JP61130802A JP13080286A JPH0744395B2 JP H0744395 B2 JPH0744395 B2 JP H0744395B2 JP 61130802 A JP61130802 A JP 61130802A JP 13080286 A JP13080286 A JP 13080286A JP H0744395 B2 JPH0744395 B2 JP H0744395B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- stage
- differential
- amplifier
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、受信機のIF増幅器の構成に関し、特に、移動
無線或いはテレメータ等に使用するに適した受信機の受
信電界検出の方式に関するものである。
無線或いはテレメータ等に使用するに適した受信機の受
信電界検出の方式に関するものである。
従来、この種の電界検出機能を有するIF増幅器の構成
は、第４図に示すように、多段の増幅器（トランジスタ
Q1′〜Q10′から成る第１段；トランジスタQ11′〜Q1
9′から成る第２段；トランジスタQ20′〜Q27′から成
る第３段）の各段の出力をコンデンサ（C8′,C9′,C1
0′）を介して整流し、夫々の段の整流電圧を加算して
電界レベル情報を出していた。
は、第４図に示すように、多段の増幅器（トランジスタ
Q1′〜Q10′から成る第１段；トランジスタQ11′〜Q1
9′から成る第２段；トランジスタQ20′〜Q27′から成
る第３段）の各段の出力をコンデンサ（C8′,C9′,C1
0′）を介して整流し、夫々の段の整流電圧を加算して
電界レベル情報を出していた。
しかしながら、各段の整流電圧を加算した部分の線形性
が悪くなり、第５図に示すように、電界検出電圧に凸凹
が出ることが、しばしば見られる。
が悪くなり、第５図に示すように、電界検出電圧に凸凹
が出ることが、しばしば見られる。
また、信号の整流はダイオード（Q28′,Q29′,Q30′;Q3
2′,Q33′,Q34′;Q35′,Q36′,Q37′）を使って行って
いるので、特に温度特性を補償するには回路が複雑にな
るという欠点がある。また、整流器には各々にコンデン
サ（C8′,C9′,C10′）が必要となり、従って、IF周波
数を下げると大きなコンデンサが必要となってIC化され
ているのはIF周波数が10.7MHzであるのが一般的であ
る。この場合、IF周波数を下げると、コンデンサの内蔵
は難しくなり、各段毎に整流器用の外付コンデンサ用の
端子が必要になる結果、IC化には不利であった。更にま
た、IF周波数を高くすれば当然各段の増幅器に電流を流
さないと増幅度が取れないために、低消費電力化は困難
であった。
2′,Q33′,Q34′;Q35′,Q36′,Q37′）を使って行って
いるので、特に温度特性を補償するには回路が複雑にな
るという欠点がある。また、整流器には各々にコンデン
サ（C8′,C9′,C10′）が必要となり、従って、IF周波
数を下げると大きなコンデンサが必要となってIC化され
ているのはIF周波数が10.7MHzであるのが一般的であ
る。この場合、IF周波数を下げると、コンデンサの内蔵
は難しくなり、各段毎に整流器用の外付コンデンサ用の
端子が必要になる結果、IC化には不利であった。更にま
た、IF周波数を高くすれば当然各段の増幅器に電流を流
さないと増幅度が取れないために、低消費電力化は困難
であった。
また、整流器が上述のようにダイオードを用いたもので
あり、従って、トランジスタQ1′〜Q10′から成る第１
段目の差動増幅器が飽和するまでの信号入力までしか検
出出来ない。ダイナミックレンジを広げるために多段化
して差動増幅器の総利得を上げていっても、上述の飽和
レベルで最大入力レベルが決定され十分なダイナミック
レンジが得られなかった。
あり、従って、トランジスタQ1′〜Q10′から成る第１
段目の差動増幅器が飽和するまでの信号入力までしか検
出出来ない。ダイナミックレンジを広げるために多段化
して差動増幅器の総利得を上げていっても、上述の飽和
レベルで最大入力レベルが決定され十分なダイナミック
レンジが得られなかった。
一方、入力信号検出電圧の対数特性に対する直線性から
のずれはその偏差を小さくするために、一般的に、上述
した差動増幅器１段当りの利得を下げてかつ多段化し、
上述した整流器の段数も差動増幅器の段数だけは必要と
なり、上述した欠点がいずれも一層拡大される。
のずれはその偏差を小さくするために、一般的に、上述
した差動増幅器１段当りの利得を下げてかつ多段化し、
上述した整流器の段数も差動増幅器の段数だけは必要と
なり、上述した欠点がいずれも一層拡大される。
本発明は従来の技術に内術する上記欠点を改善する為に
なされたものであり、従って本発明の目的は広いダイナ
ミックレンジをもち、電界検出電圧の直線性および温度
特性に優れ、さらに、低電流，低電圧で動作し、外付け
部品の少ない電界検出機能を有する新規な対数IF増幅回
路を提供することにある。
なされたものであり、従って本発明の目的は広いダイナ
ミックレンジをもち、電界検出電圧の直線性および温度
特性に優れ、さらに、低電流，低電圧で動作し、外付け
部品の少ない電界検出機能を有する新規な対数IF増幅回
路を提供することにある。
上記目的を達成する為に、本発明に係る対数IF増幅回路
は縦続接続されたｎ段の差動増幅器と前記各段の差動増
幅器の入出力に接続されるエミッタサイズが異なり、エ
ミッタ抵抗を挿入された差動対がｍｉ個ずつ並列接続さ
れ、それぞれのエミッタサイズの小なるトランジスタの
コレクタ電流を加算する加算回路を有している。
は縦続接続されたｎ段の差動増幅器と前記各段の差動増
幅器の入出力に接続されるエミッタサイズが異なり、エ
ミッタ抵抗を挿入された差動対がｍｉ個ずつ並列接続さ
れ、それぞれのエミッタサイズの小なるトランジスタの
コレクタ電流を加算する加算回路を有している。
次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例を示す回路図である。第１図におい
てトランジスタQ1;Q1′；抵抗R1,R1′；定電流源I1から
成る第１段目の差動増幅器は入力信号ＶINを増幅し、出
力は次段の段２段目の入力信号となり順次増幅されて第
ｎ段の差動増幅器の出力はIF出力信号ＶOUTとなる。
は本発明の一実施例を示す回路図である。第１図におい
てトランジスタQ1;Q1′；抵抗R1,R1′；定電流源I1から
成る第１段目の差動増幅器は入力信号ＶINを増幅し、出
力は次段の段２段目の入力信号となり順次増幅されて第
ｎ段の差動増幅器の出力はIF出力信号ＶOUTとなる。
一方、第１段から第（ｎ＋１）段までのｍｉ個ずつ並列
接続された差動対群はそれぞれ前記第１段から第ｎ段ま
での差動増幅器の入出力信号を受けている。
接続された差動対群はそれぞれ前記第１段から第ｎ段ま
での差動増幅器の入出力信号を受けている。
例えば第１段目の差動対群について考えてみると、トラ
ンジスタQ11とQ11′とではエミッタサイズが1:k11（k11
＞１）でありトランジスタＱ12m1−３と▲Ｑ′ 12m1−３
▼とではエミッタサイズが1:k1m1−１と（ｋ1m1−１＞
１）であり、トランジスタＱ12m1−１と▲Ｑ′ 12m1−１
▼とではエミッタサイズが1:k1m1（ｋ1m1＞１）であ
る。
ンジスタQ11とQ11′とではエミッタサイズが1:k11（k11
＞１）でありトランジスタＱ12m1−３と▲Ｑ′ 12m1−３
▼とではエミッタサイズが1:k1m1−１と（ｋ1m1−１＞
１）であり、トランジスタＱ12m1−１と▲Ｑ′ 12m1−１
▼とではエミッタサイズが1:k1m1（ｋ1m1＞１）であ
る。
一方各差動対のエミッタ抵抗は▲RE′ 11▼＝l11RE11;
…；▲RE′ 1m1−１▼＝ｌ1m1−１RE1m1−１;RE′1m1＝
ｌ1m1RE1m1とおくと、トランジスタQ11,…,Q12m1−３,Q
12m1−１のコレクタ電流をＩC11，…,IC12m1−３,I
C12m1−１とおくと と表わせる。ただしαＦはトランジスタの増幅率であ
る。すなわち 両辺微分すると このときに式を式に代入すると このときにＩC12j−１の接線は原点を通るとすると よって RE1jＩ1j＝ＶＴ（２−ｌｎｋ1m1） となり定数ｌ1jには無関係となる。
…；▲RE′ 1m1−１▼＝ｌ1m1−１RE1m1−１;RE′1m1＝
ｌ1m1RE1m1とおくと、トランジスタQ11,…,Q12m1−３,Q
12m1−１のコレクタ電流をＩC11，…,IC12m1−３,I
C12m1−１とおくと と表わせる。ただしαＦはトランジスタの増幅率であ
る。すなわち 両辺微分すると このときに式を式に代入すると このときにＩC12j−１の接線は原点を通るとすると よって RE1jＩ1j＝ＶＴ（２−ｌｎｋ1m1） となり定数ｌ1jには無関係となる。
すなわち、入力信号レベルＶ1Nに対してコレクタ電流Ｉ
C12j−１は半波整流波形となる。しかも入力信号レベル
が大振幅まで動作範囲は改善されているがより大振幅入
力に対しては飽和してＩC12j−１の値はついにはαＦＩ
1jに斬近する。
C12j−１は半波整流波形となる。しかも入力信号レベル
が大振幅まで動作範囲は改善されているがより大振幅入
力に対しては飽和してＩC12j−１の値はついにはαＦＩ
1jに斬近する。
とおくと第１段の差動増幅器の利得 に対して なる関係が成り立つように差動対を構成するトランジス
タのエミッタサイズk1j,k1j＋１を設定できる。このと
きに となる入力信号レベルＶINjは各差動対で 倍ずつ異なっている。従って加算回路の出力電流ＩＯは と表わせる。ここで各ＩCi2j−１の位相は同一となって
いるから加算しても各ＩCi2j−１の直流成分は失われな
い。
タのエミッタサイズk1j,k1j＋１を設定できる。このと
きに となる入力信号レベルＶINjは各差動対で 倍ずつ異なっている。従って加算回路の出力電流ＩＯは と表わせる。ここで各ＩCi2j−１の位相は同一となって
いるから加算しても各ＩCi2j−１の直流成分は失われな
い。
従ってＩＯは入力信号ＶINに対して対数近似された値と
して得られる。
して得られる。
ところで式の代わりに とおいても同様に入力信号レベルＶINに対する対数特性
が得られる。
が得られる。
ここで電源電圧をＶCC,IＯの直流成分を▲▼とする
と が得られ、入力信号レベルＶINの対数値が直流電圧で得
られる。
と が得られ、入力信号レベルＶINの対数値が直流電圧で得
られる。
また対数特性の直線性はｍｉを大きくするか、式ある
いは式においてρij＋１／ρijを小さくすることによ
り改善される。対数特性のダイナミックレンジはｎを大
きくするかgoｉを大きくすることにより改善される。
いは式においてρij＋１／ρijを小さくすることによ
り改善される。対数特性のダイナミックレンジはｎを大
きくするかgoｉを大きくすることにより改善される。
以上説明したように本発明は従続接続されたｎ段の差動
増幅器と前記各段の差動増幅器の入出力に接続されるエ
ミッタサイズが異なり、エミッタ抵抗を挿入された差動
対がｍ個ずつ並列接続され、それぞれのエミッタサイズ
の小さいトランジスタのコレクタ電流を加算することに
より対数IF増幅器を実現出来、しかも電界検出電圧が直
線性の優れた対数特性を持ち、温度特性に優れ、さらに
低電流・低電圧で動作し、外付け部品の少ない電界検出
機能を有する対数IF増幅回路を小規模でかつ小チップ面
積で実現出来る効果がある。
増幅器と前記各段の差動増幅器の入出力に接続されるエ
ミッタサイズが異なり、エミッタ抵抗を挿入された差動
対がｍ個ずつ並列接続され、それぞれのエミッタサイズ
の小さいトランジスタのコレクタ電流を加算することに
より対数IF増幅器を実現出来、しかも電界検出電圧が直
線性の優れた対数特性を持ち、温度特性に優れ、さらに
低電流・低電圧で動作し、外付け部品の少ない電界検出
機能を有する対数IF増幅回路を小規模でかつ小チップ面
積で実現出来る効果がある。
第１図は本発明の一実施例を示す回路図である。 第２図は第１図の第１段目の差動対群の１つの差動対の
特性を説明する図である。 第３図は第１図の特性を示す図である。 第４図は従来回路例を示す。 第５図は第４図の特性を示す。
特性を説明する図である。 第３図は第１図の特性を示す図である。 第４図は従来回路例を示す。 第５図は第４図の特性を示す。
Claims (1)
- 【請求項１】差動増幅器がｎ段あり、それぞれの差動増
幅器の出力が順次次段の入力となる様に接続されたIF増
幅器を構成し、前記差動増幅器の各段においてはそれぞ
れ入出力にトランジスタのエミッタサイズが異なりエミ
ッタ抵抗が挿入されたｍｉ個の差動対が並列接続され、
前記エミッタサイズの異なる差動対のそれぞれエミッタ
サイズの小なる全てのトランジスタのコレクタ電流を加
算する加算回路を有し、前記エミッタサイズの異なる各
差動対においてはエミッタ抵抗と定電流源の積は2VＴ−
ＶＴlnki,miであり、かつ並列接続されたエミッタサイ
ズの異なるｍｉ個の差動対の２つのトランジスタのエミ
ッタサイズの比kij（ｉ＝1,…,n＋1;j＝1,…,mｉ）がIF
増幅器を構成する第ｉ段または第（ｉ−１）段の差動増
幅器の利得g0ｉまたはg0ｉ−１に対して （ｉ＝1,…,n;j＝1,…,mｉ−１） または （ｉ＝1,…,n＋1;j＝1,…,mｉ−１）なる関係があるこ
とを特徴とする対数IF増幅回路。 ここで、ＶＴ＝ｋＴ/q（k:ボルツマン定数， T:絶対温度,q:単位電子電荷） である。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61130802A JPH0744395B2 (ja) | 1986-06-04 | 1986-06-04 | 対数ｉｆ増幅回路 |
| CA000538715A CA1258499A (en) | 1986-06-04 | 1987-06-03 | Intermediate frequency amplification circuit capable of detecting a field strength with low electric power |
| US07/057,145 US4794342A (en) | 1986-06-04 | 1987-06-03 | Intermediate frequency amplification circuit capable of detecting a field strength with low electric power |
| DE8787108099T DE3783655T2 (de) | 1986-06-04 | 1987-06-04 | Zwischenfrequenzverstaerkerschaltung kleiner elektrischer leistung zur bestimmung einer feldstaerke. |
| AU73814/87A AU589094B2 (en) | 1986-06-04 | 1987-06-04 | Intermediate frequency amplification circuit capable of detecting a field strength with low elecric power |
| EP87108099A EP0248428B1 (en) | 1986-06-04 | 1987-06-04 | Intermediate frequency amplification circuit capable of detecting a field strength with low electric power |
| KR1019870005649A KR910001372B1 (ko) | 1986-06-04 | 1987-06-04 | 중간 주파수 증폭 회로 |
| HK1031/93A HK103193A (en) | 1986-06-04 | 1993-09-30 | Intermediate frequency amplification circuit capable of detecting a field strength with low electric power |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61130802A JPH0744395B2 (ja) | 1986-06-04 | 1986-06-04 | 対数ｉｆ増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62286330A JPS62286330A (ja) | 1987-12-12 |
| JPH0744395B2 true JPH0744395B2 (ja) | 1995-05-15 |
Family
ID=15043049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61130802A Expired - Lifetime JPH0744395B2 (ja) | 1986-06-04 | 1986-06-04 | 対数ｉｆ増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744395B2 (ja) |
-
1986
- 1986-06-04 JP JP61130802A patent/JPH0744395B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62286330A (ja) | 1987-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606599B2 (ja) | 対数増幅回路 | |
| US6246289B1 (en) | Variable-gain multistage amplifier with broad bandwidth and reduced phase variations | |
| US7825735B1 (en) | Dual-range linearized transimpedance amplifier system | |
| CA2062010A1 (en) | Logarithmic amplification circuit | |
| JPH01253307A (ja) | 対数増幅器 | |
| US7659780B2 (en) | Gain control circuit | |
| JPH0744395B2 (ja) | 対数ｉｆ増幅回路 | |
| US4318050A (en) | AM Detecting circuit | |
| JPH0464213B2 (ja) | ||
| US4297643A (en) | Noise obviating electronic signal coupling means | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| JPS6218843A (ja) | ビ−ト検出機能と電界検出機能を有する中間周波増幅回路 | |
| US20030164734A1 (en) | Electric field intensity detecting circuit and limiter amplifier | |
| JPH0451084B2 (ja) | ||
| JPH0681005B2 (ja) | 対数検波回路 | |
| JPH062335Y2 (ja) | 平衡増幅器 | |
| JPS61170105A (ja) | 電界強度検出機能付中間周波増幅回路 | |
| JP2974057B2 (ja) | 対数ｉｆ増幅回路 | |
| US6483367B2 (en) | Circuit arrangement for generating and amplifying an amplitude limited DC signal | |
| US4199732A (en) | Amplifying circuit | |
| JPH08250955A (ja) | 等化増幅回路 | |
| JPH0441525B2 (ja) | ||
| US5467093A (en) | Logarithmic detector | |
| JPH062334Y2 (ja) | 平衡増幅器 | |
| JP3441628B2 (ja) | 振幅検出回路 |