JPS62105511A - 対数検波回路 - Google Patents
対数検波回路Info
- Publication number
- JPS62105511A JPS62105511A JP60245862A JP24586285A JPS62105511A JP S62105511 A JPS62105511 A JP S62105511A JP 60245862 A JP60245862 A JP 60245862A JP 24586285 A JP24586285 A JP 24586285A JP S62105511 A JPS62105511 A JP S62105511A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- circuit
- input signal
- stage
- signal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は受信機の中間周波増幅回路の対数検波回路に関
する。本発明の受信機は移動無線通信の受信機として通
する。
する。本発明の受信機は移動無線通信の受信機として通
する。
本発明は、複数の差動増幅器が縦続接続された中間周波
数回路の入力信号の対数検波を行う対数検波回路におい
て、 中間周波数の低下とともに大型になるコンデンサを用い
ない回路構成にすることにより、IC化が容易に実現で
きるようにしたものである。
数回路の入力信号の対数検波を行う対数検波回路におい
て、 中間周波数の低下とともに大型になるコンデンサを用い
ない回路構成にすることにより、IC化が容易に実現で
きるようにしたものである。
電界検出手段を有する従来例中間周波増幅器は第3図に
示すように多段の増幅器(トランジスタQ、〜Q、。か
ら成る第一段、トランジスタQ11〜Q l 9からな
る第二段およびトランジスタQ z o ” Q 27
から成る第三段)の各段の出力をコンデンサCIl、C
7およびCIOを介して整流し、それぞれの段の整流電
流波形を加算して電界レベル情報を出力していた。
示すように多段の増幅器(トランジスタQ、〜Q、。か
ら成る第一段、トランジスタQ11〜Q l 9からな
る第二段およびトランジスタQ z o ” Q 27
から成る第三段)の各段の出力をコンデンサCIl、C
7およびCIOを介して整流し、それぞれの段の整流電
流波形を加算して電界レベル情報を出力していた。
このような電界検出手段を有する従来例中間周波増幅器
は交流信号の整流をトランジスタQzs、Q29、Q、
。、Q、2、Q31、Q)a、Q35、Q36およびQ
3Tを用いて行っているので、温度特性が悪くなり、こ
の特性を補償する回路が複雑になる欠点がある。また、
整流器はダイオードを用いる半波整流方式であるので、
各々にコンデンサCm、CqおよびCIOが必要であり
、中間周波数が下がると大きなコンデンサが必要になる
。したがって、このコンデンサをICに内蔵する場合に
は、チップサイズが大きくなりまたコンデンサを外付け
にしてチップサイズを小さくすると各段毎に外付はコン
デンサが必要になるので、外付はコンデンサ用の端子が
増えてIC化には不利であった。また、整流器にダイオ
ードを用いているので、トランジスタQl”QIOから
成る第一段目の差動増幅器が飽和するまでの信号入力ま
でしか検出することができず、ダイナミックレンジを大
きくするために多段化して差動増幅器の総利得を上げて
もこの飽和レベルで最大入力レベルが決定され、十分な
ダイナミックレンジが得られなかった。
は交流信号の整流をトランジスタQzs、Q29、Q、
。、Q、2、Q31、Q)a、Q35、Q36およびQ
3Tを用いて行っているので、温度特性が悪くなり、こ
の特性を補償する回路が複雑になる欠点がある。また、
整流器はダイオードを用いる半波整流方式であるので、
各々にコンデンサCm、CqおよびCIOが必要であり
、中間周波数が下がると大きなコンデンサが必要になる
。したがって、このコンデンサをICに内蔵する場合に
は、チップサイズが大きくなりまたコンデンサを外付け
にしてチップサイズを小さくすると各段毎に外付はコン
デンサが必要になるので、外付はコンデンサ用の端子が
増えてIC化には不利であった。また、整流器にダイオ
ードを用いているので、トランジスタQl”QIOから
成る第一段目の差動増幅器が飽和するまでの信号入力ま
でしか検出することができず、ダイナミックレンジを大
きくするために多段化して差動増幅器の総利得を上げて
もこの飽和レベルで最大入力レベルが決定され、十分な
ダイナミックレンジが得られなかった。
一方、入力信号検出電圧の対数特性に対する偏差を小さ
くするためには、一般的に上述した差動増幅器一段当た
りの利得を丁げてかつ多段化する必要があり、コンデン
サも整流器の段数だけ必要になる欠点があった。
くするためには、一般的に上述した差動増幅器一段当た
りの利得を丁げてかつ多段化する必要があり、コンデン
サも整流器の段数だけ必要になる欠点があった。
本発明はこのような欠点を除去するもので、IC化が容
易に実現できる中間周波増幅器に用いられる対数検波回
路を提供することを目的とする。
易に実現できる中間周波増幅器に用いられる対数検波回
路を提供することを目的とする。
本発明は、複数の差動増幅器が縦続接続された中間周波
増幅回路の対数検波回路において、上記差動増幅器のそ
れぞれの入力および出力を入力とする二重平衡型差動増
幅器と、上記差動増幅器の正相出力電流を加算する加算
回路と、この加算回路の出力に接続され、中間周波信号
のキャリア成分およびビート成分の交流成分を除去する
低域フィルタとを備えたことを特徴とする。
増幅回路の対数検波回路において、上記差動増幅器のそ
れぞれの入力および出力を入力とする二重平衡型差動増
幅器と、上記差動増幅器の正相出力電流を加算する加算
回路と、この加算回路の出力に接続され、中間周波信号
のキャリア成分およびビート成分の交流成分を除去する
低域フィルタとを備えたことを特徴とする。
また、二重平衡型差動増幅器には、中間周波増幅回路の
差動増幅器の入力信号を入力とする差動増幅器のエミッ
タとそれぞれ抵抗を介して共通接続点に接続され、それ
ぞれの差動対が並列接続された回路を含んでもよい。
差動増幅器の入力信号を入力とする差動増幅器のエミッ
タとそれぞれ抵抗を介して共通接続点に接続され、それ
ぞれの差動対が並列接続された回路を含んでもよい。
縦続接続された中間周波増幅回路に用いられた差動増幅
器と、この差動増幅器の入力および出力を入力とする二
重平衡型差動増幅器とで構成される両波整流器の正相出
力電流が加算され1.中間周波信号に含まれるキャリア
成分およびビート成分の交流成分が除去されて対数検波
出力が生成される。
器と、この差動増幅器の入力および出力を入力とする二
重平衡型差動増幅器とで構成される両波整流器の正相出
力電流が加算され1.中間周波信号に含まれるキャリア
成分およびビート成分の交流成分が除去されて対数検波
出力が生成される。
従来例では半波整流方式であるので、中間周波数の低下
とともに大写:1Nになるコンデンサが各段ごとに必要
になる欠点があったが、本発明では、この欠点が解決さ
れている。
とともに大写:1Nになるコンデンサが各段ごとに必要
になる欠点があったが、本発明では、この欠点が解決さ
れている。
また、中間周波増幅回路のn個の差動増幅器の入力信号
を入力とする利得g0の差動増幅器の個数をm個とする
と、それぞれの利得を各段を差動増幅器の利得のm乗根
だけ異なるよ・うに設定すfl。
を入力とする利得g0の差動増幅器の個数をm個とする
と、それぞれの利得を各段を差動増幅器の利得のm乗根
だけ異なるよ・うに設定すfl。
ば、各段の両波整流器は後段から順次に飽和し1、最後
(ご最前段の差動増幅器力暉yi In L、また飽和
jU流値も均一な値になり5.入力し・ベルがg 、、
I / m倍、t′4つ異なるnxm個の両波整流器1
札等価の整流器回路として動作させることができる。
(ご最前段の差動増幅器力暉yi In L、また飽和
jU流値も均一な値になり5.入力し・ベルがg 、、
I / m倍、t′4つ異なるnxm個の両波整流器1
札等価の整流器回路として動作させることができる。
以下、本発明実施例装置を図面Gこ基づいて説明する。
第1図は本発明実施例装置の構成を示す回路接続図であ
る。 l−ランジスタQ lo l−Q + o 6
、QI+〜Q、t、、1m抗R+o+ 、R+oz
、R+1”R+z+++ t、iよび定電流源■。ls
I 11”” I 1mは第一・段目の両波整流器
を構成(7,1〜ランジスタQ 261 ” Q z
a b、Q z t 〜Q 22 m 、抵抗R21)
I 、Rzoz 、Rz+〜Rzzmおよび定電流源!
。7、+21へ・I26、は第74段)]の両波整流器
を構成し、トランジスタQ、Q、 ””QnO&、Qn
l〜Q fiZn 、抵抗RII+11 、Rnoz
、Rn、zR,、、および定電流源I。7、IfiI〜
I nmは第n段目の両波整流器を構成する。トランジ
スタQ0゜1およびQo。2で構成される加算回路で第
一段目の両波整流器から第n段目の両波整流器までの正
相出力電流が加算され、その出力は抵抗R0゜、とコン
デンサC00I とで平滑化されて、入力信号レベルV
INが電界検出電圧V□1として出力される。
る。 l−ランジスタQ lo l−Q + o 6
、QI+〜Q、t、、1m抗R+o+ 、R+oz
、R+1”R+z+++ t、iよび定電流源■。ls
I 11”” I 1mは第一・段目の両波整流器
を構成(7,1〜ランジスタQ 261 ” Q z
a b、Q z t 〜Q 22 m 、抵抗R21)
I 、Rzoz 、Rz+〜Rzzmおよび定電流源!
。7、+21へ・I26、は第74段)]の両波整流器
を構成し、トランジスタQ、Q、 ””QnO&、Qn
l〜Q fiZn 、抵抗RII+11 、Rnoz
、Rn、zR,、、および定電流源I。7、IfiI〜
I nmは第n段目の両波整流器を構成する。トランジ
スタQ0゜1およびQo。2で構成される加算回路で第
一段目の両波整流器から第n段目の両波整流器までの正
相出力電流が加算され、その出力は抵抗R0゜、とコン
デンサC00I とで平滑化されて、入力信号レベルV
INが電界検出電圧V□1として出力される。
ここで、二重平衡型差動増幅器を構成するm個並列接続
された差動増幅器で、 RI I = Rl□、RI 3 = RI 4、−・
R12,−1= R12mとすれば、 カレントソースIIIを持つ差動増幅器の利得gIIは
、 ここで、 Vt −k T/ qf21 に=ポルツマン定数 T:絶対温度 q:単位電子電荷 カレントソース1.□を持つ差動増幅器の利得g+zは
、 カレントソース1111を持つ差動増幅器の利得gem
は である。
された差動増幅器で、 RI I = Rl□、RI 3 = RI 4、−・
R12,−1= R12mとすれば、 カレントソースIIIを持つ差動増幅器の利得gIIは
、 ここで、 Vt −k T/ qf21 に=ポルツマン定数 T:絶対温度 q:単位電子電荷 カレントソース1.□を持つ差動増幅器の利得g+zは
、 カレントソース1111を持つ差動増幅器の利得gem
は である。
同様に、第二段目の二重平衡型差動増幅器を構成するm
個の並列接続された差動増幅器で、R21= R22、
R23=R24、・−1Rtzm−+=Rzz+sとす
れば、 カレントソースIZIを持つ差動増幅器の利得gt+は
、 カレントソース■2□を持つ差動増幅器の利得g2□は
、 カレントソース■1を持つ差動増幅器の利得gtmは、 同様に、第n番目の二重平衡型差動増幅器を構成するm
個の並列接続された差動増幅器で、R−+ = R−□
、R,1,=Rfi、、−・−2R,l□、−1= R
nZmとすれば、 カレントソース1.を持つ差動増幅器の利得g1は、 カレントソース1.を持つ差動増幅器の利得g。
個の並列接続された差動増幅器で、R21= R22、
R23=R24、・−1Rtzm−+=Rzz+sとす
れば、 カレントソースIZIを持つ差動増幅器の利得gt+は
、 カレントソース■2□を持つ差動増幅器の利得g2□は
、 カレントソース■1を持つ差動増幅器の利得gtmは、 同様に、第n番目の二重平衡型差動増幅器を構成するm
個の並列接続された差動増幅器で、R−+ = R−□
、R,1,=Rfi、、−・−2R,l□、−1= R
nZmとすれば、 カレントソース1.を持つ差動増幅器の利得g1は、 カレントソース1.を持つ差動増幅器の利得g。
は、
カレントソースI−を持つ差動増幅器の利得gnmは、
と表せる。
一方、中間周波増幅器を構成する差動増幅器で、R+o
+ = R+oz 、Rto+ = Rzoz、 、R
fioI=Rnoz とすれば、 各段目の差動増幅器の利得g。+sgoz、−1gon
は、 と表せる。
+ = R+oz 、Rto+ = Rzoz、 、R
fioI=Rnoz とすれば、 各段目の差動増幅器の利得g。+sgoz、−1gon
は、 と表せる。
ここで、
■1□=I、2−・・・−I Il+1= I z+=
Iz□=’−’= I z□=””’= I 、ll
= r nZ =’−”= r nmとおくと、各段
の両波整流器のリミッティング電流は同一となる。
Iz□=’−’= I z□=””’= I 、ll
= r nZ =’−”= r nmとおくと、各段
の両波整流器のリミッティング電流は同一となる。
また、00〜Oa弐で、
g at = g o!ニー= g on= g 。
また、
g It g 13 g +鵬
1(至) g 22 g z3g zs 1gz+
gt2 gzlI−+ go”’(至
) θG かつ、 g++=gz+−・・・=gn+
(2)g、z=g、、=′−=g+1!Ql1g Im
= g KM =’−’= g na
鱒とすれば、各段の二重平衡型差動増幅器を構成
するm個の差動対のそれぞれのエミッタ抵抗の関係は、 Rit < Rt2<−<Rin (i = 1、−
、n)翰になる。
1(至) g 22 g z3g zs 1gz+
gt2 gzlI−+ go”’(至
) θG かつ、 g++=gz+−・・・=gn+
(2)g、z=g、、=′−=g+1!Ql1g Im
= g KM =’−’= g na
鱒とすれば、各段の二重平衡型差動増幅器を構成
するm個の差動対のそれぞれのエミッタ抵抗の関係は、 Rit < Rt2<−<Rin (i = 1、−
、n)翰になる。
したがって、各段の両波整流器は入力信号V1.4の増
加により後段のn番目から順次に飽和して、また任意の
段であるi段(i−1、〜、n)では、二重平衡型差動
増幅器を構成するそれぞれの差動増幅器はカレントソー
スfilを持つ差動増幅器から順次カレントソースIi
Z、・〜、Ioを持つ差動増幅器へと飽和j、2、最後
にカレントソース1111を持つ差動増幅器が飽和し、
この入力信号レベルにより対数中間周波増幅器の動作最
大入力信号レベルが決定される。しかも、入力信号!ノ
ベルがg。1′倍に増加する毎に順次飽和し、その飽和
電流値もIIIからI nwaまでのカレントソースが
同一であるので、全く同じ値になる。すなわち入力レベ
ルがg 、 I / m倍ずつ異なるnXm個の両波整
流器と等価の整流器回路が得られる。
加により後段のn番目から順次に飽和して、また任意の
段であるi段(i−1、〜、n)では、二重平衡型差動
増幅器を構成するそれぞれの差動増幅器はカレントソー
スfilを持つ差動増幅器から順次カレントソースIi
Z、・〜、Ioを持つ差動増幅器へと飽和j、2、最後
にカレントソース1111を持つ差動増幅器が飽和し、
この入力信号レベルにより対数中間周波増幅器の動作最
大入力信号レベルが決定される。しかも、入力信号!ノ
ベルがg。1′倍に増加する毎に順次飽和し、その飽和
電流値もIIIからI nwaまでのカレントソースが
同一であるので、全く同じ値になる。すなわち入力レベ
ルがg 、 I / m倍ずつ異なるnXm個の両波整
流器と等価の整流器回路が得られる。
また、中間周波増幅器の利得としては、0υ〜03式に
より gIv=go”
@が得られる。
より gIv=go”
@が得られる。
例えば、
n=5
m=3
2010ggo ”21 dB
とすれば、
GIF=2010ggo’ =105dB20 Iog
g6”1= 7dB になり、このときの対数特性のダイナミックレンジは、 n’ 2010g g o”−to5dBになる。
g6”1= 7dB になり、このときの対数特性のダイナミックレンジは、 n’ 2010g g o”−to5dBになる。
第2図は、この場合の対数検波出力電圧VRffS+と
中間周波入力信号レベルVINとの関係を示すグラフで
あり、図中の破線は各カレントソースI It1、・−
1I 11111による■。5.の変化の様相を示す。
中間周波入力信号レベルVINとの関係を示すグラフで
あり、図中の破線は各カレントソースI It1、・−
1I 11111による■。5.の変化の様相を示す。
ここで、
1 *ss+ = VR3SI/ R+or、I R5
5I−Σ Σ j R3S+ (1=J)(i−1、−
1n + j−L、−、n)精度(LOGARIT
)IMIc ERROR)はシミュレーションによれば
入力信号レベルV I Hに対して±0.1dBと与え
られる。
5I−Σ Σ j R3S+ (1=J)(i−1、−
1n + j−L、−、n)精度(LOGARIT
)IMIc ERROR)はシミュレーションによれば
入力信号レベルV I Hに対して±0.1dBと与え
られる。
また、入力信号レベルに対する対数特性の飽和レベルは
(4)式で与えられ、十分大きくすることができる。
(4)式で与えられ、十分大きくすることができる。
したがって、飽和レベルが高く、しかも高精度で広いダ
イナミックレンジを有する対数中間周波増幅回路が得ら
れる。
イナミックレンジを有する対数中間周波増幅回路が得ら
れる。
また、対数特性の温度特性もカレントソースの温度特性
と抵抗の温度特性で決定されるが、通常のIC設計の回
路技術により」分に温度特性を小さくすることができる
。
と抵抗の温度特性で決定されるが、通常のIC設計の回
路技術により」分に温度特性を小さくすることができる
。
本発明は以上説明したよ・うに、中間周波入力信号レベ
ルに対する直流出力電圧が十分に精度の高い対数特性で
しかも広い入力信号し・ヘルに対して得られ、飽和入力
信号レベルの高い対数特性が得られる。また、対数特性
の温度特性も」−分小さくすることができる。また、両
波整流器の各段の出力電流波形は同相になるので、コン
デンサを用いて直流化しなくても加算することができ、
■C化しやすくしかも比較的小さな回路規模で実現でき
る効果がある。
ルに対する直流出力電圧が十分に精度の高い対数特性で
しかも広い入力信号し・ヘルに対して得られ、飽和入力
信号レベルの高い対数特性が得られる。また、対数特性
の温度特性も」−分小さくすることができる。また、両
波整流器の各段の出力電流波形は同相になるので、コン
デンサを用いて直流化しなくても加算することができ、
■C化しやすくしかも比較的小さな回路規模で実現でき
る効果がある。
第1図は本発明実施例回路の構成を示す回路接続図。
第2図は実施例回路での対数検波出力電圧VR3!1と
IF入力信号レしルVINとの関係を示す特性図。 第3図は従来例回路の構成を示す回路接続図。
IF入力信号レしルVINとの関係を示す特性図。 第3図は従来例回路の構成を示す回路接続図。
Claims (2)
- (1)複数の差動増幅器が縦続接続された中間周波増幅
回路の検波検出回路において、 上記差動増幅器のそれぞれの入力および出力を入力とす
る二重平衡型差動増幅器と、 上記差動増幅器の正相出力電流を加算する加算回路と、 この加算回路の出力に接続され、中間周波信号のキャリ
ア成分およびビート成分の交流成分を除去する低域フィ
ルタと を備えたことを特徴とする対数検波回路。 - (2)二重平衡型差動増幅器には、中間周波増幅回路の
差動増幅器の入力信号を入力とする差動増幅器のエミッ
タとそれぞれ抵抗を介して共通接続点に接続され、それ
ぞれの差動対が並列接続された回路を含む特許請求の範
囲第(1)項に記載の対数検波回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60245862A JPH0681005B2 (ja) | 1985-11-01 | 1985-11-01 | 対数検波回路 |
US06/800,831 US4680553A (en) | 1985-01-18 | 1985-11-22 | Intermediate frequency amplifier with signal strength detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60245862A JPH0681005B2 (ja) | 1985-11-01 | 1985-11-01 | 対数検波回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62105511A true JPS62105511A (ja) | 1987-05-16 |
JPH0681005B2 JPH0681005B2 (ja) | 1994-10-12 |
Family
ID=17139929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60245862A Expired - Lifetime JPH0681005B2 (ja) | 1985-01-18 | 1985-11-01 | 対数検波回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0681005B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01261008A (ja) * | 1988-02-29 | 1989-10-18 | Philips Gloeilampenfab:Nv | 線形増幅兼検波回路装置 |
JPH04354203A (ja) * | 1991-05-30 | 1992-12-08 | Nec Corp | 擬似対数if増幅器 |
-
1985
- 1985-11-01 JP JP60245862A patent/JPH0681005B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01261008A (ja) * | 1988-02-29 | 1989-10-18 | Philips Gloeilampenfab:Nv | 線形増幅兼検波回路装置 |
JPH04354203A (ja) * | 1991-05-30 | 1992-12-08 | Nec Corp | 擬似対数if増幅器 |
Also Published As
Publication number | Publication date |
---|---|
JPH0681005B2 (ja) | 1994-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3841428B2 (ja) | 電荷移送装置 | |
Seevinck et al. | A versatile CMOS linear transconductor/square-law function | |
Keskin et al. | Current-mode KHN filter employing current differencing transconductance amplifiers | |
EP0665639A1 (en) | Synchronous logarithmic amplifier | |
JPH04506286A (ja) | 対数増幅器 | |
JPH03228412A (ja) | 対数増幅回路 | |
AU651432B2 (en) | Logarithmic amplification circuit | |
JPS62105511A (ja) | 対数検波回路 | |
JPS6213843B2 (ja) | ||
JPH03196280A (ja) | 多入力演算増幅回路とそれを用いた積分回路 | |
Koukiou et al. | Modular filter structures using current feedback operational amplifiers | |
US7180357B2 (en) | Operational amplifier integrator | |
US2995304A (en) | Electrical multiplying circuit | |
JPS60104265A (ja) | Rmsコンバ−タ | |
JPH0158893B2 (ja) | ||
Lata et al. | Cascadable current-mode biquads | |
Bhardwaj et al. | New electronically/resistively tunable floating emulators to realize memristor and inverse memristor | |
Sotner et al. | Electronically Controllable Audio Equalizers Based on Bilinear Immittances Utilizing CMOS Voltage Differencing Current Conveyor | |
JP3036121B2 (ja) | 擬似対数if増幅器 | |
TWI721814B (zh) | 差分至單端轉換器 | |
Sotner et al. | Fractional-Order Asymptotical Phase Shifter with Flat Magnitude Response | |
RU2292637C1 (ru) | Дифференциальный усилитель с повышенным ослаблением синфазного сигнала | |
JPS62161207A (ja) | 対数増幅回路 | |
JPH0691375B2 (ja) | ビ−ト検出回路 | |
JPH02137408A (ja) | Dcフィードバック回路 |