JPS62161207A - 対数増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、受信電界強度の検出などに用いられる対数増
幅回路に関する９特に、自動車電話への利用に適する。

〔概　要〕

本発明は、入力信号の値に対応する対数値を有する出力
信号を生成する対数増幅回路において、折れ線近似によ
る対数特性を実現する回路単位をコンデンサを含まない
ＩＣ回路で構成して多段化を容易にすることにより、 折れ線近似による対数特性を改善することができるよう
にしたものである。

〔従来の技術〕

従来例対数増幅器では、多段増幅器の各段の出力信号を
整流加算し、折れ線近似により対数特性を実現すること
が多い。第５図に従来例回路構成を示す。この図で端子
５が対数出力端子である。

（文献） 第５図に示した従来例回路は、 「マイクロエレクトロニクス・アンド・リライアビリテ
ィＪ　（Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ　ａｎｄ　
Ｒｅ１ｉａｂｉｌｉｔｙ）１６巻３４５〜３６６頁に拠
る。

〔発明が解決しようとする問題点〕

このような従来例対数増幅器では、一般に整流器回路に
コンデンサを必要とし、このコンデンサの占有面積が大
きくＩＣ化されたチップサイズの増大の原因になり、あ
るいはコンデンサをＩＣ外部に外付けする場合には端子
が増える欠点があった。また、折れ線近似により対数特
性を改善するためには整流器の個数を増やす必要があり
、この欠点が一層顕著になる。また、一般に大振幅入力
信号に対して対数特性の直線性のよい回路を実現するこ
とも困難であった。

本発明はこのような欠点を除去するもので、コンデンサ
を用いない回路構成として、折れ線近似による対数特性
が改善された対数増幅回路を提供することを目的とする
。

〔問題点を解決するための手段］ 本発明は、入力信号の値に対応する対数値を有する出力
信号を生成する対数増幅回路において、第一差動増幅器
（ＱＪｏ＋　、Ｑｉ。２）と、この第一差動増幅器に対
応して設けられ、この第一差動増幅器の出力が第一の入
力に接続された第二差動増幅器（Ｊｏｘ　、ＱＪｏａ　
、Ｊｏｓ　、ＱＪｏｈ　）と、この第一差動増幅器の入
力が第二の入力に接続された第三差動増幅器（Ｑ　、ｔ
　＋””　Ｑ　ｉ□、）とを含む二重平衡型差動増幅器
とを備えた両波整流回路の複数個と、この両波整流回路
の正相電流を加算する加算回路（Ｑ００１　、Ｑ００２
　）とを備え、上記第−差’ＪｏｌＪ増幅器は縦続接続
され、上記第三差動増幅器は、エミッタサイズがほぼ等
しい一組の第一のトランジスタ対と、この第一のトラン
ジスタ対に並列接続され、エミッタサイズが異なる偶数
個の第二のトランジスタ対とを備えたことを特徴とする
。

〔作　用〕

この回路の出力電流■。は、 ただし、 Ｉｉ　’；　ｌ１ｌ−Ｃｉ　（Ｄｉ十Ｅｉ）、ＣＨ−ｔ
ａｎｈ　（Ｖ　ｉ　　／　２　ＶＴ　）　、Ｄ　Ｈ−ｔ
ａｎｈ　（■ｒ−ｌ／　２　ｇ　ｏ””　Ｖ　Ｔ）、Ｅ
；　＝ｔａｎｈ　（Ｖ；−＋／　２　Ｖ７　）、Ｉ、・
・・第ｉ段差動増幅器出力電流、■、・・・第ｉ段差動
増幅器の出力電圧、Ｖ　ｉ　−１・・・第ｉ−１段差動
増幅器の出力電圧、ＶＴ　・・・Ｋ　Ｔ　／　ｑ Ｋ・・・ボルツマン定数 Ｔ・・・絶対）晶度、 ｑ・・・単位電子電荷、 ｇｏ・・・第ｎ段差動増幅器の利得 であり、上記第１項による折れ線近似の対数特性と第２
項による折れ線近似の対数特性とは、対数特性の近似の
１貝なねれるところで相殺され、対数特性の直線性が改
善される。

〔実施例〕

以下、本発明実施例回路を図面に基づいて説明する。

第１図は本発明第一実施例回路の構成を示す回路接続図
である。この実施例回路はｎ段の両波整流器と加算回路
とを備え、両波整流器は差動増幅器と二重平衡型差動増
幅器とを含む。この二重平衡型差動増幅器は例えば第ｎ
段では、三組のトランジスタ対Ｑ。１、Ｑｎ２；Ｑｌｌ
：ｌ、Ｑｌ、１４：Ｑｌｌ５、Ｑ、、６を備え、トラン
ジスタＱ　１１１％　Ｑｎｚ　：　Ｑｎ：＋、Ｑ、Ｘ４
；Ｑ７．およびＱ、、６のそれぞれのエミッタサイズ２
よ１：ｌ：ｌ：に：ｋｌであり、トランジスタＱＬｌ１
、Ｑ、ａおよびＱ、、１、Ｑ、、、に接続される定電流
源の供給電流はトランジスタンジスタＱ　Ｂ　ｌ　％　
Ｑ　ｎ　ｚにＩｆ　絖される定電流源の供給電流に対し
て１／２である。

さて、トランジスタＱｎｌおよびＱｎｚと定電流源Ｌｌ
とからなる差動増幅器のそれぞれのコレクタ電流をＩ　
ＣＩｔｌおよびＩ　Ｃｎ２　とおき、トランジスタＱ、
、３およびＱ、、４と定電流源Ｔ、、、／２とからなる
差動増幅器のそれぞれのコレクタ電流をＩ　（ｒ＋：ｌ
およびＩ　Ｃ１１４とおき、トランジスタＱ１６、Ｑ　
ｎｂと定電流源ｌ、、Ｉ／２とからなる差動増幅器のそ
れぞれのコレクタ電流を１，１．およびＩ　Ｃｌｌ６　
とおくと、第１図で、 Ｉ　ｐ＝ｉ　ｐ’　　＋Ｉ　、／／ Ｉ　ｑ　＝Ｉ　ｑ　’　　＋　Ｉ　ｑ　”と示され、 ｘ　、Ｉ　　　＋　、１ ”　（Ｉｃｎｚ　　”　ＩＣＩｔｓ）　　　（ＩＣ，１
４”　ＩＣ１１６）＋　（（１＋ｋＡ）−’−（１４ｋ
Ｂ）　−’）　）１、、（Ａ−Ｂ） 一□−−−−−−−−−・−■ に＋　−＋　Ａ　＋　Ｂ ただし、 Ａ　＝ｅｘｐ（Ｖｒ＋−＋　／　Ｖｔ　）Ｂ　＝ｅｘｐ
（Ｖｎ−＋　／　ＶＴ　）が求まる。

ここで、Ｖ　Ｂ　−１は第（ｎ−１）段の差動増幅器の
出力電圧であり、また ただし、 Ｋ：ポルツマン定数 Ｔ：絶対温度 ｑ：単位電子電荷 であり、さらに、トランジスタの直流電流増幅率は十分
大きい値である。

次に、０式をＶ、、−１で微分して■、−、＝Ｑとおく
　と、 ■ア　　　　　　　　　　　　１ ’ｋ　　＋　　　−＋　　２ が求まる。

一方、ｋ＝１とおくと、０式より ＝Ｉ　ｆｌ＋／　２　Ｖア　　　　　　　　　・−・・
・・−・・■が求まる。

第３図にＩ　ＣＩ’ｌｌ、ｒ　ｃ、、Ｚ、ｆ　ｃｎ３、
Ｉ　Ｃ１１４、■。。３、［ｃｎ＆およびｒ、’　−ｒ
９’　（ｋ＝４）Ｉｐ’　−１゜（ｋ＝０）を示す。図
に示すように、本方式によれば、二重平衡型差動増幅器
を構成する差動増幅器の動作最大人力信号レベルＶｆｉ
−＋が改善される。

これはこの差動増幅器の利得を小さくしていることによ
る。

次に、トランジスタＱ１１゜、　、、Ｑ、、Ｏ４、Ｑ１
１０５、およびＱ、、。、のコレクタ電流をそれぞれＩ
　Ｃｎ。３、Ｉ　Ｃｎ０４、Ｔ　ｃｎ０５およびＩ　ｃ
、、ｏｂとすると、トランジスタＱ、ｌｆｆ、Ｑ、１４
、Ｑ、Ｉ５、Ｃ７６および定電流源Ｔｎ１７２．１□／
２による出力電流への寄与分１′は、Ｉ　ｎ　’　＝１
　ｃ、、ｏｐ’　＋　Ｉ　ｃｎＯ５’−（１・・０４’
＋Ｉ・ｎＯ％’　） ＝ｔａｎｈ（Ｖ、　　／　２　　ｖＴ）（ｒｐ’　　−
１ｐ’　　）・−−−−−・・−・■ で示される。

したがって、二重平衡型差動増幅器の動作最大入力信号
レベルはｖｎ）ｖＲ−１すなわちｇｏが大きいので、（
１，’　−１９’　）で決定される。

また、トランジスタＱｈ、、およびＱ、、。２と定電流
源！、の差動増幅器による効果も同様であり、出力電流
へ寄与する電流１７″は Ｉ　Ｂ　”　＝　Ｉ　ｃ、、０３”　＋　Ｉ　（ｎＯ５
”’　（Ｉ　ｃｎ０４”　＋　Ｉ　ｃｎＯ５”　）−Ｌ
ａｎｈ（Ｖ、／２ｖｔ）（ｒ、”　−１，”）−・・−
・・・−■ で求まる。

したがって、第ｎ段出力型２Ａ　Ｉ−は両片の和である
から １、ｌ＝　１．’　＋　Ｉ、”　　　　　　　　、、−
而−−−−−■になる。

ここで、二重平衡型差動増幅器の第一の入力Ｖ、。

と第二の入力Ｖ、、−１とはトランジスタＱＩ、ｏ＋お
よびＣ１−ｏｚと抵抗ＲｎｌおよびＲｎ２と、定電流源
Ｉ。７とで構成される差動増幅器により位相が同相にな
るので、二重平衡型差動増幅器の動作は同相入力の乗算
器として動作し、加算回路への入力電流Ｉ７は入力信号
波形に対して両波整流波形になる。また、第１段から第
（ｎ−１）段の両波整流器についても同様であり、かつ
すべての両波整流器の出力が同相であるので、加算回路
の出力電流Ｉ。は、Ｉｎ　＝Ｉｎ　’　＋ＩＦＩ　”で
あるから、で示される。

また、トランジスタＱ、、、、およびＱｌ。２と、抵抗
値Ｒ０の抵抗および抵抗値Ｒ７２の抵抗と、定電流源■
。、とで構成される第ｎ段の差動増幅器の利得ｇ０は、 ｇ　ｏ　＃Ｉ　ｏ、ｌＲ，ｌ＋／　４　Ｖｔ　　　　　
’−’−’−■ただし、Ｒ，ｌ、＝Ｒ，□ また、 （（ｋ　＋　−）　＋　２）／４　＝　ｇｏＩ／Ｚ−・
・−・・−・−［相］ なる関係に設定すれば、入力信号■。−０に対する電流
の変化は、 −・−・−・−■ で示される。ここで、０式は １、Ｉ＃■、、・Ｃｆｉ　（Ｄ　ｆｉ　＋　Ｅｆｉ）　
　　−−−−−−−６ただし、 Ｃｌ１＝ｔａｎｈ　（Ｖｎ　／　２　Ｖｔ　）Ｄ１１’
　＝ｔａｎｈ　（ｖＩ、−＋／　２　ｇ　ｏ”２ＶＴ　
）Ｅ、ｌ　　＝ｔａｎｈ　　（Ｖｎ−＋　　／　２　Ｖ
ｒ　　）で近似される。したがって、出力電流Ｉ０はす
べての電流の和で示されるので、 一−−−−−−−−・−＠ ただし、 Ｃ４＝ｔａｎｈ　（ＶＨ／　２　Ｖｔ　）ＤＨ＝ｔａｎ
ｈ　（Ｖｔ−＋／　２　ｇｏ”２Ｖｔ　）Ｅ；　＝ｔａ
ｎｈ　（Ｖｔ−＋　／　２　Ｖｔ　）Ｖ　１−１　＝　
Ｖ　ＩＮ とする。

このように、対数増幅器の出力は信号■、−１に対して
Ｖ；−＋　／２　ｇｏｌ／２ｙ、の関数形とＶ；、／２
ＶＴの関数形の和で示される。ここで■；−＋　／　２
　ｇ　Ｏ””ＶＴ −（Ｖｉ−１／ｇＱ””　）／２　ｖＴてあり、人力信
号Ｖ　Ｉ　Ｎを対数で示せばｇ。１′の対数分だけシフ
トすることになる。すなわち、による折れ線近似の対数
特性は Ｚ　１０　ｔａｎｋ　　（Ｖ４／２　　Ｖ７　）ｔａｒ
７ｈ　（Ｖ’１−＋　／２Ｖ丁　）ｉ＝＋ による折れ線近似の対数特性とは、対数特性の近似が損
なわれるところが相殺されて、直線性のよい対数特性が
得られる。

また、差動増幅器にエミッタ抵抗が挿入されていないの
で、エミッタ抵抗による電圧低下分がない分だけ電源電
圧が下げられる効果がある。

次に、第２図は本発明第二実施例回路の構成を示す回路
接続図である。

ここで、 （（ｋ＋　　＋　　　　　　）＋２）　　／　４−（ｇ
ｏ’柑ν″ｋ。

−・−−一−−−−■ とおくと、対数増幅器の出力電圧は、第ｊ段の辿波整流
器による出力電流Ｉ０への寄与は正相比ブのみ加算すれ
ば上述の差動出力を加算する場合Ｃ半分になると近似し
てもよい。

したがって、第ｊ段の定電流源の値を■、い　ｌ４．／
２、■ＪＩ／２・・・、とすると−（ｔａｎｈ　　（Ｖ
　ｊ−＋／２　　ｇｏ　　”　−１”ｖｔ）＋ｔａｎｈ
　（Ｖｊ−＋／２　ｇｏ’−””　Ｖｔ）”＋　ｔａｎ
ｈ　（Ｖ　Ｊ−＋　／　２　Ｖｔ　）　）−・−・−・
・・・［相］ と示される。

ただし、Ｖ、は無信号時（ＶＩＮ”０）の出力電圧値で
ある。

０式は入力信号ｖ０を対数で示せばｇ　０１　／　ｌＩ
の対数値ずつシフトさせたｍ本の折れ線近似した対数曲
線の平均値を表すので対数特性はほとん、ど直１　　線
に近づく。

１　　　また第４図は第２図に示す構成でｍ＝３のとき
の回路のレイアウトを示す。図に示すように、同一コレ
クタ内に複数のトランジスタを形成することができるの
で、チップサイズの増大は小さい。

例えばトランジスタＱ、。、およびＱ、。４　　；　Ｑ
ｊ０４およびＱｌ。６　　；　Ｑｊ＋、Ｑｉ３、Ｑ４７
、ＱＪ７、ＱＪ、；Ｑ、、Ｑ　ｊ４　；　ＱＪｈ、　Ｑ
ｊｌｌおよびＱｊ＋ｏ　　；　ＱＯＯＩおよびＱｏ。２
などは同一コレクタ内に形成することＴ） ができる。

〔発明の効果〕

−本発明は以上説明したように、高精度の対数増幅器を
ＩＣ回路に適した構成で実現することができ、しかも整
流器にコンデンサを必要としないので小さなチップ面積
で実現することができる効果がある。また、最大入力信
号レベルを高くすることができ最小入力信号レベルも低
いので、高ダイナミツクレンジの対数増幅器を実現する
ことができる効果がある。また差動対にエミッタ抵抗が
挿入されていないので、低い電源電圧でも動作を可能に
する効果がある。

【図面の簡単な説明】

第１図は本発明第一実施例回路の構成を示す回路接続図
。 第２図は本発明第二実施例回路の構成を示す回路接続図
。 第３図は第一実施例回路の動作を示す特性図。 第４図は第二実施例回路のレイアウトを示す平面図。 第５図は従来例回路の構成を示す回路接続図。 特許出願人　日本電気株式会社− 代理人　　弁理士　井　出　直　孝。 実施例の特性 篇３　図

Claims (1)

【特許請求の範囲】
1. （１）入力信号の値に対応する対数値を有する出力信号
   を生成する対数増幅回路において、 第一差動増幅器（Ｑ＿ｊ＿０＿１、Ｑ＿ｊ＿０＿２）と
   、この第一差動増幅器に対応して設けられ、この第一差
   動増幅器の出力が第一の入力に接続された第二差動増幅
   器（Ｑ＿ｊ＿０＿３、Ｑ＿ｊ＿０＿４、Ｑ＿ｊ＿０＿５
   、Ｑ＿ｊ＿０＿６）と、この第一差動増幅器の入力が第
   二の入力に接続された第三差動増幅器（Ｑ＿ｊ＿１〜Ｑ
   ＿ｊ＿２＿ｍ）とを含む二重平衡型差動増幅器とを備え
   た両波整流回路の複数個と、 この両波整流回路の正相電流を加算する加算回路（Ｑ＿
   ０＿０＿１、Ｑ＿０＿０＿２）と を備え、 上記第一差動増幅器は縦続接続され、 上記第三差動増幅器は、 エミッタサイズがほぼ等しい一組の第一のトランジスタ
   対と、 この第一のトランジスタ対に並列接続され、エミッタサ
   イズが異なる偶数個の第二のトランジスタ対と を備えたことを特徴とする対数増幅回路。