JPS62293807A - 対数if増幅回路 - Google Patents
対数if増幅回路Info
- Publication number
- JPS62293807A JPS62293807A JP61137415A JP13741586A JPS62293807A JP S62293807 A JPS62293807 A JP S62293807A JP 61137415 A JP61137415 A JP 61137415A JP 13741586 A JP13741586 A JP 13741586A JP S62293807 A JPS62293807 A JP S62293807A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- output
- amplifier
- stage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 abstract description 13
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
& 発明の詳細な説明
電界を表示する対数IF増幅器回路に関する。
従来の対数IF増幅回路の構成は、第5図に示すように
1多段の増幅器(トランジスタQl〜QIOから成る第
1段、Qll〜Q19から成る第2段、Q20〜Q27
から成る第3段)の各段の出力をコンデンサC8、C9
、CIOを介して整流し、夫々の段の整流電流を加算し
て対数特性を近似していた。この捉来例は、マイクロエ
レクトロニクス・アンド・リライアビリティ(Mtcr
oalectronies and Re1iab
ility )の第16巻(1977) の345〜
366 ページに記載されている。
1多段の増幅器(トランジスタQl〜QIOから成る第
1段、Qll〜Q19から成る第2段、Q20〜Q27
から成る第3段)の各段の出力をコンデンサC8、C9
、CIOを介して整流し、夫々の段の整流電流を加算し
て対数特性を近似していた。この捉来例は、マイクロエ
レクトロニクス・アンド・リライアビリティ(Mtcr
oalectronies and Re1iab
ility )の第16巻(1977) の345〜
366 ページに記載されている。
上述した従来の対数IF増幅器では、交流信号の整流は
ダイオード(Q28.Q29.Q30゜Q32 、Q3
3 、Q34 、Q35 、Q36 。
ダイオード(Q28.Q29.Q30゜Q32 、Q3
3 、Q34 、Q35 、Q36 。
Q37)を使って行っているので特に温度特性が悪くな
シ、温度特性を補償するためには、回路が複雑になると
いう欠点がある。また整流器は上述のようにダイオード
を用いる半波整流方式であることによシ、各々のコンデ
ンサ(C8、C9。
シ、温度特性を補償するためには、回路が複雑になると
いう欠点がある。また整流器は上述のようにダイオード
を用いる半波整流方式であることによシ、各々のコンデ
ンサ(C8、C9。
Cl0)が必要であ、9、IFの周波数を下げると大き
なコンデンサが必要となる。従って上述のコンデンサを
IC内に形成する場合にはチップサイズが大きくなる。
なコンデンサが必要となる。従って上述のコンデンサを
IC内に形成する場合にはチップサイズが大きくなる。
またコンデンサを外付けにしてチップサイズを小さくす
るためには各段毎に外付はコンデンサが必要とガるため
外付はコンデンサ用の端子が増えてIC化には不利であ
った。
るためには各段毎に外付はコンデンサが必要とガるため
外付はコンデンサ用の端子が増えてIC化には不利であ
った。
一方、入力信号検出電圧の対数特性に対する偏差を小さ
くするためには一般的に上述した差動増幅器1段車シの
利得を下げて、かつ多段化する必要があシ、コンデンサ
も整流器の段数だけ必要となる欠点があった。
くするためには一般的に上述した差動増幅器1段車シの
利得を下げて、かつ多段化する必要があシ、コンデンサ
も整流器の段数だけ必要となる欠点があった。
本発明の対数IF増幅回路は、差動増幅器の出力が順次
次段の入力となるように接続されるn段の差動増幅器と
、それぞれの差動増幅器の入出力に接続されるトランジ
スタのエミッタサイズかに:1の差動対が2対それぞれ
同一サイズのトランジスタのコレクタが共通に接続され
、入力が互いに逆である〆2(n+1)対の差動対と、
それぞれの差動対のエミッタ面積係数が1のトランジス
タのコレクタ電流を加算する加算回路とを有している。
次段の入力となるように接続されるn段の差動増幅器と
、それぞれの差動増幅器の入出力に接続されるトランジ
スタのエミッタサイズかに:1の差動対が2対それぞれ
同一サイズのトランジスタのコレクタが共通に接続され
、入力が互いに逆である〆2(n+1)対の差動対と、
それぞれの差動対のエミッタ面積係数が1のトランジス
タのコレクタ電流を加算する加算回路とを有している。
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例を示す回路図である。
第1段から第n段の差動増幅器Al〜AnはIF増幅器
を構成し、入力信号V!Nを層成増幅してV2O丁(=
Vn)として出力する。一方、エミッタサイズに:1(
k>1)のトランジスタ対で構成される第1から第n+
1の2対の差動対Bl〜Bn−1−tは各段の差動増幅
器の入力信号又は出力信号を入力としている。ここでト
ランジスタQts+Qts+Qss s Q 2−m”
” s Qnx * Q” p Q ” ”+”e Q
”’ +’はエミッタ面積がk @ 6o であシ、ト
ランジスタQ14 #Q111 ;Q*4*Qts @
−;Qn4+Qns ;Qn+1,4 t Qn+1.
Isはエミッタ面積が50である。
を構成し、入力信号V!Nを層成増幅してV2O丁(=
Vn)として出力する。一方、エミッタサイズに:1(
k>1)のトランジスタ対で構成される第1から第n+
1の2対の差動対Bl〜Bn−1−tは各段の差動増幅
器の入力信号又は出力信号を入力としている。ここでト
ランジスタQts+Qts+Qss s Q 2−m”
” s Qnx * Q” p Q ” ”+”e Q
”’ +’はエミッタ面積がk @ 6o であシ、ト
ランジスタQ14 #Q111 ;Q*4*Qts @
−;Qn4+Qns ;Qn+1,4 t Qn+1.
Isはエミッタ面積が50である。
トランジスタQ14 +Qxs p Qni +Qzs
;+−弓Qn4+ Qni z Qn+1..4p
Qn+t−のおのおののコレクタ電流はトランジスタQ
01 + Q Ofから成る加算回路1で加算され、
抵抗R(11で電圧vtooに変換されるとともにコン
デンサCOtによシ平滑化され直流電圧となっている。
;+−弓Qn4+ Qni z Qn+1..4p
Qn+t−のおのおののコレクタ電流はトランジスタQ
01 + Q Ofから成る加算回路1で加算され、
抵抗R(11で電圧vtooに変換されるとともにコン
デンサCOtによシ平滑化され直流電圧となっている。
ここでエミッタサイズかに:1(k>1)の第iの2対
の差動対・(i=1゜・・・、n+1)Kついて考えて
みる。
の差動対・(i=1゜・・・、n+1)Kついて考えて
みる。
第i−1段の差動増幅器の出力電圧をVi−1トランジ
スタQi4.Qisのコレクタ電流を”ei4+”ef
s+その和をIf とすると、 ” ” Ic14+ Ic1s αy lit ■ 但し VT: k丁/q ■ここでk
はボルツマン定数であり、Tは絶対温度qは単位電子電
荷である。
スタQi4.Qisのコレクタ電流を”ei4+”ef
s+その和をIf とすると、 ” ” Ic14+ Ic1s αy lit ■ 但し VT: k丁/q ■ここでk
はボルツマン定数であり、Tは絶対温度qは単位電子電
荷である。
■弐において
coah (V l /v丁) = cogh (−v
i /Vヤ) ■となシ偶関数である。従って0式で表
わされるIfは入力電圧Vi−sに対してVi−x=0
で折シ返した特性と表る。第2図Kk=3のときのVi
−xとIiの関係を示し、Vi−1が変化したときのI
tの変化を時間tの変化で示しである。この図から明ら
かなように■によ)本回路は両波整流特性と大入力に対
するリミッタ特性を持つことがわかる。
i /Vヤ) ■となシ偶関数である。従って0式で表
わされるIfは入力電圧Vi−sに対してVi−x=0
で折シ返した特性と表る。第2図Kk=3のときのVi
−xとIiの関係を示し、Vi−1が変化したときのI
tの変化を時間tの変化で示しである。この図から明ら
かなように■によ)本回路は両波整流特性と大入力に対
するリミッタ特性を持つことがわかる。
従って第1図においては各段の差動増幅器は利得を持っ
ているから、各差動対への入力レベルは後段はどレベル
が高くなっている。すなわち入力信号V I N の
増加に従って第n+1の2対の差動対を構成するトラン
ジスタQ n+z、4+ Qn+t、sのコレクタ電流
から順次飽和してリミッティングされて行く。このとき
に第n+1のコレクタ電流InヤsFiはとんど零とな
る。
ているから、各差動対への入力レベルは後段はどレベル
が高くなっている。すなわち入力信号V I N の
増加に従って第n+1の2対の差動対を構成するトラン
ジスタQ n+z、4+ Qn+t、sのコレクタ電流
から順次飽和してリミッティングされて行く。このとき
に第n+1のコレクタ電流InヤsFiはとんど零とな
る。
従って、トランジスタQ14 、 Qss ;Qza
。
。
Q xs ;−*−; Qn4. Qns’、Qn+1
.4. Qn+x、i のコレクタ電流を加算して平
滑化すれば入力信号レベルVIN に対して折れ線近似
された対数特性が得られる。ここで第iの2対の差動対
のコレクタ電流Iiは無信号時にはαFIit/(1+
k) となっておシ、大入力信号によシ飽和し、リミ
ッテングされると零となる。すなわち加算器の出力電流
■ となる。ここで記号の上のパーは直流信号であることを
示す。
.4. Qn+x、i のコレクタ電流を加算して平
滑化すれば入力信号レベルVIN に対して折れ線近似
された対数特性が得られる。ここで第iの2対の差動対
のコレクタ電流Iiは無信号時にはαFIit/(1+
k) となっておシ、大入力信号によシ飽和し、リミ
ッテングされると零となる。すなわち加算器の出力電流
■ となる。ここで記号の上のパーは直流信号であることを
示す。
例えばに=aとし、各段の差動増幅器の利得をGodB
とすると、工0の特性は第3図に示される。このときに VLOG ”Rot IO■ で示され、出力電圧VLOGは入力信号レベルVINK
対して折れ線近似された対数特性となる。
とすると、工0の特性は第3図に示される。このときに VLOG ”Rot IO■ で示され、出力電圧VLOGは入力信号レベルVINK
対して折れ線近似された対数特性となる。
また第1図に示す回路では電源電圧を低くでき、電源電
圧■cc = 1.5 V程度で回路を実現できる。
圧■cc = 1.5 V程度で回路を実現できる。
一方、第4図に示す加算回路1人のように変更すれば、
電源電圧は一層低く出来、電源電圧Vcc = 1.0
V でも第4図の回路と実現出来る。
電源電圧は一層低く出来、電源電圧Vcc = 1.0
V でも第4図の回路と実現出来る。
このときK
vLOQ:vCC−ROI IO■
となる。
また、第3図かられかるよう〈対数特性のダイナミック
レンジも、差動増幅器の段数を上げることで大きくでき
、対数特性の直線性も差動増幅器の利得とトランジスタ
のエミッタ面積係数kを設定することで改善できる。
レンジも、差動増幅器の段数を上げることで大きくでき
、対数特性の直線性も差動増幅器の利得とトランジスタ
のエミッタ面積係数kを設定することで改善できる。
また整流器の構成においては出力で1個のコンデンサC
OIを必要とするのみであ’)VLoaの出力端子を介
してIC外部に外付は出来るので、端子も増やさすKI
F周波数を低く出来る。
OIを必要とするのみであ’)VLoaの出力端子を介
してIC外部に外付は出来るので、端子も増やさすKI
F周波数を低く出来る。
以上説明したように本発明によれば、低いIF周波数か
ら動作し、電界検出電圧の温度特性に優れ、かつ低い電
源電圧で実現でき、しかも小さな回路規模で実現出来、
またコンデンサを省略出来てIC化が容易となるという
効果がもたらされる。
ら動作し、電界検出電圧の温度特性に優れ、かつ低い電
源電圧で実現でき、しかも小さな回路規模で実現出来、
またコンデンサを省略出来てIC化が容易となるという
効果がもたらされる。
第1図、第4図は本発明の実施例を示す回路図、第2図
は第1図における第iの2対の差動対の動作を示す特性
図、第3図は第1図に示す回路の特性図、第5図は従来
例の回路図である。 A1〜An・・・・・・差動増幅器、Bl−Bn+1・
・・・・・差動対、1.IA・・・・・・加算回路。 τ 帛2 図
は第1図における第iの2対の差動対の動作を示す特性
図、第3図は第1図に示す回路の特性図、第5図は従来
例の回路図である。 A1〜An・・・・・・差動増幅器、Bl−Bn+1・
・・・・・差動対、1.IA・・・・・・加算回路。 τ 帛2 図
Claims (1)
- n段の差動増幅器のそれぞれの出力が順次次段の入力と
なる様に接続してIF増幅器を構成し、前記差動増幅器
の入出力にはそれぞれトランジスタのエミッタサイズの
比がk:1(k>1)なる差動対が2対、同一サイズの
トランジスタのコレクタを共通に接続され、入力が互い
に逆となるように接続されており、前記差動対のエミッ
タの面積係数が1であるトランジスタのコレクタ電流を
加算するようにしたことを特徴とする対数IF増幅回路
。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61137415A JPH0622304B2 (ja) | 1986-06-12 | 1986-06-12 | 対数if増幅回路 |
US07/057,145 US4794342A (en) | 1986-06-04 | 1987-06-03 | Intermediate frequency amplification circuit capable of detecting a field strength with low electric power |
CA000538715A CA1258499A (en) | 1986-06-04 | 1987-06-03 | Intermediate frequency amplification circuit capable of detecting a field strength with low electric power |
AU73814/87A AU589094B2 (en) | 1986-06-04 | 1987-06-04 | Intermediate frequency amplification circuit capable of detecting a field strength with low elecric power |
EP87108099A EP0248428B1 (en) | 1986-06-04 | 1987-06-04 | Intermediate frequency amplification circuit capable of detecting a field strength with low electric power |
KR1019870005649A KR910001372B1 (ko) | 1986-06-04 | 1987-06-04 | 중간 주파수 증폭 회로 |
DE8787108099T DE3783655T2 (de) | 1986-06-04 | 1987-06-04 | Zwischenfrequenzverstaerkerschaltung kleiner elektrischer leistung zur bestimmung einer feldstaerke. |
HK1031/93A HK103193A (en) | 1986-06-04 | 1993-09-30 | Intermediate frequency amplification circuit capable of detecting a field strength with low electric power |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61137415A JPH0622304B2 (ja) | 1986-06-12 | 1986-06-12 | 対数if増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62293807A true JPS62293807A (ja) | 1987-12-21 |
JPH0622304B2 JPH0622304B2 (ja) | 1994-03-23 |
Family
ID=15198099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61137415A Expired - Lifetime JPH0622304B2 (ja) | 1986-06-04 | 1986-06-12 | 対数if増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0622304B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03228412A (ja) * | 1990-02-01 | 1991-10-09 | Nec Corp | 対数増幅回路 |
JPH04273708A (ja) * | 1991-02-28 | 1992-09-29 | Nec Corp | 対数増幅回路 |
US5471166A (en) * | 1993-07-13 | 1995-11-28 | Nec Corporation | Logarithmic amplifying circuit using quadritail cells |
US5506537A (en) * | 1993-07-14 | 1996-04-09 | Nec Corporation | Logarithmic amplifying circuit based on the bias-offset technique |
US5631594A (en) * | 1995-07-18 | 1997-05-20 | Nec Corporation | Tunable logarithmic amplifier circuit using cascaded triple-tail cells |
-
1986
- 1986-06-12 JP JP61137415A patent/JPH0622304B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03228412A (ja) * | 1990-02-01 | 1991-10-09 | Nec Corp | 対数増幅回路 |
JPH04273708A (ja) * | 1991-02-28 | 1992-09-29 | Nec Corp | 対数増幅回路 |
US5471166A (en) * | 1993-07-13 | 1995-11-28 | Nec Corporation | Logarithmic amplifying circuit using quadritail cells |
US5506537A (en) * | 1993-07-14 | 1996-04-09 | Nec Corporation | Logarithmic amplifying circuit based on the bias-offset technique |
US5631594A (en) * | 1995-07-18 | 1997-05-20 | Nec Corporation | Tunable logarithmic amplifier circuit using cascaded triple-tail cells |
Also Published As
Publication number | Publication date |
---|---|
JPH0622304B2 (ja) | 1994-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3681618A (en) | Rms circuits with bipolar logarithmic converter | |
EP0620639A1 (en) | Variable gain amplifier for low supply voltage | |
JPH04506286A (ja) | 対数増幅器 | |
US5677561A (en) | Temperature compensated logarithmic detector | |
US5081378A (en) | Logarithmic amplifier | |
US4187537A (en) | Full-wave rectifier | |
JPS62293807A (ja) | 対数if増幅回路 | |
JPS60216612A (ja) | 信号利得制御装置 | |
JPH057883B2 (ja) | ||
US3917991A (en) | Differential circuit with improved signal balance | |
US4906915A (en) | Voltage to absolute value current converter | |
US11321543B2 (en) | Logarithmic amplifier | |
US4377792A (en) | Compander system | |
US4689580A (en) | Active filter circuit | |
JPH0527282B2 (ja) | ||
JPS62296610A (ja) | 対数if増幅回路 | |
JPH0451084B2 (ja) | ||
US5914639A (en) | Amplifier with common base input stage | |
JPS5845847B2 (ja) | 雑音低減回路 | |
JPS60239109A (ja) | 演算増幅器 | |
JPS61295701A (ja) | 差動増幅回路型検波器 | |
JPS6351604B2 (ja) | ||
JPS6248927B2 (ja) | ||
JPS63102503A (ja) | 二重平衡変調回路 | |
JPH0441525B2 (ja) |