JPS5845847B2 - 雑音低減回路 - Google Patents
雑音低減回路Info
- Publication number
- JPS5845847B2 JPS5845847B2 JP51104837A JP10483776A JPS5845847B2 JP S5845847 B2 JPS5845847 B2 JP S5845847B2 JP 51104837 A JP51104837 A JP 51104837A JP 10483776 A JP10483776 A JP 10483776A JP S5845847 B2 JPS5845847 B2 JP S5845847B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- noise reduction
- logarithmic compression
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
本発明は、レベル圧縮伸長による雑音低減回路に関し、
詳しくはその制御信号系を構成する対数圧縮回路の温度
補償に関するものである。
詳しくはその制御信号系を構成する対数圧縮回路の温度
補償に関するものである。
第１図に雑音低減回路のレベル圧縮または復元伸長回路
の１例をブロック図で示す。
の１例をブロック図で示す。
第１図において１は利得制御回路、２は対数圧縮回路、
３は増幅器、４は全波整流平滑回路、５は指数伸長回路
を示す。
３は増幅器、４は全波整流平滑回路、５は指数伸長回路
を示す。
入力信号は利得制御回路１に入力されると同時に対数圧
縮回路２に入力され、対数圧縮回路２の出力は増幅器３
で必要量増幅され全波整流平滑回路４に入力される。
縮回路２に入力され、対数圧縮回路２の出力は増幅器３
で必要量増幅され全波整流平滑回路４に入力される。
全波整流平滑回路４は全波整流回路と電圧保持のための
時定数回路から成っており、対数圧縮された入力信号を
同一レベルの直流信号に変換している。
時定数回路から成っており、対数圧縮された入力信号を
同一レベルの直流信号に変換している。
得られた直流信号は指数伸長回路５により指数伸長され
、レベル制御信号として利得制御回路１に加えられ、結
果として入力信号はレベル圧縮または復元伸長されて出
力される。
、レベル制御信号として利得制御回路１に加えられ、結
果として入力信号はレベル圧縮または復元伸長されて出
力される。
ここで対数圧縮回路２は、ダイオードの電流電圧特性を
利用して対数圧縮を行なっているために、周囲温度が変
化するとダイオードの電流電圧特性が変化し対数圧縮回
路２の出力が変動する。
利用して対数圧縮を行なっているために、周囲温度が変
化するとダイオードの電流電圧特性が変化し対数圧縮回
路２の出力が変動する。
従って制御信号のレベルが変動し、利得制御回路１の出
力も変動する結果となる。
力も変動する結果となる。
従来、この対数圧縮回路２の温度変化分は、後段の増幅
器３の利得に温度特性をもたせて直接的に補償していた
。
器３の利得に温度特性をもたせて直接的に補償していた
。
しかし、このような従来方法を用いると、適切な補償カ
ーブを得難い、あるいは補償のための素子が高価である
等の欠点があった。
ーブを得難い、あるいは補償のための素子が高価である
等の欠点があった。
本発明の目的は、上記した従来技術の欠点をなくし、対
数圧縮回路の温度補償を単純かつ容易に行なわしめ、製
品化に適した雑音低減回路を提供するにある。
数圧縮回路の温度補償を単純かつ容易に行なわしめ、製
品化に適した雑音低減回路を提供するにある。
本発明は、対数圧縮回路の温度特性を直接的には補償せ
ずに、指数伸長回路５に逆の温度特性を持たせることに
より、制御信号としての温度補償を行なうもので、従来
方法と同等もしくはそれ以上の補償効果が得られるもの
である。
ずに、指数伸長回路５に逆の温度特性を持たせることに
より、制御信号としての温度補償を行なうもので、従来
方法と同等もしくはそれ以上の補償効果が得られるもの
である。
以下図面によって本発明の詳細な説明する。
第２図に本発明の具体的一実施例を示す。
第２図はレベル圧縮伸長回路の１例であり、１乃至５は
第１図と同一の構成であり、６は温度補償回路である。
第１図と同一の構成であり、６は温度補償回路である。
いまダイオード２ａの■Ｆの温度特性をａＶｏｌｔ／’
Ｃ１増幅器３の利得をＧとすると、全波整流平滑回路４
の入力電圧は、（ａＸＧ）Ｖｏｌｔ ／ ’Ｃの温度特
性をもつ。
Ｃ１増幅器３の利得をＧとすると、全波整流平滑回路４
の入力電圧は、（ａＸＧ）Ｖｏｌｔ ／ ’Ｃの温度特
性をもつ。
また全波整流平滑回路４のＦＥＴ ４ａのソース電圧の
抵抗分割比を１／Ｆとすると、指数伸長回路５の入力電
圧の温度特性は（ａ Ｘ Ｇ ） ／Ｆ Ｖｏｌｔ／
’Ｃとなる。
抵抗分割比を１／Ｆとすると、指数伸長回路５の入力電
圧の温度特性は（ａ Ｘ Ｇ ） ／Ｆ Ｖｏｌｔ／
’Ｃとなる。
従って対数伸長回路５を構成している差動増幅器の他方
の入力のベースバイアス電圧にも、（ａＸ Ｇ）／Ｆ
Ｖｏ ｌ ｔ／ ℃なる温度特性を与えることにより、
指数伸長回路５の出力は温度特性を持たず、対数圧縮回
路２を直接温度補償した場合と同様の効果が得られる。
の入力のベースバイアス電圧にも、（ａＸ Ｇ）／Ｆ
Ｖｏ ｌ ｔ／ ℃なる温度特性を与えることにより、
指数伸長回路５の出力は温度特性を持たず、対数圧縮回
路２を直接温度補償した場合と同様の効果が得られる。
すなわち、温度補償回路６の抵抗７および８の抵抗値を
それぞれＲ１，Ｒ２とし、棒償ダイオード９がｎ個の直
列ダイオードから成るとすると、（ａＸＧ）／Ｆ ：
Ｒ２／ （Ｒ１＋ Ｒ２）Ｘｎａ、すなわちｎ−Ｒ２／
（Ｒ１＋ Ｒ２） ＝Ｇ／ Ｆとなるようにｎ。
それぞれＲ１，Ｒ２とし、棒償ダイオード９がｎ個の直
列ダイオードから成るとすると、（ａＸＧ）／Ｆ ：
Ｒ２／ （Ｒ１＋ Ｒ２）Ｘｎａ、すなわちｎ−Ｒ２／
（Ｒ１＋ Ｒ２） ＝Ｇ／ Ｆとなるようにｎ。
Ｒ１およびＲ２を設定することにより、対数圧縮回路２
の温度補償を可能ならしめるものである。
の温度補償を可能ならしめるものである。
なお対数圧縮回路にトランジスタをダイオード接続で用
いている場合には、補償ダイオード９としてトランジス
タを用いることにより適切な補償が得られるものである
。
いている場合には、補償ダイオード９としてトランジス
タを用いることにより適切な補償が得られるものである
。
本発明により対数圧縮回路の温度補償が単純かつ容易に
可能となり、製品化に適した雑音低減回路を提供できる
ものである。
可能となり、製品化に適した雑音低減回路を提供できる
ものである。
第１図は雑音低減回路のブロック図、第２図は本発明の
温度補償回路を有した雑音低減回路の一実施例を示す。 １・・・・・・利得制御回路、２・・・・・・対数圧縮
回路、３・・・・・・増幅器、４・・・・・・全波整流
平滑回路、５・・・・・・指数伸長回路、６・・・・・
・温度補償回路、７，８・・・・・・抵抗、９・・・・
・・補償ダイオード。
温度補償回路を有した雑音低減回路の一実施例を示す。 １・・・・・・利得制御回路、２・・・・・・対数圧縮
回路、３・・・・・・増幅器、４・・・・・・全波整流
平滑回路、５・・・・・・指数伸長回路、６・・・・・
・温度補償回路、７，８・・・・・・抵抗、９・・・・
・・補償ダイオード。
Claims (1)
- １ トランジスタあるいはダイオードの電流電圧特性を
利用して対数圧縮を行なう対数圧縮回路により圧縮され
た入力信号を、指数伸長回路にて伸長し、それによって
得られる信号を制御信号として利得制御回路に加えてレ
ベル制御するようになした雑音低減回路において、前記
対数圧縮回路のトランジスタあるいはダイオードの温度
補償を、差動増幅器にて構成される前記指数伸長回路の
１方のトランジスタのベースに抵抗及びダイオツドある
いはトランジスタからなる温度補償回路を接続し、該ト
ランジスタのベースバイアスに逆の温度特性をもたせて
行なわせることを特徴とする雑音低減回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51104837A JPS5845847B2 (ja) | 1976-09-03 | 1976-09-03 | 雑音低減回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51104837A JPS5845847B2 (ja) | 1976-09-03 | 1976-09-03 | 雑音低減回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5330851A JPS5330851A (en) | 1978-03-23 |
| JPS5845847B2 true JPS5845847B2 (ja) | 1983-10-13 |
Family
ID=14391461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51104837A Expired JPS5845847B2 (ja) | 1976-09-03 | 1976-09-03 | 雑音低減回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5845847B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425885Y2 (ja) * | 1987-02-18 | 1992-06-22 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3604832A1 (de) * | 1986-02-15 | 1987-08-20 | Standard Elektrik Lorenz Ag | Kompressor |
| JP2507664B2 (ja) * | 1990-04-23 | 1996-06-12 | 三菱電機株式会社 | 機関始動装置 |
-
1976
- 1976-09-03 JP JP51104837A patent/JPS5845847B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425885Y2 (ja) * | 1987-02-18 | 1992-06-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5330851A (en) | 1978-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4101841A (en) | Gain control circuit | |
| US4054849A (en) | Signal compression/expansion apparatus | |
| JPH0884037A (ja) | 対数増幅回路 | |
| JP2995886B2 (ja) | 対数増幅回路 | |
| JPS5831044B2 (ja) | カヘンリトクゾウフクキ | |
| US4550426A (en) | Method and means of detecting the presence of a signal representing voice and of compressing the level of the signal | |
| JPS58130609A (ja) | 利得制御信号の関数として入力信号に利得を与える装置 | |
| JPH0474882B2 (ja) | ||
| JPS5845847B2 (ja) | 雑音低減回路 | |
| JPH01318308A (ja) | 対数増幅器 | |
| US4377792A (en) | Compander system | |
| US4368425A (en) | System for and method of testing transistors | |
| EP0051362B1 (en) | Electronic gain control circuit | |
| JP2002517929A (ja) | 線形クワッド可変利得増幅器およびそれを実現するための方法 | |
| US4187478A (en) | Noise reduction system having specific encoder circuitry | |
| JPS62293807A (ja) | 対数ｉｆ増幅回路 | |
| JPS59172819A (ja) | 利得可変増幅器 | |
| US4758797A (en) | Amplifier with compressor and expander function for ground symmetrical electrical signals | |
| JPS584328Y2 (ja) | カスコ−ドブ−トストラップをかけた差動増幅器 | |
| US5914639A (en) | Amplifier with common base input stage | |
| JPH0422565Y2 (ja) | ||
| US4078256A (en) | Inversion using successive approximation | |
| JPS6145630Y2 (ja) | ||
| JPS6066511A (ja) | 対数圧縮増幅回路 | |
| JPH05267965A (ja) | 時定数回路 |