JPS6145630Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は信号の圧縮・伸長や線形リミツタ等の
レベル制御回路の改良に関するものである。

更に詳説すると、特に、変動する交流信号のレ
ベルを圧縮伸長するため、または、一定振幅に保
つための制御信号を発注する回路であるレベル検
出回路の改良に関するものである。

第１図は信号の圧縮・伸長回路（コンパンダ）
の基本回路を示し、信号入力端子１に印加された
入力交流信号は圧縮側Ａの可変利得増幅器
（VCA）２で増幅されるが、レベル検出器３で信
号のレベルが検出され、該検出器３の出力制御電
圧により増幅器２の利得が圧縮制御され、テープ
レコーダ等の伝送系５の入力端子４に供給され
る。また、伝送系５の出力端子６から出力される
信号は伸長側Ｂの可変利得増幅器７に供給される
と共に、レベル検出回路８へも供給され、レベル
検出回路で信号の大きさが検出され、該検出回路
の検出制御信号により可変利得増幅器７の利得が
制御され、先の圧縮信号を伸長して元の交流信号
レベルに復元する。

さて、信号の圧縮・伸長回路（コンパンダ）の
可変利得増幅器は、圧縮側Ａ回路の場合、制御信
号に対して利得変化が反比例するように、また伸
長側Ｂ回路の場合は、制御電圧に対して利得変化
が正比例するように構成されている。

次に第２図に示す線形リミツタ回路において
は、入力端子１０に印加された入力信号はレベル
検出回路１１で信号レベルが検出され、該回路の
検出制御信号に対して利得が反比例するように可
変利得増幅器１２を制御し、入力端子１０に印加
された入力交流信号の大きさの如何にかかわら
ず、出力端１３における出力信号レベルを一定に
保つ。

第３図はレベル検出回路を示し、１４は信号入
力端子である。一般にレベル検出回路は、第３図
に示すようにダイオード等の整流回路１５に平滑
用コンデンサ１６及び放電用抵抗１７が接続され
ることにより構成される。また、平滑された直流
信号に含まれるリツプルにより可変利得増幅器で
交流信号の歪が生じない程度の充放電時定数が選
ばれる。充電時定数は、整流回路１５が定電圧出
力型のものであれば、その出力インピーダンスと
コンデンサ１６の値で決まり、整流回路１５が定
電流出力型のものであれば、抵抗１７とコンデン
サ１６の値により決まる。また、放電時定数は、
いずれの型のものであつても、コンデンサ１６と
抵抗１７によつて決まる。

次にレベル検出回路と可変利得増幅器との従来
の接続形態を第４図に示す。更に具体的に説明す
ると、可変利得増幅器はトランジスタ２０，２１
の差動増幅器とそのエミツタ側の電流源回路１８
により構成され、レベル検出器の放電用抵抗器１
７に流れる電流をカレントミラー回路方式により
差動増幅器のエミツタ側の電流源とすることによ
り、入力端子１９と出力端子２２のあいだの増幅
率が変化する。

ここで第４図に示したレベル検出回路及び可変
利得増幅器が集積（IC）化される場合を考える
と、整流回路出力２３及び可変利得増幅器の制御
入力２４は入出力端子としてICのそれぞれのピ
ンに接続され、実際の使用状態では、コンデンサ
１６が外付けとなる構成が一般的であると考えら
れる。又、整流回路１５は定電圧出力型か定電流
出力型かのどちらか一方の定まつた型のものにな
る。もし例えば、整流回路１５が定電流型のもの
になつた場合は、前記説明のようにレベル検出回
路の充電時定数及び放電時定数は、どちらも、コ
ンデンサ１６の値Ｃと抵抗１７の値Ｒの積で決ま
り、τ＝CRとなる。実際に製品化されたレベル
制御用のICはピン数その他の制限により、第４
図に示した例のような構成のものが多い。そして
用途によつては、それで充分満足できる。しかし
オーデイオ用のコンパンダや線形リミツタの場
合、レベル検出回路においては、充電時定数は短
く、放電時定数はそれに比較して充分長く設定さ
れるのが望ましく、具体的には、充電は数ミリ
秒、放電は数十ミリ秒〜数百ミリ秒である。故に
整流回路１５が定電流出力型の場合には、第５図
に示すように端子２３からの整流電流出力は、抵
抗２５により電圧変換した後、ダイオード特性を
もつ電圧フオロア２６を経て、抵抗２７とコンデ
ンサ１６の直列回路に接続されるようにし、充電
または放電時定数を希望する任意の時定数に設定
できるよう構成すればよい。

斯る上述の構成の場合、充電時定数は（Ｒ・
R′／Ｒ＋R′）Ｃ、放電時定数はCRとなる。しか
し、ここで電圧フオロア２６のオフセツト電圧が
ないものと仮定しても、整流回路１５の出力は抵
抗２７と抵抗１７によつて分圧されて、可変利得
増幅器１８の制御入力と結合されるため、端子２
３と２４のあいだに単にコンデンサ１６が接続さ
れた本来の使用状態とは直流的なバイアス条件が
異なつてしまう。デイスクリート回路であれば、
それなりの対策を行なうことが可能であるが、
ICの場合は、内部回路を変えることができない
ため、直流条件が異なつてしまうと、本来の性能
を引き出すことができなくなるばかりでなく、レ
ベル検出出力と可変利得特性のあいだに大きな誤
差が生じることとなる。この問題を解決する方法
としては第５図の例における抵抗２５の値を適当
な値（例えばR₁＝R′＋Ｒ）に調整することが考
えられるのであるが、この場合、整流回路１５に
対する負荷条件が異つてしまい、動作範囲が狭く
なるという欠点がある。

本考案はこのような問題を解決する回路構成を
提供するものであり、第６図と共に本考案につい
て説明する。本考案の回路は、本来の使用方法で
ある端子２３，２４が接続された点にコンデンサ
が接続される場合と比較して、レベル検出回路及
び可変利得増幅器との直流的なバイアス条件が同
一であり、かつ整流回路１５に対する負荷条件も
同一になるよう構成するものである。整流回路１
５の電流出力を電圧変換する抵抗２５はIC内の
抵抗１７と同一の値とし、又理想ダイオード特性
を有する電圧フオロア２６出力はコンデンサ１６
にインピーダンス零Ｏで接続されるとともに、
IC内部の抵抗１７にも接続される。また、電圧
フオロア入力に接続された抵抗２５には並列にコ
ンデンサ２８が接続される。故にコンデンサ２８
をコンデンサ１６に対して１桁以上小さな値にす
ることにより、コンデンサ２８と抵抗２５で決ま
る速い充電時定数及びコンデンサ１６と抵抗１７
によつて決まる充分遅い放電時定数（充電時定数
に比較して）が得られる。尚、コンデンサ２８と
抵抗２５の放電時定数は、コンデンサ１６と抵抗
１７による放電時定数より充分短いので、無視す
ることができる。

このように本考案の回路構成によれば、整流回
路に対する負荷条件に関しては、同一の負荷抵抗
又、可変利得増幅器の制御入力（抵抗１７の片
側）との接続条件に関しては、整流回路と可変利
得増幅器の間に正確に利得が１である電圧フオロ
アが介在するだけであるため直流的なバイアス条
件がIC本来の使用状態とまつたく同じになり、
性能劣化や特性誤差を生じることなく、充放電時
定数を任意に設定することができる。

【図面の簡単な説明】

第１図は信号の圧縮伸長回路の基本回路を示す
ブロツク回路図、第２図は線形リミツタ回路を示
す図面、第３図はレベル検出回路を示す図面、第
４図は従来のレベル検出回路と可変利得増幅回路
の接続状態を示す回路図、第５図はレベル検出回
路と可変利得増幅回路の接続状態を示す回路図、
第６図は本考案のレベル制御回路を示す回路図で
ある。 １４……信号入力端子、１５……整流回路、１
６，２８……コンデンサ、１７……入力インピー
ダンス、１８，２０，２１……可変利得増幅回路
を構成する電流源回路と差動増幅回路、１９……
入力端子、２２……出力端子、２５……第１抵
抗、２６……理想ダイオード特性を有する電圧フ
オロア回路。

Claims (1)

【実用新案登録請求の範囲】
1. 交流信号を整流するための定電流型整流回路
   と、該整流回路に接続され入力端と接地間に第１
   コンデンサと第１抵抗よりなる並列回路が接続さ
   れると共に出力端と接地間に第２コンデンサが接
   続された理想ダイオード特性を有する電圧フオロ
   ア回路と、該電圧フオロア回路の出力制御電圧に
   より制御され且つ所定制御入力インピーダンスを
   有する可変利得増幅回路とを備え、前記第１抵抗
   の値を前記可変利得増幅回路の制御入力インピー
   ダンスと略等しくしてなる信号のレベル制御回
   路。