JPS6013585B2 - 信号圧縮伸長装置 - Google Patents
信号圧縮伸長装置Info
- Publication number
- JPS6013585B2 JPS6013585B2 JP52093221A JP9322177A JPS6013585B2 JP S6013585 B2 JPS6013585 B2 JP S6013585B2 JP 52093221 A JP52093221 A JP 52093221A JP 9322177 A JP9322177 A JP 9322177A JP S6013585 B2 JPS6013585 B2 JP S6013585B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- signal path
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【発明の詳細な説明】
本発明は、雑音低減方式の伝送装置であって、主信号路
である直通信号路(以下主信号路という)の出力に補助
的信号路(以下副信号路という)の出力を加算的または
減算的に結合することによって全体の伝送特性が構成さ
れるようになった伝送装置に関し、特にかかる伝送装置
における圧縮及び伸長装置に関する。
である直通信号路(以下主信号路という)の出力に補助
的信号路(以下副信号路という)の出力を加算的または
減算的に結合することによって全体の伝送特性が構成さ
れるようになった伝送装置に関し、特にかかる伝送装置
における圧縮及び伸長装置に関する。
音響機器等において信号路の雑音低減方式として、各種
の方式が提案されているが、SN比、ダィナミックレン
ジの改善を主たる目的とした信号の圧縮、伸長を行う方
式が一般的である。
の方式が提案されているが、SN比、ダィナミックレン
ジの改善を主たる目的とした信号の圧縮、伸長を行う方
式が一般的である。
主信号路および副信号路を有す和差方式の雑音低減方式
の一例としてドルビー社の方式があるが、これは副信号
路において高城フィル夕特‘性を有し、装置全体の特性
として、低レベルでは実質上、全域通過フィル夕であり
、高レベルにおいてのみ高城フィルタまたは低域フィル
夕となるように構成されている。
の一例としてドルビー社の方式があるが、これは副信号
路において高城フィル夕特‘性を有し、装置全体の特性
として、低レベルでは実質上、全域通過フィル夕であり
、高レベルにおいてのみ高城フィルタまたは低域フィル
夕となるように構成されている。
従って、低レベルでは、雑音低減は広帯域に及び、テー
プおよびディスク等の音響装置の雑音の低減には有用で
ある。第1図において和差方式による信号の圧縮信長伝
送装置の原理図を示した。この装置において、主信号路
の利得を1、副信号路の伝達関数をF(s)とすると、
信号圧縮プロセスと、伸長プロセスはそれぞれ第【1}
式、第■式で示される。昔(S)=1十F〈S) ・‐
‐…‐‐‐‘1’畠亭(S):.十声G) ………【
21上式よりEo(s)=Ei(s)となり、入力信号
に等しい出力信号が得られるものである。
プおよびディスク等の音響装置の雑音の低減には有用で
ある。第1図において和差方式による信号の圧縮信長伝
送装置の原理図を示した。この装置において、主信号路
の利得を1、副信号路の伝達関数をF(s)とすると、
信号圧縮プロセスと、伸長プロセスはそれぞれ第【1}
式、第■式で示される。昔(S)=1十F〈S) ・‐
‐…‐‐‐‘1’畠亭(S):.十声G) ………【
21上式よりEo(s)=Ei(s)となり、入力信号
に等しい出力信号が得られるものである。
第2図は、従来の圧縮伸長装置の具体的回路を示す。本
回路において、入力端子1には信号Ei(s)又はEr
(s)が供給される。入力端子1は加算器2の一方の入
力端子に接続し、加算器2の出力端子は利得K=1の逆
相増幅器3の入力端子に接続し逆相増幅器3の出力端子
は出力端子4に接続している。以上の径路が主信号路を
構成しているのである。一方副信号路は切替スイッチ5
、高域フィル夕6、正相増幅器7、重み関数増幅器8、
検波回路9及び可変インピーダンス素子10によって構
成されている。かかる装置の特徴は、副信号路入力部に
接続された高城フィル夕6の受けインピーダンスを可変
インピーダンス素子10で構成し、増幅器7の出力を重
み関数増幅器8に接続して検波回路9で信号検波を行な
い、前記可変インピーダンス素子10の制御を得るもの
で、この制御電圧は信号のレベルの大4・に比例しかつ
重み関数増幅器8を周波数特性に比例した直流電圧とな
る。この結果、副信号路全体の信号レベルに応じた周波
数特性が得られ圧縮または伸長が出来るものである。な
お、この圧縮伸長装置を送信側に用いるときはスイッチ
5の可動接点を固定接点5aに接触させ、受信側に用い
るときはスイッチ5の可動接点を固定接点5bに接触さ
せる。
回路において、入力端子1には信号Ei(s)又はEr
(s)が供給される。入力端子1は加算器2の一方の入
力端子に接続し、加算器2の出力端子は利得K=1の逆
相増幅器3の入力端子に接続し逆相増幅器3の出力端子
は出力端子4に接続している。以上の径路が主信号路を
構成しているのである。一方副信号路は切替スイッチ5
、高域フィル夕6、正相増幅器7、重み関数増幅器8、
検波回路9及び可変インピーダンス素子10によって構
成されている。かかる装置の特徴は、副信号路入力部に
接続された高城フィル夕6の受けインピーダンスを可変
インピーダンス素子10で構成し、増幅器7の出力を重
み関数増幅器8に接続して検波回路9で信号検波を行な
い、前記可変インピーダンス素子10の制御を得るもの
で、この制御電圧は信号のレベルの大4・に比例しかつ
重み関数増幅器8を周波数特性に比例した直流電圧とな
る。この結果、副信号路全体の信号レベルに応じた周波
数特性が得られ圧縮または伸長が出来るものである。な
お、この圧縮伸長装置を送信側に用いるときはスイッチ
5の可動接点を固定接点5aに接触させ、受信側に用い
るときはスイッチ5の可動接点を固定接点5bに接触さ
せる。
かかる従来装置においては受動素子C,Rによる高城フ
ィル夕と可変インピーダンス素子(FETまたは電圧制
御可変抵抗回路)を採用しているが可変インピーダンス
素子は、FETの例をとっても、制御電圧に対する抵抗
値変化特性を一致させるために、素子偏差が大きく、素
子の選別が必要となる。
ィル夕と可変インピーダンス素子(FETまたは電圧制
御可変抵抗回路)を採用しているが可変インピーダンス
素子は、FETの例をとっても、制御電圧に対する抵抗
値変化特性を一致させるために、素子偏差が大きく、素
子の選別が必要となる。
また、可変インピーダンス回路を採用した方式はFET
の可変抵抗特性を置換した回路であるため、前記高城フ
ィル夕に使用する受動素子は、従来と同等の素子数を必
要とし、回路部を集積化する際に外付部品となり、抜本
的な価格低減が期待できない。そこで、本発明は、上記
した従来装置における諸欠点を改善するためになされた
もので、外付部品も少なく、素子偏差が小さく、かつ集
積回路に通した信号圧縮伸長装置を提供することを目的
とする。
の可変抵抗特性を置換した回路であるため、前記高城フ
ィル夕に使用する受動素子は、従来と同等の素子数を必
要とし、回路部を集積化する際に外付部品となり、抜本
的な価格低減が期待できない。そこで、本発明は、上記
した従来装置における諸欠点を改善するためになされた
もので、外付部品も少なく、素子偏差が小さく、かつ集
積回路に通した信号圧縮伸長装置を提供することを目的
とする。
以下本発明について詳細に説明する。
第3図は本発明による信号圧縮伸長装置を示す。
本装置は第2図の装置における高城フィル夕6、可変イ
ンピーダンス素子10及び正相増幅器7で構成される副
信号路の基本構成要素を、反転(逆相)型電圧制御可変
利得回路13と、帰還回賂に積分器17を有する正相増
幅器14と、増幅器14の出力を電圧制御可変利得回路
13の入力に帰還する抵抗12とより成る回路で置換し
たものである。すなわち、副信号路が増幅器14と、増
幅器14の出力を入力とする重み関数増幅器8の出力を
検波する検波回路9と、増幅器14の出力を積分して増
幅器14の入力に帰還する積分器17,18と検波回路
9の出力により利得制御されつつ主信号路の信号を増幅
して増幅器14の入力に印加する電圧制御可変利得回路
13と、増幅器14の出力を電圧制御可変利得回路13
の入力に帰還する抵抗とよりなっている。更には、スイ
ッチ5と電圧制御可変利得回路13の入力との間には電
圧を電流に変換するための入力抵抗11が設けられ、ま
た同機に増幅器14の出力と積分器17の入力との間及
び増幅器14の入力と積分器17の出力との間にも抵抗
16及び15がそれぞれ接続されている。尚、電圧制御
可変利得回路14が反転(逆相)型の増幅器であるため
、第2図の加算回路2に当る第3図の部分2′は減算回
路となる。
ンピーダンス素子10及び正相増幅器7で構成される副
信号路の基本構成要素を、反転(逆相)型電圧制御可変
利得回路13と、帰還回賂に積分器17を有する正相増
幅器14と、増幅器14の出力を電圧制御可変利得回路
13の入力に帰還する抵抗12とより成る回路で置換し
たものである。すなわち、副信号路が増幅器14と、増
幅器14の出力を入力とする重み関数増幅器8の出力を
検波する検波回路9と、増幅器14の出力を積分して増
幅器14の入力に帰還する積分器17,18と検波回路
9の出力により利得制御されつつ主信号路の信号を増幅
して増幅器14の入力に印加する電圧制御可変利得回路
13と、増幅器14の出力を電圧制御可変利得回路13
の入力に帰還する抵抗とよりなっている。更には、スイ
ッチ5と電圧制御可変利得回路13の入力との間には電
圧を電流に変換するための入力抵抗11が設けられ、ま
た同機に増幅器14の出力と積分器17の入力との間及
び増幅器14の入力と積分器17の出力との間にも抵抗
16及び15がそれぞれ接続されている。尚、電圧制御
可変利得回路14が反転(逆相)型の増幅器であるため
、第2図の加算回路2に当る第3図の部分2′は減算回
路となる。
第4図は第3図の一部を取り出して示すもので動作原理
を説明するための図である。
を説明するための図である。
この回路によって、本発明による伝送回路の動作原理を
以下に説明する。今スイッチ5の入力信号をei(s)
、減算回路2へ出力信号e。(s)、抵抗11、抵抗1
2、抵抗15および抵抗16の抵抗値をそれぞれR,,
R2,R3およびR4とし、積分器を構成する容量18
のキャパシタンスをCとする。また電圧制御可変利得回
路13を電流出力型とし、利得をxとして、第4図の伝
達関数を以下に求める。増幅器14の入力端子に於ける
筋点方程式を解くと、‐{等号さ.X=学・主・宅
・….・・糊第‘3’式をまとめるとた
だし、 K=R2/R・・岬1ハR器.c} ,.側となる。
以下に説明する。今スイッチ5の入力信号をei(s)
、減算回路2へ出力信号e。(s)、抵抗11、抵抗1
2、抵抗15および抵抗16の抵抗値をそれぞれR,,
R2,R3およびR4とし、積分器を構成する容量18
のキャパシタンスをCとする。また電圧制御可変利得回
路13を電流出力型とし、利得をxとして、第4図の伝
達関数を以下に求める。増幅器14の入力端子に於ける
筋点方程式を解くと、‐{等号さ.X=学・主・宅
・….・・糊第‘3’式をまとめるとた
だし、 K=R2/R・・岬1ハR器.c} ,.側となる。
第4〕式の利得対角周波数特性を第5図に示す。第5図
から明らかのように、第4図に示す回路はx=1におい
て高城遮断角周波数Kの。の高域フィル夕を構成する。
x>1、x<1においては、図に示したように、遮断角
周波数が変化する。すなわち電圧制御可変利得回路13
の利得を変化させることによって高域フィル夕の遮断角
周波数を変化させることが可能である。この原理を用い
て、従来の高城フィル夕に代る構成ができ、かつ、重み
関数増幅器8の利得および周波数特性を任意に変化させ
ることによって、所望の副信号路の信略しベルに応じた
周波数特性を得ることができる。ここで重み関数をG(
s)とする利得xとの関係を次式で与える。ミニG(S
)‐e。
から明らかのように、第4図に示す回路はx=1におい
て高城遮断角周波数Kの。の高域フィル夕を構成する。
x>1、x<1においては、図に示したように、遮断角
周波数が変化する。すなわち電圧制御可変利得回路13
の利得を変化させることによって高域フィル夕の遮断角
周波数を変化させることが可能である。この原理を用い
て、従来の高城フィル夕に代る構成ができ、かつ、重み
関数増幅器8の利得および周波数特性を任意に変化させ
ることによって、所望の副信号路の信略しベルに応じた
周波数特性を得ることができる。ここで重み関数をG(
s)とする利得xとの関係を次式で与える。ミニG(S
)‐e。
(S> ……‐‐‐‘61第‘6ー式における利得xの
逆数表示は、電圧制御可変利得回路13の利得対制御電
圧の煩きが逆になるだけで、数式表示の一般性を失わな
い。第■式および第‘6}式から次式を得る。e‘(S
)ニ−S十Kの○,G(S),e。
逆数表示は、電圧制御可変利得回路13の利得対制御電
圧の煩きが逆になるだけで、数式表示の一般性を失わな
い。第■式および第‘6}式から次式を得る。e‘(S
)ニ−S十Kの○,G(S),e。
(S).e。(S)
………{7}sK第‘71式に所要の重み関数を代入
して解くと、信号のレベルに応じた周波数特性が得られ
る。
………{7}sK第‘71式に所要の重み関数を代入
して解くと、信号のレベルに応じた周波数特性が得られ
る。
この副信号路の伝達関数F(s)を第{1}式および第
‘2}式に基づいて信号の圧縮及び伸長を行うことがで
きる。以上述べた如く、本発明によれば前述のような従
来の可変インピーダンス手段及びパッシブフィル夕を用
いた副信号路構成と互換性のある構成得られる。
‘2}式に基づいて信号の圧縮及び伸長を行うことがで
きる。以上述べた如く、本発明によれば前述のような従
来の可変インピーダンス手段及びパッシブフィル夕を用
いた副信号路構成と互換性のある構成得られる。
第1図は、信号圧縮伸長方式の伝送装置の構成図、第2
図は、従来の信号圧縮伸長装置を示す図、第3図は、本
発明による信号圧縮伸長装置を示す図、第4図は、第3
図の装置の一部具体例を示す図、第5図は第4図の回路
の特性を示す図である。 主要部分の符号の説明、1・・・・・・入力端子、2,
2′・・・・・・加算(又は減算)回路、3…・・・逆
相増幅器、4・・・・・・出力端子、5・・・・・・ス
イッチ、8・・・・・・重み関数増幅器、9・・・・・
・検波回路、11,12,15,16・・・・・・抵抗
、13・・・・・・電圧制御可変利得回路、14…・・
・正相増幅器、17・・・・・・逆相増幅器、18・・
・・・・容量。 鯖′図 溝2図 第3図 第4図 終う図
図は、従来の信号圧縮伸長装置を示す図、第3図は、本
発明による信号圧縮伸長装置を示す図、第4図は、第3
図の装置の一部具体例を示す図、第5図は第4図の回路
の特性を示す図である。 主要部分の符号の説明、1・・・・・・入力端子、2,
2′・・・・・・加算(又は減算)回路、3…・・・逆
相増幅器、4・・・・・・出力端子、5・・・・・・ス
イッチ、8・・・・・・重み関数増幅器、9・・・・・
・検波回路、11,12,15,16・・・・・・抵抗
、13・・・・・・電圧制御可変利得回路、14…・・
・正相増幅器、17・・・・・・逆相増幅器、18・・
・・・・容量。 鯖′図 溝2図 第3図 第4図 終う図
Claims (1)
- 【特許請求の範囲】 1 主信号路及び副信号路からなる信号圧縮伸長装置で
あつて、前記副信号路が、増幅手段と、前記増幅手段の
出力を入力とする重み関数増幅器と、前記重み関数増幅
器の出力を検波する検波回路と、前記増幅手段の出力を
積分して前記増幅手段の入力に帰還する積分手段と、前
記検波回路の出力により利得制御されつつ前記主信号路
の信号を増幅してて前記増幅手段の入力に印加する電圧
制御可変利得回路と、前記増幅手段の出力を前記電圧制
御可変利得回路の入力に帰還する抵抗とよりなることを
特徴とする信号圧縮伸長装置。 2 前記積分手段は、積分回路と、前記積分回路の入力
及び出力にそれぞれ直列に接続された抵抗とよりなるこ
とを特徴とする特許請求の範囲第1項記載の信号圧縮伸
長装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52093221A JPS6013585B2 (ja) | 1977-08-03 | 1977-08-03 | 信号圧縮伸長装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52093221A JPS6013585B2 (ja) | 1977-08-03 | 1977-08-03 | 信号圧縮伸長装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5427710A JPS5427710A (en) | 1979-03-02 |
JPS6013585B2 true JPS6013585B2 (ja) | 1985-04-08 |
Family
ID=14076495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52093221A Expired JPS6013585B2 (ja) | 1977-08-03 | 1977-08-03 | 信号圧縮伸長装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6013585B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6364113A (ja) * | 1986-09-04 | 1988-03-22 | Yoshiro Nakamatsu | コンピユ−タ等用台 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5729309Y2 (ja) * | 1977-03-30 | 1982-06-26 | ||
JPS5638766Y2 (ja) * | 1977-07-20 | 1981-09-10 |
-
1977
- 1977-08-03 JP JP52093221A patent/JPS6013585B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6364113A (ja) * | 1986-09-04 | 1988-03-22 | Yoshiro Nakamatsu | コンピユ−タ等用台 |
Also Published As
Publication number | Publication date |
---|---|
JPS5427710A (en) | 1979-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3115741B2 (ja) | 改良された線型性を持つ相互コンダクタンスセル | |
US4145664A (en) | Audio signal compression and expansion system | |
US8284971B2 (en) | Logarithmic compression systems and methods for hearing amplification | |
JPS6013585B2 (ja) | 信号圧縮伸長装置 | |
JPS5931048Y2 (ja) | 低雑音増幅器 | |
JPS6013534B2 (ja) | 信号圧縮伸長装置 | |
JPH04148388A (ja) | 時定数可変形の微分器 | |
JPS6013533B2 (ja) | 信号圧縮伸長装置 | |
JPS6013586B2 (ja) | 信号圧縮伸長装置 | |
JPS5831046B2 (ja) | 信号圧縮伸長装置の副信号路構成回路 | |
JPS5831045B2 (ja) | 信号圧縮伸長装置の副信号路構成回路 | |
JP3179838B2 (ja) | ノイズ検出回路 | |
JPS5915125Y2 (ja) | 増幅回路 | |
US5142164A (en) | Subharomic noise reduction circuit | |
JPS644363B2 (ja) | ||
JPS5831047B2 (ja) | 信号圧縮伸長装置の副信号路構成回路 | |
JPS6127216Y2 (ja) | ||
GB1594748A (en) | Signal compression and expansion circuit | |
US5402086A (en) | Signal noise reduction system | |
JP2707476B2 (ja) | Fm検波回路 | |
JPH03255712A (ja) | 電子ボリューム回路 | |
JP2590914B2 (ja) | 歪発生回路 | |
JPS623937Y2 (ja) | ||
JPS6324655Y2 (ja) | ||
JP2507029B2 (ja) | 増幅器 |