JPH0679930A - ビットマップメモリ制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 少ない容量のメモリサイズで効率的にデータ
を書き込むことができ簡単な構成でアドレスの制御が行
えるビットマップメモリ制御装置を提供する。 【構成】 画像データをビットマップデータに展開して
ビットマップメモリ２に書き込みページプリンタ３に出
力するビットマップメモリ制御装置において、ライン単
位のビットマップメモリ２の読み出しアドレスを生成す
る読み出しアドレス生成手段８、ライン単位のビットマ
ップメモリ２の書き込みアドレスを生成する書き込みア
ドレス生成手段９、書き込みのライン数と読み出しのラ
イン数とをカウントするカウント手段７、ビットマップ
データをページプリンタ３に送出する出力手段５、及び
各アドレス生成手段８、９、１０とカウント手段７を制
御して出力手段からビットマップデータ２をページプリ
ンタ３に送出するインターバルで次にプリントする新た
な画像データをライン単位で書き込むメモリ制御手段１
を備え、カウント手段のカウント内容によって書き込み
のラインが読み出しラインを越えないように制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像データをビットマ
ップデータに展開してビットマップメモリに書き込みペ
ージプリンタに出力するビットマップメモリ制御装置に
関し、特にレーザプリンタ等のページプリンタに用いら
れる画像データ記憶用のビットマップメモリ制御装置に
関する。

【０００２】

【従来の技術】図４は従来のページプリンタにおけるビ
ットマップメモリ制御装置の機能ブロックを示す図であ
る。通常、レーザプリンタ２７では、図４に示すように
プリントする１ページ分のビットマップメモリ２４を具
備している。このビットマップメモリ２４に対して、メ
モリコントロール部２２は、書き込み要求部２５からの
書き込み要求ＷＲＲＱと、ＤＲＡＭのリフレッシュ要求
部２１からのリフレッシュ要求ＲＦＲＱとのアービトレ
ーションを取りながら書き込み処理を行う。そして、ビ
ットマップメモリ２４に１ページ分のビットマップデー
タが書き込まれると、書き込み要求部２５を待機状態に
させ、次に送信部２６を活性化させる。この活性化によ
って送信部２６からは読み出し要求ＲＤＲＱが発生す
る。メモリコントロール部２２は、送信部２６からの読
み出し要求ＲＤＲＱと、ＤＲＡＭのリフレッシュ要求Ｒ
ＦＲＱとのアービトレーションを取りながらビットマッ
プメモリ２４から読み出しを行う。読み出されたデータ
は、送信部２６でシリアルデータに変換され、ページプ
リンタ２７にデータを送信する。

【０００３】

【発明が解決しようとする課題】しかし、従来のページ
プリンタにおけるビットマップメモリ制御装置では、上
記のように書き込みと読み出しは同時に行われないた
め、次にプリントすべきビットマップデータは、前ペー
ジのデータがプリンタに転送終了にならないとメモリに
展開できないという問題があり、前ページのデータがプ
リンタに転送終了になるまで書き込み要求が待機状態と
なり処理速度の低下を招いていた。

【０００４】また、ビットマップメモリにＦＩＦＯ等の
デュアルポート構成のメモリを用いたり、複数ページの
ビットマップメモリを持ち、かつ複数のアドレス生成手
段を用いて書き込みと読み出しを同時に行うものもある
が、このような構成はコストアップにつながってしまう
という問題がある。

【０００５】さらに、例えば特開平２−１６４５５９号
公報に、１ページ以上のビットマップメモリを持ち、出
力ページのデータをプリンタに転送中、１ページ分の空
き領域が確保できるようになると、次のページのデータ
を書き込むようにした制御装置が提案されているが、こ
の装置の場合には、ページ毎に読み書きアドレスが変わ
るので、アドレスの制御が煩雑になるという問題があ
る。

【０００６】本発明は、上記の課題を解決するものであ
って、少ない容量のメモリサイズで効率的にデータを書
き込むことができ、簡単な構成でアドレスの制御が行え
るビットマップメモリ制御装置を提供することを目的と
するものである。

【０００７】

【課題を解決するための手段】そのために本発明は、画
像データをビットマップデータに展開してビットマップ
メモリに書き込みページプリンタに出力するビットマッ
プメモリ制御装置において、ライン単位のビットマップ
メモリの読み出しアドレスを生成する読み出しアドレス
生成手段、ライン単位のビットマップメモリの書き込み
アドレスを生成する書き込みアドレス生成手段、書き込
みのライン数と読み出しのライン数とをカウントするカ
ウント手段、ビットマップデータをページプリンタに送
出する出力手段、及び各アドレス生成手段とカウント手
段を制御して出力手段からビットマップデータをプリン
タに送出するインターバルで次にプリントする新たな画
像データをライン単位で書き込むメモリ制御手段を備
え、カウント手段のカウント内容によって書き込みのラ
インが読み出しラインを越えないように制御するように
構成したことを特徴とするものである。

【０００８】

【作用】本発明のビットマップメモリ制御装置では、ラ
イン単位の読み出しアドレス生成手段、書き込みアドレ
ス生成手段、書き込みのライン数と読み出しのライン数
とをカウントするカウント手段、ビットマップデータを
ページプリンタに送出する出力手段、及び各アドレス生
成手段とカウント手段を制御して出力手段からビットマ
ップデータをプリンタに送出するインターバルで次にプ
リントする新たな画像データをライン単位で書き込むメ
モリ制御手段を備えるので、カウント手段で読み出しラ
イン数を減算し書き込みライン数を加算することによっ
て、カウント内容から書き込み可能ライン数を知ること
ができ、書き込みのラインが読み出しラインを越えない
ように書き込みを制御することができる。

【０００９】

【実施例】以下、本発明の実施例を図面を参照しつつ説
明する。図１は本発明の画像データ制御装置の１実施例
を示す図、図２はプリント指令と各同期信号のタイミン
グ関係を示す図である。

【００１０】図１において、ビットマップメモリ２は、
ＤＲＡＭを用い、書き込み要求部４からの書き込み要求
にしたがってプリントアウトする画像データのビットマ
ップに展開されたデータを格納するメモリである。レー
ザプリンタ３は、図示しないが例えばＣＰＵで構成され
る制御装置からのプリント指令ＳＴＡＲＴ１６により紙
送り、レーザスキャンを開始してＰ．ＳＹＮＣ１１、
Ｌ．ＳＹＮＣ１２からなる２つの信号をイネーブルにす
る。これに対し、送信部５は、Ｐ．ＳＹＮＣ１１、Ｌ．
ＳＹＮＣ１２がイネーブルとなると、データバスを介し
てビットマップメモリ２に展開された画像データＶＤＡ
ＴＡ１４の読み出し要求ＲＤＲＱを送出し例えばバイト
単位で読み込み、パラレル・シリアル変換してビデオク
ロックＶＣＬＫ１３に同期させてレーザプリンタ３に送
り出す。そして、１ライン分の画像データＶＤＡＴＡ１
４の送出が終了すると、Ｌ．ＳＹＮＣ１２ディセーブル
となる。送信部５は、再びＬ．ＳＹＮＣ１２イネーブル
になると、次のラインの画像データＶＤＡＴＡ１４の送
出タイミングに合わせてその読み出し要求ＲＤＲＱを送
出する。

【００１１】Ｐ．ＳＹＮＣ１１は、プリントするデータ
１ページの同期信号であり、Ｐ．ＳＹＮＣ１１のイネー
ブルの間が副走査方向（紙送り方向）の印字エリアであ
る。これに対し、Ｌ．ＳＹＮＣ１２は、プリントするデ
ータ１ラインの同期信号であり、Ｌ．ＳＹＮＣのイネー
ブルの間にレーザーが感光ドラムを走査し露光すること
になる。

【００１２】リフレッシュ要求部６は、一定の周期でＤ
ＲＡＭを用いたビットマップメモリ２のリフレッシュ要
求ＲＦＲＱを出すものである。Ｕ／Ｄカウンタ７は、デ
ータをビットマップメモリ２に１ライン書き込む毎にメ
モリコントロール部１から発生するアップクロックＵＣ
Ｋをアップカウントし、ビットマップメモリ２から１ラ
イン読み出す毎にメモリコントロール部１から発生する
ダウンクロックＤＣＫをダウンカウントしてメモリコン
トロール部１に符号ビットを出力する。したがって、ビ
ットマップメモリ２に画像データを書き込んだ状態でＵ
／Ｄカウンタ７をリセットすると、ビットマップメモリ
２から画像データを１ライン読み出し、次に書き込みが
ないと、符号ビットが負になるので、読み出したライン
に次の画像データを書き込むようにした場合には、符号
ビットによってビットマップメモリ２に画像データが書
き込み可能か否かを判断することができる。

【００１３】アドレス切換部１０は、アドレスコントロ
ール部１のアドレス切換信号ＳＥＬが「Ｈ」のときＷＲ
カウンタ９に切り換え、「Ｌ」のときＲＤカウンタ８に
切り換える。ＷＲカウンタ９は、メモリコントロール部
１からロードデータとクロックが供給されクロックをカ
ウントしてライトアドレスを生成するライト専用のアド
レスカウンタであり、ＲＤカウンタ８は、メモリコント
ロール部１からロードデータとクロックが供給され、ク
ロックをカウントしてリードアドレスを生成するリード
専用のアドレスカウンタである。

【００１４】メモリコントロール部１は、送信部５の終
了信号ＳＥＮＤ、読み出し要求ＲＤＲＱ、書き込み要求
部４の書き込み要求ＷＲＬＮ、Ｕ／Ｄカウンタ７の符号
ビットを監視し、リフレッシュ要求部６のリフレッシュ
要求ＲＦＲＱとの競合を処理して、Ｕ／Ｄカウンタ７、
ＲＤカウンタ８、ＷＲカウンタ９のカウント制御、アド
レス切換部１０の切換制御、ビットマップメモリ２の読
み書き制御を行う。

【００１５】次に、全体の動作を説明する。図３はビッ
トマップメモリの読み書き制御を説明するための図であ
る。

【００１６】まず、メモリコントロール部１により書き
込み要求部４からの書き込み要求ＷＲＬＮにしたがって
ビットマップメモリ２に対し例えば１ページ分の画像デ
ータを展開する。この間、メモリコントロール部１は、
書き込み要求部４の書き込み要求ＷＲＬＮに応じてリフ
レッシュ要求部６のリフレッシュ要求ＲＦＲＱとアービ
トレーションを取りながらビットマップメモリ２にライ
ン単位で書き込み処理を行う。この時のアドレスカウン
タには、アドレス切換信号ＳＥＬを「Ｈ」にしてライト
専用のＷＲカウンタ９を使用する。データの展開が終了
したところで、送信部５を活性化しレーザプリンタ３に
プリント指令を与える。同時にＵ／Ｄカウンタ７をクリ
アする。

【００１７】そして、アドレスカウンタには、アドレス
切換信号ＳＥＬを「Ｌ」にしてリード専用のＲＤカウン
タ８を使用し、Ｐ．ＳＹＮＣ、Ｌ．ＳＹＮＣがイネーブ
ルとなったところで、ビットマップメモリ２からデータ
を読み出して送信部５を通してレーザプリンタ３に送信
する。

【００１８】１ラインのデータをレーザプリンタ３に送
信し、Ｌ．ＳＹＮＣがディセーブルとなったところで、
アドレス切換信号ＳＥＬを「Ｈ」にしてＷＲカウンタを
有効にする。同時にＵ／Ｄカウンタ７をダウンモードに
してダウンクロックＤＣＫを１クロック供給する。この
Ｌ．ＳＹＮＣのディセーブル期間に書き込み要求部４で
書き込み要求ＷＲＬＮが発生すると、１ラインのデータ
の書き込みを実行する。

【００１９】しかし、その書き込み要求ＷＲＬＮが図３
の「＊」の部分に示すようにＬ．ＳＹＮＣのディセーブ
ル期間の後半で発生し、１ラインのデータの書き込みを
行う時間がない場合、メモリコントロール部１は、書き
込み要求ＷＲＬＮを保留して待機状態にし次のディセー
ブル期間にその書き込み要求ＷＲＬＮを実行する。な
お、ＷＲＬＮは「Ｌ」でイネーブルである。

【００２０】１ラインの書き込みを終了したところでＵ
／Ｄカウンタ７をアップモードにして、アップクロック
ＵＣＫを１クロック供給する。

【００２１】以上の繰り返しにより書き込みと読み出し
の処理を時分割で行う。また、読み出しライン数がＮラ
イン（≧２）を上回った場合には、Ｌ．ＳＹＮＣのディ
セーブル期間にＮライン書き込みが可能な時間なら、Ｎ
ライン書き込み処理が可能である。それは書き込みライ
ン数が読み出しライン数を越えないように、メモリコン
トロール部１がＵ／Ｄカウンタ７の符号ビットを監視し
て、マイナス符号の時のみ書き込み要求ＷＲＬＮを受け
付けて書き込みを実行するからである。

【００２２】なお、本発明は、上記の実施例に限定され
るものではなく、種々の変形が可能である。例えば上記
の実施例では、１ページ単位で画像データをビットマッ
プメモリに展開するもので説明したが、メモリサイズと
用紙サイズが異なっても同様に適用できることはいうま
でもない。書き込み要求がＬ．ＳＹＮＣ周期と同等以上
の周期で発生した場合、次にプリントするデータの用紙
サイズが、現在のものと同等以下の場合には、現在転送
しているデータを送り次第、次に転送すべきデータが展
開されていることになる。また、次にプリントするデー
タの副走査方向の用紙サイズが、現在の用紙サイズより
大きい場合には、レーザプリンタに最終ラインのデータ
を送出し終わったところで、メモリコントロール部は送
信部より転送終了信号ＳＥＮＤを受けるとＳＥＬを
「Ｈ」とし、ＷＲＬＮを常に受け付け書き込みを続ける
ことになる。

【００２３】

【発明の効果】以上の説明から明らかなように、本発明
によれば、レーザプリンタへのデータ送信はライン単位
で行うが、そのライン同期信号のインターバル期間にデ
ータ送信中のビットマップメモリに対して、次にプリン
トするビットマップデータをライン単位で書き込むの
で、ライン単位でメモリの空き領域を利用することがで
き、メモリの利用効率を高めることができる。また、ラ
イン単位で読み出すとその上に新たなデータを書き込む
ので、特別にサイズを大きくすることなくコンパクトな
メモリでも、簡単な構成でアドレスの制御を行うことが
できる。さらに、ライン単位でライン同期信号のインタ
ーバル期間に書き込み処理を行うので、データ書き込み
のため特別に待ち時間を必要とすることもなくなり、処
理速度の向上を図ることができる。

【図面の簡単な説明】

【図１】 本発明の画像データ制御装置の１実施例を示
す図である。

【図２】 プリント指令と各同期信号のタイミング関係
を示す図である。

【図３】 ビットマップメモリの読み書き制御を説明す
るための図である。

【図４】 従来のページプリンタにおけるビットマップ
メモリ制御装置の機能ブロックを示す図である。

【符号の説明】

１…メモリコントロール部、２…ビットマップメモリ、
３…レーサプリンタ、４…書き込み丹生球部、５…送信
部、６…リフレッシュ要求部、７…Ｕ／Ｄプリンタ、８
…ＲＤカウンタ、９…ＷＲカウンタ、１０…アドレス切
換部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 画像データをビットマップデータに展開
   してビットマップメモリに書き込みページプリンタに出
   力するビットマップメモリ制御装置において、ライン単
   位のビットマップメモリの読み出しアドレスを生成する
   読み出しアドレス生成手段、ライン単位のビットマップ
   メモリの書き込みアドレスを生成する書き込みアドレス
   生成手段、書き込みのライン数と読み出しのライン数と
   をカウントするカウント手段、ビットマップデータをペ
   ージプリンタに送出する出力手段、及び各アドレス生成
   手段とカウント手段を制御して出力手段からビットマッ
   プデータをプリンタに送出するインターバルで次にプリ
   ントする新たな画像データをライン単位で書き込むメモ
   リ制御手段を備え、カウント手段のカウント内容によっ
   て書き込みのラインが読み出しラインを越えないように
   制御するように構成したことを特徴とするビットマップ
   メモリ制御装置。