JPH067518Y2 - 擬似スタテイツクramの制御回路 - Google Patents
擬似スタテイツクramの制御回路Info
- Publication number
- JPH067518Y2 JPH067518Y2 JP1985105044U JP10504485U JPH067518Y2 JP H067518 Y2 JPH067518 Y2 JP H067518Y2 JP 1985105044 U JP1985105044 U JP 1985105044U JP 10504485 U JP10504485 U JP 10504485U JP H067518 Y2 JPH067518 Y2 JP H067518Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- static ram
- pseudo
- ram
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985105044U JPH067518Y2 (ja) | 1985-07-09 | 1985-07-09 | 擬似スタテイツクramの制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985105044U JPH067518Y2 (ja) | 1985-07-09 | 1985-07-09 | 擬似スタテイツクramの制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6215199U JPS6215199U (enExample) | 1987-01-29 |
| JPH067518Y2 true JPH067518Y2 (ja) | 1994-02-23 |
Family
ID=30979098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985105044U Expired - Lifetime JPH067518Y2 (ja) | 1985-07-09 | 1985-07-09 | 擬似スタテイツクramの制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067518Y2 (enExample) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583189A (ja) * | 1981-06-29 | 1983-01-08 | Fujitsu Ltd | ダイナミツクメモリのリフレツシユ方法 |
| JPS6028097A (ja) * | 1983-07-22 | 1985-02-13 | Sony Corp | ダイナミツク型メモリのリフレツシユ方法 |
-
1985
- 1985-07-09 JP JP1985105044U patent/JPH067518Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6215199U (enExample) | 1987-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2002039460A3 (en) | Full-speed bist controller for testing embedded synchronous memories | |
| CN101226767B (zh) | 双端口ram的读写控制电路、方法及装置 | |
| JPH03121547A (ja) | キャッシュメモリ制御方式 | |
| JPH0773132A (ja) | 内部メモリマップレジスタを観察する方法及び装置 | |
| JP3563223B2 (ja) | レジスタ回路 | |
| JPH029401Y2 (enExample) | ||
| JP2960110B2 (ja) | Riscプロセッサシステム | |
| JPS6215199U (enExample) | ||
| JPS62125460A (ja) | I/oアクセス方式 | |
| JPH0310397U (enExample) | ||
| JPH02178745A (ja) | シングルチップマイクロコンピュータ | |
| JPS61285556A (ja) | メモリ書込み装置 | |
| JPS61137294A (ja) | メモリ集積回路 | |
| KR940015752A (ko) | 64 비트-32 비트 데이타 버스 인터페이스 장치 | |
| JPS6159563A (ja) | バス制御方式 | |
| JPS61201362A (ja) | ウエイトサイクル插入回路 | |
| JPH04245553A (ja) | メモリアクセス回路 | |
| JPH0385661A (ja) | ダイナミックアクセスタイムコントロールデータプロセッサ | |
| JPH0628216A (ja) | エミュレータ | |
| JPH0351009B2 (enExample) | ||
| JPH0330899B2 (enExample) | ||
| JPS6273494A (ja) | ランダムアクセスメモリ制御装置 | |
| JPH04332060A (ja) | データ演算装置 | |
| JPH01306939A (ja) | マイクロコンピュータ | |
| JPH0221618B2 (enExample) |