JPH0670744B2 - 楽音発生装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子楽器、ゲーム機器等に利用される楽音発生
装置に係り、特に非調和楽音（倍音成分が非整数倍関係
にある楽音）を発生する楽音発生装置に関する。

［従来技術］ 従来、この種の楽音発生装置は、例えば特公昭53−4481
3号公報に示されるように、次の手順で非調和楽音波形
を形成出力するようにしている。

a.発生すべき楽音の音高に比例した周波数ナンバＲを周
波数ナンバメモリから読出し、該読出した周波数ナンバ
Ｒを所定の周期で累算することにより時間経過に従って
増加しかつ楽音波形の各サンプル点の位相を順次表す位
相情報qRを形成する。

b.前記周波数ナンバＲの各累算タイミングの間に高速で
前記位相情報qRを累算して１サンプル点に対する第１倍
音、第２倍音・・・等の各倍音の位相を表す倍音位相情
報nqRを形成する。

c.該倍音位相情報nqRに基づき正弦波テーブルを参照す
ることにより同テーブルから値sin｛π/W（nqR）｝を読
出すとともに、前記倍音位相情報nqRに微小値nqR/Kを加
算した非調和倍音位相情報nqr＋nqR/Kに基づき正弦波テ
ーブルを参照することにより同テーブルから値sin｛π/
W（nqR＋nqR/K）｝を読出す。

d.前記読出した両値を加算した加算結果に倍音係数Ｃ_ｎ
を乗算することにより、１サンプル点に対する第１倍
音、第２倍音・・・等の各倍音毎の瞬時値Ｃ_ｎ・［sin
｛π/W（nqR）｝＋sin｛π/W（nqR＋nqR/K）｝］を算出
する。

e.前記各倍音毎の瞬時値を累算することにより、楽音波
形の１サンプル点のサンプリングデータを形成して出力
する。

f.かかるｂ〜ｅの手順を前記ａの位相情報qR毎に実行し
て連続した楽音波形を出力する。

［発明が解決しようとする問題点］ しかるに、上記従来の装置にあっては、楽音波形の１サ
ンプリング値を計算するために、倍音成分毎の演算を必
要とするとともに豊かな楽音を得るためには多くの倍音
成分を必要とするので、該装置が複雑化するとともに高
速演算を必要とするという問題があった。

本発明は上記問題に鑑み案出されたもので、その目的は
簡単な構成でかつそれ程高速な演算を必要としないで非
調和楽音を発生する楽音発生装置を提供することにあ
る。

［問題点を解決するための手段］ 上記問題を解決して本発明の目的を達成するために、第
１の発明の構成上の特徴は、楽音波形を表すサンプリン
グデータを記憶する第１及び第２の記憶装置と、同記憶
装置に記憶されている各サンプリングデータを循環させ
る第１及び第２の循環路とをそれぞれ備えてなり、第１
及び第２の記憶装置及び循環路をそれぞれ循環する各サ
ンプリンクデータの一循環に要する時間を発生すべき楽
音の音高周期にほぼ等しくした第１及び第２の循環記憶
手段を並列に設けるとともに、前記各一循環に要する時
間を第１及び第２の循環記憶手段とで僅かに異ならせ、
かつ第１及び第２の循環路を循環する各サンプリングデ
ータにデータ発生手段から発生されほぼ連続スペクトル
を有する波形を表すサンプリングデータを加味して第１
及び第２の記憶装置に記憶されている各サンプリングデ
ータを更新する第１及び第２の更新手段を設けて、出力
手段により第１及び第２の循環路を循環するり各サンプ
リングデータを混合して出力するようにしたことにあ
る。

また、第２の発明の構成上の特徴は、上記第１及び第２
の循環記憶手段を直列に設け、上記第１の更新手段が第
１の循環路を循環するサンプリングデータに上記データ
発生手段からのサンプリングデータを加味して第１の記
憶装置に記憶されているサンプリングデータを更新し、
かつ上記第２の更新手段が上記第２の循環路を循環する
サンプリングデータに前記第１の循環路を循環するサン
プリングデータを加味して第２の記憶装置に記憶されて
いるサンプリングデータを更新するようにするととも
に、出力手段が前記第２の循環路を循環するサンプリン
グデータを出力するようにしたことにある。

〔発明の作用及び効果〕

上記のように構成した第１の発明においては、データ発
生手段から発生されたほぼ連続スペクトルを有する波形
を表すサンプリングデータは、第１及び第２の更新手段
を介して並列に設けた第１及び第２の循環記憶手段に供
給される。第１及び第２の更新手段は第１及び第２の循
環路を循環するサンプリングデータにデータ発生手段か
らの前記サンプリングデータを加味して第１及び第２の
記憶装置に記憶されているサンプリングデータをそれぞ
れ更新するように作用し、第１及び第２の記憶装置及び
循環路は楽音波形を表すサンプリングデータを前述の第
１及び第２の更新手段の作用により修正しながら循環記
憶する。かかる場合、第１及び第２の記憶装置及び循環
路をそれぞれ循環するサンプリングデータの各循環時間
は発生すべき楽音の音高周期にほぼ等しくかつ僅かに異
なる値に設定されているので、前記循環している各サン
プリングデータにより表される楽音波形信号は前記各循
環時間に対応した周期性を帯び、前記各楽音波形信号は
発生すべき楽音の音高周波数と整数倍関係にありかつ僅
かに異なる倍音成分をそれぞれ有することになる。そし
て、これらの楽音波形信号を表すサンプリングデータが
出力手段にて混合されて楽音波形データとして出力され
るので、出力楽音は非調和楽音となる。

これにより、上記第１の発明によれば、並列に接続した
第１及び第２の循環記憶手段と第１及び第２の更新手段
等からなる簡単な構成により、高速演算を必要としない
で非調和楽音を発生することが可能となって当該楽音発
生装置の製造コストを低減できる。

一方、上記のように構成した第２の発明においても、第
１の循環記憶手段及び第１の更新手段は上記第１の発明
と同様に作用するので、第１の循環記憶手段に循環記憶
されているサンプリングデータにより表される楽音波形
信号は、第１の記憶装置及び循環路を一循環するのに必
要な時間に対応した周期性を帯びる。その結果、第１の
循環記憶手段から出力されるサンプリングデータにより
表された楽音波形信号に前記一循環時間に対応した倍音
成分が含まれる。そして、この楽音波形信号を表すサン
プリングデータは第２の更新手段を介して第２の循環記
憶手段に供給され、第２の循環記憶手段は、第２の更新
手段による上記作用により、記憶データを修正しながら
第２の記憶装置及び循環路を一循環するのに必要な時間
をもって循環記憶する。かかる場合、第１の循環記憶手
段に記憶されているサンプリングデータは第２の循環記
憶手段に継続的に供給されるので、第２の循環記憶手段
に記憶されるサンプリングデータには第１の循環記憶手
段からのサンプリングデータの影響が残るとともに、第
２の循環記憶手段に循環記憶されるサンプリングデータ
により表される楽音波形信号は前記第２の記憶装置及び
循環路を一循環するのに必要な時間に対応した周期性を
帯びる。これにより、第２の循環路を循環するサンプリ
ングデータにより表された楽音波形信号には前記各循環
時間に対応した倍音成分すなわち僅かに異なる倍音成分
が含まれることになり、この楽音波形信号が出力手段を
介して出力される これにより、第２の発明においても、非調和楽音が得ら
れることになり、かかる場合、上記第１の発明とは第１
及び第２の循環記憶手段の接続状態が異なるだけである
ので、上記第１の発明と同様、当該楽音発生装置の構成
が簡単になるとともに高速演算を必要としないので、同
装置の製造コストを低減できる。

［実施例］ a.第１実施例 まず、本願の第１の発明に係る一実施例を図面を用いて
説明すると、第１図はこの第１の発明に係る楽音信号発
生装置の適用された電子楽器をブロック図にて示してい
る。

この電子楽器は鍵スイッチ回路11及び音色選択スイッチ
回路12を有する。鍵スイッチ回路11は鍵盤の各鍵に各々
対応した複数の鍵スイッチにより構成されており、同ス
イッチは各鍵の押離鍵に応じて各々開閉成する。鍵スイ
ッチ回路11には押鍵検出回路13が接続されており、同検
出回路13は鍵スイッチ回路11内の各鍵スイッチの開閉成
を検出することにより鍵盤の各鍵の押離鍵を検出して、
鍵盤にて押されている鍵を表すキーコードKC及び鍵が押
されるとハイレベル“1"（以下単に“1"という）とな
り、かつ鍵が離されるとローレベル“0"（以下単に“0"
という）となるキーオン信号KONを出力する。このキー
オン信号KONは微分回路14に供給されるようになってお
り、同微分回路14は前記キーオン信号KONを立ち上がり
微分して、押鍵時にのみ“1"となるキーオンパルス信号
KONPを出力する。音色選択スイッチ回路12は電子楽器の
前面パネル上に設けられた音色選択操作子群の各操作子
に各々対応した複数の音色選択スイッチにより構成され
ており、同スイッチは各操作子の操作に応じて各々開閉
成する。音色選択スイッチ回路12には音色選択検出回路
15が接続されており、同検出回路15は音色選択スイッチ
回路12内の各音色選択スイッチの開閉成を検出すること
により音色選択操作子群の操作を検出して、同操作子群
により選択された音色を表す音色選択信号TSを出力す
る。

押鍵検出回路13及び微分回路14にはアドレス発生回路20
が接続されている。アドレス発生回路20は波形メモリ30
に記憶されている波形データの読出しアドレスを指定す
るもので、第２図に示すように、マスタクロック発生器
21を有する。マスタクロック発生器21は高い周波数のマ
スタクロック信号φ_ｍを発生するもので、このマスタク
ロック発生器21には固定分周器22が接続されている。固
定分周器22は前記マスタクロック信号φ_ｍを所定の分周
比で分周して、該分周した信号をアンド回路ANDの一方
の入力を介してアドレスカウンタ23のクロック入力端子
CKに供給する。アドレスカウンタ23は該供給クロック信
号をカウントし該カウント値をアドレス信号ADとして出
力するとともに、リセット端子Ｒに供給されるキーオン
パルス信号KONPの到来によりリセットされるようになっ
ている。アドレス信号ADは波形メモリ30に供給されると
ともにエンド検出器24にも供給されるようになってお
り、同検出器24は波形メモリ30に記憶されているデータ
の最終アドレスを検知して“1"を表すエンド検知信号を
出力する。このエンド検知信号はインバータ回路INVを
介してアンド回路ANDの他方の入力に供給されるように
なっており、アンド回路ANDはこのエンド検知信号の発
生により固定分周器22からアドレスカウンタ23へのクロ
ック信号の供給を禁止する。

また、マスタクロック発生器21には可変分周器25,26が
接続されている。これらの可変分周器25,26にはキーコ
ードKCに応じて読出された分周比データが分周比メモリ
27,28から供給されるようになっており、同分周器25,26
は該分周比データにより決定される分周比に応じてマス
タクロック信号φ_ｍを分周して、押された鍵の音高周波
数の約ｎ（ｎは一周期分の楽音波形のサンプリングデー
タ数に等しい）倍の周波数を有する第１及び第２ノート
クロック信号φ_n1，φ_n2を出力する。ただし、これらの
ノートクロック信号φ_n1，φ_n2の周波数は僅かに異なる
ように設定されている。

波形メモリ30はｍ個の音色に対応しかつ音色選択検出回
路15からの音色選択信号TSにより指定される記憶エリア
30−1,30−２・・・30−ｍを有する。各記憶エリア30−
1,30−２・・・30−ｍはインパルス応答波形、ノイズ波
形等のほぼ連続スペクトルを有しかつ振幅エンベロープ
が徐々に減衰する複数の異なる波形を表すサンプリング
データをそれぞれ記憶するもので、各サンプリングデー
タはアドレス発生回路20からのアドレス信号ADにより指
定されて読出される。

波形メモリ30には、更新回路41及び循環記憶回路42から
なる第１の楽音形成回路と、更新回路43及び循環記憶回
路44からなる第２の楽音形成回路とが並列に接続されて
いる。

更新回路41は減算器41a、乗算器41b及び加算器41cから
なり、減算器41aは波形メモリ30からのサンプリングデ
ータから循環記憶回路42からのサンプリングデータを減
算して乗算器41bに供給する。乗算器41bは減算器41aか
らの前記サンプリングデータに予め決められた利得係数
ｇを乗算して加算器41cの一方の入力に供給する。加算
器41cの他の入力には循環記憶回路42からのサンプリン
グデータが供給されており、同加算器41cは前記両入力
に供給されるサンプリングデータを加算して循環記憶回
路42に供給する。

循環記憶回路42はシフトレジスタ42aにより構成されて
いる。このシフトレジスタ42aは楽音波形の一周期分の
波形データを構成するｎ個のサンプリングデータに対応
したｎステージを有し、更新回路41から第１ステージに
供給されかつ各ステージに記憶されているサンプリング
データが第１ノートクロック信号φ_n1により順次シフト
されるとともに、最終ステージから更新回路41に帰還さ
れるようになっている。また、各ステージに記憶されて
いるサンプリングデータはキーオンパルス信号KONPの到
来によりクリアされるようになっている。

更新回路43を減算器43a、乗算器43b及び加算器43cから
なり、前記更新回路41と同様に構成されている。循環記
憶回路44も前記と同様にシフトレジスタ44aにより構成
されている。

これらの循環記憶回路42,44内のシフトレジスタ42a,44a
の各入力には加算器51が接続されており、同加算器51は
循環記憶回路42,44に循環記憶されているサンプリング
データを加算して乗算器52に供給する。乗算器52は加算
器51からのサンプリングデータとエンベロープ波形デー
タを乗算して出力する。このエンベロープ波形データは
エンベロープ発生器53から供給されるもので、同発生器
53は押鍵検出回路13からのキーオン信号KONに応じて楽
音のエンベロープ波形を表すエンベロープ波形データを
形成して出力する。また、このエンベロープ波形は音色
選択検出回路15からの音色選択信号TSにより制御され、
各楽音の音色に適した形状に形成される。

乗算器52にはディジタルアナログ変換器54が接続されて
おり、同変換器54は乗算器52からのディジタル信号をア
ナログ信号に変換してサウンドシステム55に出力する。
サウンドシステム55はアンプ、スピーカ等により構成さ
れており、ディジタルアナログ変換器54から供給される
アナログ信号に応じた楽音を発音する。

上記のように構成した第１実施例の動作を説明する。鍵
盤にていずれかの鍵が押下されて、鍵スイッチ回路11内
における前記押下鍵に対応した鍵スイッチが閉成する
と、押鍵検出回路13はこの押鍵を検出して、押された鍵
を表すキーコードKC及びキーオン信号KONを出力する。
このキーコードKCはアドレス発生回路20の分周比メモリ
27,28に供給されて同メモリ27,28の読出しを制御するの
で、可変分周器25,26には分周比メモリ27,28から前記キ
ーコードKCに対応するとともに僅かに異なる分周比デー
タが供給され、同分周器25,26は押鍵された鍵音高に対
応するとともに僅かに異なる周波数の第１及び第２ノー
トクロック信号φ_n1，φ_n2を出力するようになる。ま
た、キーオン信号KONはエンベロープ発生器53に供給さ
れてエンベロープ波形データの発生を制御するととも
に、微分回路14にも供給される。微分回路14は該キーオ
ン信号KONを立ち上がり微分することによりキーオンパ
ルス信号K0NPを形成し、該信号KONPをアドレス発生回路
20のアドレスカウンタ23に供給して同カウンタ23をリセ
ットするとともに、同信号KONPを循環記憶回路42,44の
シフトレジスタ42a,44aに供給して同レジスタ42a,44aの
各レジスタ内に記憶中のサンプリングデータをクリアす
る。

かかるアドレスカウンタ23のリセット後、同カウンタ23
はマスタクロック発生器21から固定分周器22及びアンド
回路ANDを介して供給されるクロック信号をカウントし
て「０」から順次歩進するアドレス信号ADを波形メモリ
30に供給し始める。このとき、波形メモリ30には音色選
択検出回路15からの音色選択信号TSも供給されており、
同信号TSが波形メモリ30内の記憶エリア30−1,30−２・
・・30−ｍのいずれかを指定しているので、音色選択信
号TSにより指定される前記記憶エリア内のサンプリング
データが前記アドレス信号ADにより順次読出し出力され
る。そして、アドレス信号ADが前記記憶エリアの最終ア
ドレスを示す値になると、エンド検出器24が該最終アド
レスを検知して、インバータ回路INVとアンド回路ANDと
の協働によりアドレスカウンタ23へのクロック信号の供
給を禁止することによって、アドレスカウンタ23の歩進
を停止させるので、波形メモリ30からのサンプリングデ
ータの読出しも終了する。この場合、音色選択信号TSに
より指定される記憶エリア内に波形W₀を表すサンプリン
グデータが記憶されていたとすると、波形W₀を表すサン
プリングデータが予め決められた一定のレートで更新回
路41,43に同時に供給されることになる。

更新回路41,43においては、減算器41a,43aが前記波形W₀
を表すサンプリングデータからシフトレジスタ42a,44a
の最終ステージからのサンプリングデータを減算し、乗
算器41b,43bが該減算結果に利得係数ｇを乗算し、加算
器41c,43cが該乗算結果にシフトレジスタ42a,44aの最終
ステージからのサンプリングデータを加算してシフトレ
ジスタ42a,44aの第１ステージに供給する。これによ
り、シフトレジスタ42a,44aの各ステージに楽音波形W₁,
W₂を表すサンプリングデータが記憶されていたとする
と、シフトレジスタ42a,44aの第１ステージに供給され
るサンプリングデータにより表される楽音波形は（１−
ｇ）W₁＋gW₀,（１−ｇ）W₂＋gW₀となる。かかる楽音波
形を表すサンプリングデータはシフトレジスタ42a,44a
に再記憶されるが、シフトレジスタ42a,44aの各ステー
ジ内のサンプリングデータは押鍵時にクリアされてお
り、かつ波形メモリ30から供給される初期の波形W₀の振
幅は大きいので、押鍵直後にはシフトレジスタ42a,44a
に循環記憶されるサンプリングデータは前記楽音波形W₀
に近ずくように急激に変化する。また、シフトレジスタ
42a,44aの各レジスタ内のサンプリングデータはアドレ
ス発生回路20から供給される第１及び第２ノートクロッ
ク信号φ_n1，φ_n2に同期してシフト制御され、シフトレ
ジスタ42a,44aには以前記憶されていた前記楽音波形W₁,
W₂を表すサンプリングデータが第１及び第２ノートクロ
ック信号φ_n1，φ_n2の周波数（周期）とシフトレジスタ
42a,44aの段数ｎにより決定される周期すなわち押鍵さ
れた鍵の音高周期にほぼ等しい時間で循環記憶されるの
で、同レジスタ42a,44a内に記憶されるサンプリングデ
ータは押鍵から時間が経過するに従って前記押鍵された
鍵の音高にほぼ対応した周期性をもつようになる。そし
て、かかる状態では、波形メモリ30から供給される波形
W₀の振幅は徐々に小さくなるので、シフトレジスタ42a,
44aに循環記憶されるサンプリングデータにより表され
る楽音波形信号は波形メモリ30からの波形W₀に含まれる
信号成分を徐々に減少させていく。このように、シフト
レジスタ42a,44aから出力されるサンプリングデータに
より表される楽音波形信号には波形メモリ30からの波形
W₀に関する周波数成分と発生すべき楽音の音高周波数の
整数倍の倍音成分とが含まれるが、その発生直後には前
記波形W₀に関する周波数成分が多く含まれかつ後前記音
高周波数の整数倍の倍音成分が多く含まれるようにな
る。ただし、この場合、第１及び第２ノートクロック信
号φ_n1，φ_n2の周波数（周期）は僅かに異なるので、各
シフトレジスタ42a,42bに関する前記音高周波数の整数
倍の倍音成分の周波数は僅かにずれたものとなる。

一方、シフトレジスタ42a,44aに循環記憶されている各
サンプリングデータは加算器51に供給され、各加算器51
にて加算されて乗算器52に供給される。乗算器52にはエ
ンベロープ発生器53から音色選択信号TS及びキーオン信
号KONに応じて形成されたエンベロープ波形データが供
給されており、同乗算器52は、加算器51からの前記サン
プリングデータと前記エンベロープ波形データとを乗算
することにより、同サンプリングデータにより表された
楽音波形信号にエンベロープを付して出力する。このエ
ンベロープが付された楽音波形信号を表すディジタル形
式のサンプリングデータはディジタルアナログ変換器54
にてアナログ信号に変換され、このアナログ信号がサウ
ンドシステム55に供給されて同システム55から前記アナ
ログ信号に対応した楽音が発音される。その結果、循環
記憶回路42,44にて形成された僅かに周波数の異なる倍
音成分を有する楽音すなわち非調和楽音が発音される。

上記説明からも理解できるように、上記第１実施例によ
れば、更新回路41及び循環記憶回路42からなる第１の楽
音形成回路と、更新回路43及び循環記憶回路44からなる
第２の楽音形成回路とを単に波形メモリ30に並列に接続
した簡単な回路構成により、高速演算を必要としないで
非調和楽音を発生できる。

b.第２実施例 次に、本願の第２の発明に係る一実施例を図面を用いて
説明すると、第３図はこの第２の発明に係る楽音信号発
生装置の適用された電子楽器をブロック図にて示してい
る。

この電子楽器は上記第１実施例とほぼ同様に構成されて
いるが、更新回路61及び循環記憶回路62からなる第１の
楽音形成回路と、更新回路63及び循環記憶回路64からな
る第２の楽音形成回路とを直列接続した点が上記第１実
施例とは異なる。更新回路61,63はそれぞれ減算器61a,6
3a、乗算器61b,63b及び加算器61c,63cにより上記第１実
施例の場合と同様に構成されているが、この場合、減算
器63aには加算器61cの出力（環境記憶回路62の出力）が
接続され、加算器63cの出力（環境記憶回路64の出力）
は直接乗算器52に接続されている。循環記憶回路62,64
はシフトレジスタ62a,64aにより上記第１実施例の場合
と同様に構成されかつ同様に動作する。

上記のように構成した第２実施例おいては、シフトレジ
スタ62a,64aは楽音波形信号を表すサンプリングデータ
を上記第１実施例の場合と同様に第１及び第２ノートク
ロック信号φ_n1，φ_n2にそれぞれ対応した周期で循環記
憶するが、更新回路61は波形メモリ30からのサンプリン
グデータに基づきシフトレジスタ62a内のサンプリング
データを修正し、かつ更新回路63はシフトレジスタ62a
内に記憶中のサンプリングデータに基づきシフトレジス
タ64a内のサンプリングデータを修正する。かかる場
合、シフトレジスタ62a内に記憶中のサンプリングデー
タは更新回路63を介してシフトレジスタ64aに継続して
供給されるので、更新回路61及び循環記憶回路62からな
る第１の楽音形成回路にて形成された第１ノートクロッ
ク信号φ_n1の周波数（周期）とシフトレジスタ62aの段
数ｎにより決定される周期に対応した倍音成分の影響は
シフトレジスタ64aに記憶されているサンプリングデー
タに残る。一方、更新回路63及び循環記憶回路64からな
る第２の楽音形成回路においても、上記第１実施例の場
合と同様に、第２ノートクロック信号φ_n2の周波数（周
期）とシフトレジスタ64aの段数ｎにより決定される周
期に対応した倍音成分が形成されるので、同レジスタ64
aからは第１及び第２ノートクロック信号φ_n1，φ_n2に
応じて僅かに周波数のずれた倍音成分を含む楽音波形信
号が乗算器52に供給され、ディジタルアナログ変換器54
及びサウンドシステム55を介して楽音として出力され
る。

上記説明からも理解できるように、上記第２実施例にお
いても、更新回路61及び循環記憶回路62からなる第１の
楽音形成回路と、更新回路63及び循環記憶回路64からな
る第２の楽音形成回路とを単に波形メモリ30に直列に接
続した簡単な回路構成により、高速演算を必要としない
で非調和楽音を発生できる。

c.他の実施例 さらに、上記第１及び第２実施例を次のように変更して
も本発明は実施できるものである。

（１）上記第１及び第２実施例においては、更新回路及
び循環記憶回路からなる楽音形成回路を２組用いて非調
和楽音波形を得るようにしたが、３組の楽音形成回路を
利用するようにしてもよい。

例えば、第４図に示すように、更新回路71,72,73及び循
環記憶回路74,75,76からそれぞれなる第１乃至第３の楽
音形成回路を波形メモリ30に並列に接続するとともに、
各循環記憶回路74,75,76の出力を加算器77にて加算して
乗算器52に出力するようにする。この場合、各更新回路
71,72,73及び循環記憶回路74,75,76を上記第１及び第２
実施例と同様に構成するとともに、循環記憶回路74,75,
76内のシフトレジスタを第１乃至第３ノートクロック信
号φ_n1，φ_n2，φ_n3でシフト制御し、かつキーオンパル
ス信号KONPでクリアするようにする。この場合、第１及
び第２ノートクロック信号φ_n1，φ_n2としては上記第１
及び第２実施例と同様の信号を利用すればよいが、第３
ノートクロック信号φ_n3としては第１及び第２ノートク
ロック信号φ_n1，φ_n2の周波数と僅かに異なる周波数の
クロック信号を利用するようにするとよい。これによ
り、更新回路73及び循環記憶回路76からなる第３の楽音
形成回路が構成され、更新回路71,72及び循環記憶回路7
4,75からなる第１及び第２の楽音形成回路によるものと
は僅かに周波数の異なる倍音成分が形成され、発生楽音
の非調和倍音成分が上記第１及び第２実施例の場合より
豊かになって豊かな非調和楽音を得ることができるよう
になる。

また、第５図に示すように、更新回路81,82,83及び循環
記憶回路84,85,86からそれぞれなる第１乃至第３の楽音
形成回路を波形メモリ30に直列に接続するようにしても
よい。この場合、各更新回路81,82,83及び循環記憶回路
84,85,86を上記第１及び第２実施例の場合と同様に構成
するようにするとよい。かかる場合にも、上記第２実施
例の場合と同様に、循環記憶回路84の出力は更新回路82
を介して循環記憶回路85に継続して供給されるととも
に、該循環記憶回路85の出力は更新回路83を介して循環
記憶回路86に継続して供給され、これらの循環記憶回路
84,85,86はそれぞれ第１乃至第３ノートクロック信号φ
_n1，φ_n2，φ_n3に応じて楽音波形を表すサンプリングデ
ータを循環記憶するので、循環記憶回路86から出力され
る楽音形成回路には第１乃至第３ノートクロック信号φ
_n1，φ_n2，φ_n3に対応した倍音が含まれることになる。
これにより、この場合も、発生楽音の非調和倍音成分が
上記第１及び第２実施例の場合より豊かになって豊かな
非調和楽音を得ることができるようになる。

さらに、第６図に示すように、更新回路91,92及び循環
記憶回路94,95からそれぞれなる第１及び第２の楽音形
成回路を波形メモリ30に並列に接続するとともに、更新
回路93及び循環記憶回路96からなる第３の楽音形成回路
を前記第１及び第２の楽音形成回路に直列に接続するよ
うにしてもよい。この場合、各更新回路91,92,93及び循
環記憶回路94,95,96を上記第４図及び第５図のものと同
様に構成するようにするととともに、循環記憶回路94,9
5の出力を加算器97にて加算して更新回路93に供給する
ようにする。かかる場合にも、上述したような各楽音形
成回路の並列及び直列接続により、循環記憶回路96から
出力される楽音波形信号には第１及び第３ノートクロッ
ク信号φ_n1，φ_n2，φ_n3に対応した倍音が含まれること
になり、発生楽音の非調和倍音成分が上記第１及び第２
実施例の場合より豊かになって豊かな非調和楽音を得る
ことができるようになる。

さらに、本発明によれば、更新回路及び環境回路からな
る３組を越える楽音形成回路を直列又は並列に接続する
ようにしてもよい。

（２）上記各実施例においては、波形データを発生する
手段として波形メモリ30を用いるようにしたが、この波
形データを発生する手段として、演算、発振等の方法に
より波形データを発生する回路を用いてもよい。

（３）上記各実施例においては、乗算器41b,43b,61b,63
bにて一定の利得係数ｇをサンプリングデータに乗算す
るようにしたが、この利得係数ｇを押鍵からの時間経過
に従って変化させるようにしてもよい。この場合、利得
係数ｇを押鍵直後には大きな値に設定し、その後徐々に
小さくなるようにすれば、循環記憶回路42,44,62,64に
記憶されているサンプリングデータが長時間小さな値に
なることはない。

（４）上記各実施例においては、シフトレジスタ42a,44
a,62a,64aのシフトクロックの周波数を異ならせて同レ
ジスタ42a,44a,62a,64aに循環記憶されたサンプリング
データの遅延時間を異ならせるようにしたが、同レジス
タ42a,44a,62a,64aの段数が多い場合には前記段数をそ
れぞれ異ならせるようにしてもよい。

（５）上記各実施例においては、発生すべき楽音波形信
号を表すサンプリングデータを記憶する手段としてシフ
トレジスタ42a,44a,62a,64aを利用するようにしたが、
このサンプリングデータを記憶する手段として、アドレ
ス信号によりデータの記憶位置が指定されてデータの書
込み及び読出しが制御される書込み可能メモリ（RAM）
を用いるようにしてもよい。この場合、アドレスを歩進
させるクロック信号の周波数をRAM毎に僅かにずらせる
ようにすればよい。

【図面の簡単な説明】

第１図は本発明の一実施例に係る楽音信号発生装置の適
用された電子楽器の全体ブロック図、第２図は第１図の
アドレス発生回路の詳細例を示すブロック図、第３図乃
至第６図は本発明に係る楽音信号発生装置の他の実施例
を示すブロック図である。 符号の説明 11……鍵スイッチ回路、20……アドレス発生回路、30…
…波形メモリ、41,43,61,63,71,72,73,81,82,83,91,92,
93……更新回路、42,44,62,64,74,75,76,84,85,86,94,9
5,96……循環記憶回路、51,77,97……加算器、55……サ
ウンドシステム。

Claims (2)

【特許請求の範囲】
1. 【請求項１】ほぼ連続スペクトルを有する波形を表すサ
   ンプリングデータを発生するデータ発生手段と、 楽音波形を表すサンプリングデータを記憶する第１の記
   憶装置を備えるとともに前記第１の記憶装置に記憶され
   ているサンプリングデータを循環させる第１の循環路を
   備えてなり、前記第１の記憶装置及び前記第１の循環路
   を循環するサンプリングデータの一循環に要する時間を
   発生すべき楽音の音高周期にほぼ等しく設定した第１の
   循環記憶手段と、 前記第１の循環路を循環するサンプリングデータに前記
   データ発生手段からのサンプリングデータを加味して前
   記第１の記憶装置に記憶されているサンプリングデータ
   を更新する第１の更新手段と、 楽音波形を表すサンプリングデータを記憶する第２の記
   憶装置を備えるとともに前記第２の記憶装置に記憶され
   ているサンプリングデータを循環させる第２の循環路を
   備えてなり、前記第２の記憶装置及び前記第２の循環路
   を循環するサンプリングデータの一循環に要する時間を
   前記第１の循環記憶手段によるサンプリングデータの一
   循環に要する時間と僅かに異ならせるとともに前記第１
   の循環記憶手段と並列に接続した第２の循環記憶手段
   と、 前記第２の循環路を循環するサンプリングデータに前記
   データ発生手段からのサンプリングデータを加味して前
   記第２の記憶装置に記憶されているサンプリングデータ
   を更新する第２の更新手段と、 前記第１及び第２の循環路を循環する各サンプリングデ
   ータを混合して出力する出力手段と を備えた楽音発生装置。
2. 【請求項２】ほぼ連続スペクトルを有する波形を表すサ
   ンプリングデータを発生するデータ発生手段と、 楽音波形を表すサンプリングデータを記憶する第１の記
   憶装置を備えるとともに前記第１の記憶装置に記憶され
   ているサンプリングデータを循環させる第１の循環路を
   備えてなり、前記第１の記憶装置及び前記第１の循環路
   を循環するサンプリングデータの一循環に要する時間を
   発生すべき楽音の音高周期にほぼ等しく設定した第１の
   循環記憶手段と、 前記第１の循環路を循環するサンプリングデータに前記
   データ発生手段からのサンプリングデータを加味して前
   記第１の記憶装置に記憶されているサンプリングデータ
   を更新する第１の更新手段と、 楽音波形を表すサンプリングデータを記憶する第２の記
   憶装置を備えるとともに前記第２の記憶装置に記憶され
   ているサンプリングデータを循環させる第２の循環路を
   備えてなり、前記第２の記憶装置及び前記第２の循環路
   を循環するサンプリングデータの一循環に要する時間を
   前記第１の循環記憶手段によるサンプリングデータの一
   循環に要する時間と僅かに異ならせるとともに前記第１
   の循環記憶手段と直列に接続した第２の循環記憶手段
   と、 前記第２の循環路を循環するサンプリングデータに前記
   第１の循環路を循環するサンプリングデータを加味して
   前記第２の記憶装置に記憶されているサンプリングデー
   タを更新する第２の更新手段と、 前記第２の循環路を循環するサンプリングデータを出力
   する出力手段と を備えた楽音発生装置。