JPH0669943A - ループ型ネットワークシステム - Google Patents
ループ型ネットワークシステムInfo
- Publication number
- JPH0669943A JPH0669943A JP22370192A JP22370192A JPH0669943A JP H0669943 A JPH0669943 A JP H0669943A JP 22370192 A JP22370192 A JP 22370192A JP 22370192 A JP22370192 A JP 22370192A JP H0669943 A JPH0669943 A JP H0669943A
- Authority
- JP
- Japan
- Prior art keywords
- data
- delay
- transmission lines
- phase
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】互いに逆方向にデータが送信される二重化され
たループ型伝送路を利用した１：Ｎ同報通信システムに
おいて、障害発生時のデータの各子局間での相対遅延量
の変動を防ぐ。 【構成】二重化伝送路と受信端末（３Ｂ〜３Ｄ）との間
の接続を司る各インタフェース部（２Ｂ〜２Ｄ）におい
て、送信端末（１）から送信され二重化伝送路を通り伝
送されて来た親局（Ａ）からの受信データのフレームの
遅延量の差分を検出し、その半分を基準タイミングとし
て設定し、その基準タイミングに一定の遅延を加えたタ
イミングで受信データを受信端末（３Ｂ〜３Ｄ）へ送出
させる。
たループ型伝送路を利用した１：Ｎ同報通信システムに
おいて、障害発生時のデータの各子局間での相対遅延量
の変動を防ぐ。 【構成】二重化伝送路と受信端末（３Ｂ〜３Ｄ）との間
の接続を司る各インタフェース部（２Ｂ〜２Ｄ）におい
て、送信端末（１）から送信され二重化伝送路を通り伝
送されて来た親局（Ａ）からの受信データのフレームの
遅延量の差分を検出し、その半分を基準タイミングとし
て設定し、その基準タイミングに一定の遅延を加えたタ
イミングで受信データを受信端末（３Ｂ〜３Ｄ）へ送出
させる。
Description
【０００１】
【産業上の利用分野】本発明は、自動車電話や列車無線
など無線を利用して統制局から複数の子局へのデータ伝
送を行なう場合のような、各子局間のデータの相対遅延
量の変動が問題となる同報通信システムに使用され、互
いに逆方向にデーアが伝送される二重化された系を持つ
ループ型ネットワークシステムに関する。
など無線を利用して統制局から複数の子局へのデータ伝
送を行なう場合のような、各子局間のデータの相対遅延
量の変動が問題となる同報通信システムに使用され、互
いに逆方向にデーアが伝送される二重化された系を持つ
ループ型ネットワークシステムに関する。
【０００２】
【従来の技術】従来、相対遅延量の変動が問題となるよ
うな通信システムは、互いに逆方向にデータが伝送され
る二重化された系を持つループ型ネットワークシステム
は．ＲＡＳ動作（系切替／バイパス／ループバック）に
より相対遅延量が変化してしまうので、使用されない。
うな通信システムは、互いに逆方向にデータが伝送され
る二重化された系を持つループ型ネットワークシステム
は．ＲＡＳ動作（系切替／バイパス／ループバック）に
より相対遅延量が変化してしまうので、使用されない。
【０００３】
【発明が解決しようとする課題】本発明の目的は、互い
に逆方向にデータが伝送される二重化された系を持つル
ープ型ネットワークシステムにおいて、障害発生時のＲ
ＡＳ動作（系切替／バイパス／ループバック）によるデ
ータ伝送遅延時間の変動を吸収して、各子局間での相対
遅延量の変動を抑えることにより、上述のような相対遅
延量の変動が問題になる通信システムにも利用可能とす
ることにある。
に逆方向にデータが伝送される二重化された系を持つル
ープ型ネットワークシステムにおいて、障害発生時のＲ
ＡＳ動作（系切替／バイパス／ループバック）によるデ
ータ伝送遅延時間の変動を吸収して、各子局間での相対
遅延量の変動を抑えることにより、上述のような相対遅
延量の変動が問題になる通信システムにも利用可能とす
ることにある。
【０００４】
【課題を解決するための手段】本発明のシステムは、互
いに逆方向にデータが伝送される二重化されたループ型
の伝送路と、送信端末から送出されるデータを前記伝送
路の双方に同時に送信する親局と、その親局から前記伝
送路の双方を経て受信した二つのデータフレームの遅延
時間差を検出しその遅延時間差の半分を基準タイミング
として設定し、その基準タイミングに一定の遅延タイミ
ングを加えたタイミングで前記受信データを受信端末に
転送する子局とを備えている。
いに逆方向にデータが伝送される二重化されたループ型
の伝送路と、送信端末から送出されるデータを前記伝送
路の双方に同時に送信する親局と、その親局から前記伝
送路の双方を経て受信した二つのデータフレームの遅延
時間差を検出しその遅延時間差の半分を基準タイミング
として設定し、その基準タイミングに一定の遅延タイミ
ングを加えたタイミングで前記受信データを受信端末に
転送する子局とを備えている。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例のブロック図であ
る。
る。
【０００７】図１において、送信端末１からの送信デー
タは親局Ａから固有のフレームビットを付加され、子局
Ｂ〜Ｄに対し０系伝送路及び１系伝送路を通じてそれぞ
れ逆方向に伝送される。この時、各子局Ｂ〜Ｄのインタ
フェース部２Ｂ〜２Ｄは受信されるデータからフレーム
ビット列を検出して、その差分を取ることによりそれぞ
れの系での遅延量を認識し、各受信端末３Ｂ〜３Ｄに対
し同じ読みだし位相でデータＳ５を送出する。この時間
関係を示したものが図３の信号タイミング図である。各
インタフェース部２Ｂ〜２Ｄは、図２に示す遅延時間補
正回路を有し、親局Ａからの受信した入力データＳ１
（通信が行なわれている０系または１系）の書き込み位
相Ｓ２のタイミングで遅延時間補正回路４に書き込まれ
る。一方、位相検出回路５では親局Ａから受信する０系
および１系データＳ３およびＳ４を両方とも入力し、そ
れぞれの系のフレーム位相を検出する。この時図３に例
示するように、子局Ｂ〜Ｄで受信する各系の位相関係を
比較すると、子局Ｂでは０系からのデータの位相の方が
１系からのデータの位相よりも遅延量が少なく（ｄ０Ｂ
〈ｄ１Ｂ）、逆に子局Ｄでは１系からのデータの遅延量
の方が少ない（ｄ１Ｄ〈ｄ０Ｄ）。そこで各子局の位相
検出回路５で両方の系からの書き込み位相の差を検出し
てその中心点を求めると、これがどの子局でもほぼ同一
の基準タイミングとして検出される。これを利用して、
この基準タイミングに固定遅延を加えたものを検出位相
Ｓ７として位相発生回路６に出力する。位相発生回路６
では内部メモリー内に検出位相Ｓ７を記憶しておく。位
相発生回路６は、検出位相Ｓ７を読みだし位相Ｓ６とし
て出力するが、０系および１系データＳ３およびＳ４の
何れかが線断などにより入力されなくなった場合には、
検出位相Ｓ７は出力されない恐があるため、位相検出回
路５に入力される両系の入力データのどちらかが無くな
ったことを断検出回路７で監視して、線断発生時には線
断データＳ８として出力する。線断データＳ８が与えら
れた時には、位相発生回路６は内部メモリーから読みだ
し位相Ｓ６を読み込み、遅延時間補正回路４に出力す
る。この読みだし位相Ｓ６に応じて遅延時間補正回路４
は出力データＳ５を出力する。
タは親局Ａから固有のフレームビットを付加され、子局
Ｂ〜Ｄに対し０系伝送路及び１系伝送路を通じてそれぞ
れ逆方向に伝送される。この時、各子局Ｂ〜Ｄのインタ
フェース部２Ｂ〜２Ｄは受信されるデータからフレーム
ビット列を検出して、その差分を取ることによりそれぞ
れの系での遅延量を認識し、各受信端末３Ｂ〜３Ｄに対
し同じ読みだし位相でデータＳ５を送出する。この時間
関係を示したものが図３の信号タイミング図である。各
インタフェース部２Ｂ〜２Ｄは、図２に示す遅延時間補
正回路を有し、親局Ａからの受信した入力データＳ１
（通信が行なわれている０系または１系）の書き込み位
相Ｓ２のタイミングで遅延時間補正回路４に書き込まれ
る。一方、位相検出回路５では親局Ａから受信する０系
および１系データＳ３およびＳ４を両方とも入力し、そ
れぞれの系のフレーム位相を検出する。この時図３に例
示するように、子局Ｂ〜Ｄで受信する各系の位相関係を
比較すると、子局Ｂでは０系からのデータの位相の方が
１系からのデータの位相よりも遅延量が少なく（ｄ０Ｂ
〈ｄ１Ｂ）、逆に子局Ｄでは１系からのデータの遅延量
の方が少ない（ｄ１Ｄ〈ｄ０Ｄ）。そこで各子局の位相
検出回路５で両方の系からの書き込み位相の差を検出し
てその中心点を求めると、これがどの子局でもほぼ同一
の基準タイミングとして検出される。これを利用して、
この基準タイミングに固定遅延を加えたものを検出位相
Ｓ７として位相発生回路６に出力する。位相発生回路６
では内部メモリー内に検出位相Ｓ７を記憶しておく。位
相発生回路６は、検出位相Ｓ７を読みだし位相Ｓ６とし
て出力するが、０系および１系データＳ３およびＳ４の
何れかが線断などにより入力されなくなった場合には、
検出位相Ｓ７は出力されない恐があるため、位相検出回
路５に入力される両系の入力データのどちらかが無くな
ったことを断検出回路７で監視して、線断発生時には線
断データＳ８として出力する。線断データＳ８が与えら
れた時には、位相発生回路６は内部メモリーから読みだ
し位相Ｓ６を読み込み、遅延時間補正回路４に出力す
る。この読みだし位相Ｓ６に応じて遅延時間補正回路４
は出力データＳ５を出力する。
【０００８】上記の動作を各子局Ｂ〜Ｄが行なうことに
より、ＲＡＳ動作による系の切替やループバック等によ
り遅延時間補正回路４への入力データＳ１の遅延量が変
動しても、出力される出力データＳ５の位相は変動する
こと無く、親局Ａからのデータは常に一定の遅延量を保
ち受信端末３Ｂ〜３Ｄへ出力することができる。
より、ＲＡＳ動作による系の切替やループバック等によ
り遅延時間補正回路４への入力データＳ１の遅延量が変
動しても、出力される出力データＳ５の位相は変動する
こと無く、親局Ａからのデータは常に一定の遅延量を保
ち受信端末３Ｂ〜３Ｄへ出力することができる。
【０００９】
【発明の効果】以上説明したように本発明によれば、Ｒ
ＡＳ動作（系切替／バイパス／ループバック）による各
子局間の相対遅延の変動を吸収し、各子局に対し常に一
定の遅延時間でデータを出力するシステムを構築でき
る。
ＡＳ動作（系切替／バイパス／ループバック）による各
子局間の相対遅延の変動を吸収し、各子局に対し常に一
定の遅延時間でデータを出力するシステムを構築でき
る。
【図１】本発明の実施例のブロック図。
【図２】本発明の実施例の遅延時間補正手段を示すブロ
ック図。
ック図。
【図３】本発明の実施例の動作を説明するための信号タ
イミング図。
イミング図。
Ａ 親局 Ｂ〜Ｄ 子局 １ 送信端末 ２Ｂ〜２Ｄ インタフェース部 ３Ｂ〜３Ｄ 受信端末 ４ 遅延時間補正回路 ５ 位相検出回路 ６ 位相発生回路 ７ 断検出回路
フロントページの続き (72)発明者 吉田 洋昌 東京都港区三田一丁目４番28号日本電気ト ランスミッションエンジニアリング株式会 社内
Claims (1)
- 【請求項１】 互いに逆方向にデータが伝送される二重
化されたループ型の伝送路と、送信端末から送出される
データを前記伝送路の双方に同時に送信する親局と、そ
の親局から前記伝送路の双方を経て受信した二つのデー
タフレームの遅延時間差を検出しその遅延時間差の半分
を基準タイミングとして設定し、その基準タイミングに
一定の遅延タイミングを加えたタイミングで前記受信デ
ータを受信端末に転送する子局とを備えていることを特
徴とするループ型ネットワークシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22370192A JPH0669943A (ja) | 1992-08-24 | 1992-08-24 | ループ型ネットワークシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22370192A JPH0669943A (ja) | 1992-08-24 | 1992-08-24 | ループ型ネットワークシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669943A true JPH0669943A (ja) | 1994-03-11 |
Family
ID=16802306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22370192A Pending JPH0669943A (ja) | 1992-08-24 | 1992-08-24 | ループ型ネットワークシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669943A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012129917A (ja) * | 2010-12-17 | 2012-07-05 | Fuji Electric Co Ltd | データ伝送装置及びデータ伝送方法 |
-
1992
- 1992-08-24 JP JP22370192A patent/JPH0669943A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012129917A (ja) * | 2010-12-17 | 2012-07-05 | Fuji Electric Co Ltd | データ伝送装置及びデータ伝送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1252168A (en) | Communications network | |
| JPH0133062B2 (ja) | ||
| JPH021665A (ja) | 輻輳制御装置 | |
| JP3333006B2 (ja) | 少なくとも１つのリングを含むローカルエリアネットワークにステーションを接続するためのデバイス | |
| JPH0669943A (ja) | ループ型ネットワークシステム | |
| US5734836A (en) | Method of preventing double data reception in selective reception communication system | |
| JPH0142177B2 (ja) | ||
| JPH06209327A (ja) | ループ型ネットワークシステム | |
| JPS62230138A (ja) | 二重化伝送路の切替装置 | |
| JP2001022687A (ja) | リング―バス変換装置および方法 | |
| JPS58225756A (ja) | 直列デ−タ通信装置 | |
| JPS5942506B2 (ja) | 多重化環状バス方式 | |
| JPH1013389A (ja) | 二重化通信装置 | |
| JPS6398244A (ja) | ル−プ状ネツトワ−クシステムの伝送装置 | |
| JP2570579B2 (ja) | リング状伝送方式 | |
| JPH05207045A (ja) | ループ型伝送路における遅延時間差補正方式 | |
| JP3227857B2 (ja) | データ伝送方式 | |
| JPH0669937A (ja) | ループ型伝送路における遅延時間差補正方法および装置 | |
| JPS59117846A (ja) | デ−タ通信装置 | |
| JP2563936B2 (ja) | ル−プ式通信方式 | |
| JPH01195736A (ja) | 通信システム | |
| JPH0158904B2 (ja) | ||
| JPH04156022A (ja) | フレーム位相同期回路 | |
| JP2644558B2 (ja) | 通信装置の試験装置および試験方法 | |
| JPH05167638A (ja) | データ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991221 |