JPH0668906B2 - ビデオテ−プレコ−ダのコントロ−ルパルスカウンタ - Google Patents
ビデオテ−プレコ−ダのコントロ−ルパルスカウンタInfo
- Publication number
- JPH0668906B2 JPH0668906B2 JP7298285A JP7298285A JPH0668906B2 JP H0668906 B2 JPH0668906 B2 JP H0668906B2 JP 7298285 A JP7298285 A JP 7298285A JP 7298285 A JP7298285 A JP 7298285A JP H0668906 B2 JPH0668906 B2 JP H0668906B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- video tape
- ctl
- control pulse
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はビデオテープレコーダに使用するビデオテープ
レコーダのコントロールパルスカウンタに関するもので
ある。
レコーダのコントロールパルスカウンタに関するもので
ある。
従来の技術 近年、ビデオテープレコーダは急速な普及を見せてお
り、その中で業務用の分野でも同様に発展をしている。
業務用のビデオテープレコーダのコントロールパルスカ
ウンタはテープの送り量を見る重要な役割をしている。
り、その中で業務用の分野でも同様に発展をしている。
業務用のビデオテープレコーダのコントロールパルスカ
ウンタはテープの送り量を見る重要な役割をしている。
以下、図面を参照しながら、上述した従来のビデオテー
プレコーダのコントロールパルスカウンタの一例につい
て説明する。
プレコーダのコントロールパルスカウンタの一例につい
て説明する。
第４図，第５図，第６図は従来のビデオテープレコーダ
コントロールパルスカウンタを示すものである。第４図
において、43はビデオテープより再生されたコントロー
ルパルス（以下、CTLパルスという）である。44はパル
ス43を波形成形したCTL波形成形パルスである。45はキ
ャプスタン周波数発生パルス（以下FGパルスという）で
ある。44は１サイクル、１フレームであり、同じビデオ
テープパタンでの記憶されたビデオ信号と同期され同じ
ピッチで記録されている。45は44の１サイクルでＮパル
ス発生する。第４図ではコントロールパルスとキャプス
タンFGパルスの関係を示したものである。
コントロールパルスカウンタを示すものである。第４図
において、43はビデオテープより再生されたコントロー
ルパルス（以下、CTLパルスという）である。44はパル
ス43を波形成形したCTL波形成形パルスである。45はキ
ャプスタン周波数発生パルス（以下FGパルスという）で
ある。44は１サイクル、１フレームであり、同じビデオ
テープパタンでの記憶されたビデオ信号と同期され同じ
ピッチで記録されている。45は44の１サイクルでＮパル
ス発生する。第４図ではコントロールパルスとキャプス
タンFGパルスの関係を示したものである。
第５図の46はビデオテープより再生されるコントロール
パルス（CTLパルス）で、47は46の波形成形された成形C
TLパルスであり、48はカウンタに出力する。出力CTLパ
ルスである。第６図の52はビデオテープであり、53はコ
ントロールヘッド、54はコントロール信号アンプであ
り、55は波形成形回路である。56は55で波形成形された
CTL出力パルスである。
パルス（CTLパルス）で、47は46の波形成形された成形C
TLパルスであり、48はカウンタに出力する。出力CTLパ
ルスである。第６図の52はビデオテープであり、53はコ
ントロールヘッド、54はコントロール信号アンプであ
り、55は波形成形回路である。56は55で波形成形された
CTL出力パルスである。
55を利用して業務用のVTRは記録してある映像の位置を
さがしたり、また編集ポイントを決定している。従って
55は映像１フレームに対して１サイクルが要求される。
さがしたり、また編集ポイントを決定している。従って
55は映像１フレームに対して１サイクルが要求される。
発明が解決しようとする問題点 しかしながら上記のような構成では、第５図に示すごと
く46の信号上に必要な信号以外のノイズ９があった場
合、48はそのままノイズ51がミックスされて出力され
る。この情報をカウントしているカウンタ（図示せず）
はミスカウントしてしまい映像位置とカウントがズレて
しまう。従来回路はこのような問題を有していた。
く46の信号上に必要な信号以外のノイズ９があった場
合、48はそのままノイズ51がミックスされて出力され
る。この情報をカウントしているカウンタ（図示せず）
はミスカウントしてしまい映像位置とカウントがズレて
しまう。従来回路はこのような問題を有していた。
本発明は上記問題点に鑑み、ビデオテープより再生され
るCTLパルスの１周期は前記ビデオテープを送るキャプ
スタンモータのFGパルスの一定の計数時間であるところ
に着眼し、CTLパルスが再生されると、次のCTLパルス再
生の直前までキャプスタンFGをし、CTLパルスの通過を
禁止するようにし、テープ上のキズやノイズによるCTL
パルスの誤発生を防ぎ正確なCTLパルスを発生するコン
トロールパルスカウンタを提供することを目的とするも
のである。
るCTLパルスの１周期は前記ビデオテープを送るキャプ
スタンモータのFGパルスの一定の計数時間であるところ
に着眼し、CTLパルスが再生されると、次のCTLパルス再
生の直前までキャプスタンFGをし、CTLパルスの通過を
禁止するようにし、テープ上のキズやノイズによるCTL
パルスの誤発生を防ぎ正確なCTLパルスを発生するコン
トロールパルスカウンタを提供することを目的とするも
のである。
問題点を解決するための手段 上記問題点を解決する為に本発明のビデオテープレコー
ダのコントロールパルスカウンタは、VTRの再生時にお
いて、再生CTLパルスによってトリガされるフリップフ
ロップと、その出力信号によって、前記CTLパルスの通
過を禁止するゲートとビデオテープを送るキャプスタン
モータのFGパルスでテープスピードと比例関係のあるも
ので少なくともCTLパルス１周期以内の時間で計数を行
なうカウンタ（分周器）と前記カウンタ（分周器）はCT
Lパルスによってリセットされ、計数完了時に前記フリ
ップフロップをリセットするリセット回路という構成を
備えたものである。
ダのコントロールパルスカウンタは、VTRの再生時にお
いて、再生CTLパルスによってトリガされるフリップフ
ロップと、その出力信号によって、前記CTLパルスの通
過を禁止するゲートとビデオテープを送るキャプスタン
モータのFGパルスでテープスピードと比例関係のあるも
ので少なくともCTLパルス１周期以内の時間で計数を行
なうカウンタ（分周器）と前記カウンタ（分周器）はCT
Lパルスによってリセットされ、計数完了時に前記フリ
ップフロップをリセットするリセット回路という構成を
備えたものである。
作 用 本発明は上記した構成によって、再生中にテープキズや
外来ノイズなどでCTLパルスの１周器中に誤パルスがあ
っても、正しいCTLパルスによってフリップフロップに
トリガがかけられ、その出力によって、CTLパルス通過
ゲートが閉じ、誤パルスの通過を禁止する。またカウン
タ（分周器）はキャプスタンモータのFGパルスを次のコ
ントロールパルス発生の直前まで計数する。そして計数
が完了すると前記フリップフロップをリセットし、フリ
ップフロップがリセットされるとCTLパルス通過ゲート
は開かれ正しいCTLパルスのみを通過させることができ
ることとなる。
外来ノイズなどでCTLパルスの１周器中に誤パルスがあ
っても、正しいCTLパルスによってフリップフロップに
トリガがかけられ、その出力によって、CTLパルス通過
ゲートが閉じ、誤パルスの通過を禁止する。またカウン
タ（分周器）はキャプスタンモータのFGパルスを次のコ
ントロールパルス発生の直前まで計数する。そして計数
が完了すると前記フリップフロップをリセットし、フリ
ップフロップがリセットされるとCTLパルス通過ゲート
は開かれ正しいCTLパルスのみを通過させることができ
ることとなる。
実施例 以下、本発明の実施例のビデオテープレコーダのコント
ロールパルスカウンタについて、図面を参照しながら説
明する。
ロールパルスカウンタについて、図面を参照しながら説
明する。
第１図は本発明のブロック図を示すものである。第１図
において、１はビデオテープ、２はコントロールヘッ
ド、３はコントロールアンプ、４は波形成形回路、６は
ノイズ除去回路である。尚、５は成形CTLパルス、７はC
TL出力パルスである。
において、１はビデオテープ、２はコントロールヘッ
ド、３はコントロールアンプ、４は波形成形回路、６は
ノイズ除去回路である。尚、５は成形CTLパルス、７はC
TL出力パルスである。
第２図は第１図のノイズ除去回路６をさらに具体的に説
明したものである。８は成形CTLパルス、９はANDゲー
ト、11はフリッフフロップ、13はインバータ、15はORゲ
ート、18はカウンタ（分周器）、20はアンドゲート、22
はORゲートである。
明したものである。８は成形CTLパルス、９はANDゲー
ト、11はフリッフフロップ、13はインバータ、15はORゲ
ート、18はカウンタ（分周器）、20はアンドゲート、22
はORゲートである。
以上のように構成されたビデオテープレコーダコントロ
ールパルスカウンタについて、以下、第２図及び第３図
を用いてその動作を説明する。
ールパルスカウンタについて、以下、第２図及び第３図
を用いてその動作を説明する。
まず、第２図はノイズ除去回路の具体的回路を示すもの
であって、11がリセット時、CTLゲートパルスはＨ（Hig
h＝１）であり、このとき成形CTLパルス８のＨで９はＬ
（Low＝０）クロックパルス10を出力する10の立ち上が
りで11はトリガがかかり12はＬとなり９はゲートを閉じ
る。10は13でインバートされ出力CTLパルス24となって
出力される。24は15に加わり、カウンターリセットパル
スとなり18のカウントをリセットする。18はこのリセッ
ト時間より、キャプスタンFGパルスをカウントする。カ
ウント出力19は、あらかじめ設定された分周比に応じた
アンドゲート20に加わり、アンドゲート出力21を発生
し、22を通って、フリップフロップのリセットパルス23
となって11をリセットする。11がリセットすると９はゲ
ートを開く。このときの23は次の８が発生する直前に発
生すべく、19と20を組み合わせる。尚、14はキャプスタ
ン反転信号であり、この信号によって11及び18をリセッ
トすると正逆のテープ走行時の初期設定ができる。
であって、11がリセット時、CTLゲートパルスはＨ（Hig
h＝１）であり、このとき成形CTLパルス８のＨで９はＬ
（Low＝０）クロックパルス10を出力する10の立ち上が
りで11はトリガがかかり12はＬとなり９はゲートを閉じ
る。10は13でインバートされ出力CTLパルス24となって
出力される。24は15に加わり、カウンターリセットパル
スとなり18のカウントをリセットする。18はこのリセッ
ト時間より、キャプスタンFGパルスをカウントする。カ
ウント出力19は、あらかじめ設定された分周比に応じた
アンドゲート20に加わり、アンドゲート出力21を発生
し、22を通って、フリップフロップのリセットパルス23
となって11をリセットする。11がリセットすると９はゲ
ートを開く。このときの23は次の８が発生する直前に発
生すべく、19と20を組み合わせる。尚、14はキャプスタ
ン反転信号であり、この信号によって11及び18をリセッ
トすると正逆のテープ走行時の初期設定ができる。
第３図は本発明の実施例の波形図である。25はCTLパル
スである。26は成形CTLパルスで25の正極のみを成形し
たものである。27はCTL出力パルスである。28はCTL禁止
ゲートでありＬ区間はCTLパルスの通過を禁止する。29
はキャプスタンFGパルスである。30〜35はカウンタ（分
周器）の出力パルスである。このとき31,34,35のカウン
タ出力を使用し、アンドゲートすると、29を50パルスカ
ウントするとフリップフロップリセットパルス36が発生
する。36は28に加わりＨにする。
スである。26は成形CTLパルスで25の正極のみを成形し
たものである。27はCTL出力パルスである。28はCTL禁止
ゲートでありＬ区間はCTLパルスの通過を禁止する。29
はキャプスタンFGパルスである。30〜35はカウンタ（分
周器）の出力パルスである。このとき31,34,35のカウン
タ出力を使用し、アンドゲートすると、29を50パルスカ
ウントするとフリップフロップリセットパルス36が発生
する。36は28に加わりＨにする。
条件はCTLパルス周期＞FG計数アンドゲート時間であ
る。
る。
39はカウンタ（分周器）が動作している区間でCTLパル
スを禁止する禁止区間である。41は26のパルスの立ち下
がり40よりトリガされるカウンタスタートポイントであ
る。42は設定された計数時間の終了を示すカウンタエン
ドである。
スを禁止する禁止区間である。41は26のパルスの立ち下
がり40よりトリガされるカウンタスタートポイントであ
る。42は設定された計数時間の終了を示すカウンタエン
ドである。
ここで25に37で示したノイズが発生したとき、26ではノ
イズパルス38となるが禁止ゲート28に禁止されCTL出力
パルスには出ない。
イズパルス38となるが禁止ゲート28に禁止されCTL出力
パルスには出ない。
以上のように再生CTLパルスによってトリガされるフリ
ップフロップとその出力信号によって、CTLパルスの通
過を禁止するゲートとキャプスタンFGパルスで計数を行
なうカウンタ（分周器）で前記フリップフロップをリセ
ットする回路を設けることにより、CTLパルス間に発生
するノイズを除去することができる。
ップフロップとその出力信号によって、CTLパルスの通
過を禁止するゲートとキャプスタンFGパルスで計数を行
なうカウンタ（分周器）で前記フリップフロップをリセ
ットする回路を設けることにより、CTLパルス間に発生
するノイズを除去することができる。
発明の効果 以上のように本発明によれば再生CTLパルスの間に発生
するノイズを除去し、CTLパルスをカウントすることに
よって画像をさがすVTRにおいてはCTLパルスカウンタと
画像の位置がズレることなく正確に位置をさがし、又、
正確なビデオテープ編集が可能となるといったすぐれた
効果を得ることができる。
するノイズを除去し、CTLパルスをカウントすることに
よって画像をさがすVTRにおいてはCTLパルスカウンタと
画像の位置がズレることなく正確に位置をさがし、又、
正確なビデオテープ編集が可能となるといったすぐれた
効果を得ることができる。
第１図は本発明の実施例のブロック図、第２図は第１図
のノイズ除去回路の具体回路図、第３図は信号波形図、
第４図はコントロールパルスとFGパルスの関係を示した
波形図、第５図は従来のコントロールパルス波形図、第
６図は従来例のブロック図である。 １……ビデオテープ、２……コントロールヘッド、３…
…コントロールアンプ、４……波形成形回路、６……ノ
イズ除去回路、９……ANDゲート、11……フリップフロ
ップ、13……インバータ、15……ORゲート、18……カウ
ンタ（分周器）、20……ANDゲート、22……ORゲート。
のノイズ除去回路の具体回路図、第３図は信号波形図、
第４図はコントロールパルスとFGパルスの関係を示した
波形図、第５図は従来のコントロールパルス波形図、第
６図は従来例のブロック図である。 １……ビデオテープ、２……コントロールヘッド、３…
…コントロールアンプ、４……波形成形回路、６……ノ
イズ除去回路、９……ANDゲート、11……フリップフロ
ップ、13……インバータ、15……ORゲート、18……カウ
ンタ（分周器）、20……ANDゲート、22……ORゲート。
Claims (1)
- 【請求項１】ビデオテープレコーダのビデオテープ上の
コントロールパルスを再生した再生コントロールパルス
を基にカウントするコントロールパルスカウンタにおい
て、前記再生コントロールパルスの通過を禁止するゲー
ト手段と、前記ゲート手段の出力信号によってトリガさ
れ前記ゲート手段を制御するフリップフロップ手段と、
ビデオテープを送るキャプスタンの回転数に応じた周波
数発生パルスを前記ゲート手段の出力信号から所定の数
だけ計数して前記フリップフロップ手段をリセットする
リセット手段とを備え、前記所定の数は前記ビデオテー
プ上のコントロールパルスの間隔に対応した周波数発生
パルス数よりも少ない数であることを特徴とするビデオ
テープレコーダのコントロールパルスカウンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7298285A JPH0668906B2 (ja) | 1985-04-05 | 1985-04-05 | ビデオテ−プレコ−ダのコントロ−ルパルスカウンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7298285A JPH0668906B2 (ja) | 1985-04-05 | 1985-04-05 | ビデオテ−プレコ−ダのコントロ−ルパルスカウンタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61230695A JPS61230695A (ja) | 1986-10-14 |
| JPH0668906B2 true JPH0668906B2 (ja) | 1994-08-31 |
Family
ID=13505103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7298285A Expired - Lifetime JPH0668906B2 (ja) | 1985-04-05 | 1985-04-05 | ビデオテ−プレコ−ダのコントロ−ルパルスカウンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0668906B2 (ja) |
-
1985
- 1985-04-05 JP JP7298285A patent/JPH0668906B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61230695A (ja) | 1986-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4682247A (en) | Tape speed determining apparatus for video signal reproducing apparatus | |
| JPH0557675B2 (ja) | ||
| JPH0668906B2 (ja) | ビデオテ−プレコ−ダのコントロ−ルパルスカウンタ | |
| JPS59117745A (ja) | 再生装置 | |
| EP0030113B1 (en) | Recording-time mode detector and video tape recorder or reproducer including such a detector | |
| JP2502275B2 (ja) | 情報信号再生装置 | |
| JP2525823B2 (ja) | リ−ルサ−ボ回路 | |
| JP2993048B2 (ja) | インデックス信号記録装置 | |
| JP2616052B2 (ja) | 磁気記録再生装置 | |
| JP2678309B2 (ja) | 磁気記録再生装置における録・再時でのヘッド一致検出用信号のフォーマット判別装置 | |
| JP2894231B2 (ja) | 磁気記録再生装置 | |
| JPS6346498B2 (ja) | ||
| JP3353911B2 (ja) | 時間情報再生装置 | |
| JP2626017B2 (ja) | タイムコード信号の遅延処理回路 | |
| JP2678307B2 (ja) | 磁気記録再生装置におけるトラッキング検出装置 | |
| JP2589742B2 (ja) | 磁気記録再生装置 | |
| JPS5827425Y2 (ja) | 番地信号修正装置 | |
| JP2638863B2 (ja) | 記録再生装置の基準パルス出力回路 | |
| JPS58224485A (ja) | ビデオテ−プレコ−ダの情報記録再生装置 | |
| JPS5884583A (ja) | Ｖｔｒの間欠記録装置 | |
| JPH0619878B2 (ja) | 磁気テ−プ装置のサ−ボ回路 | |
| JPS59210779A (ja) | ビデオテ−プレコ−ダの静止画再生装置 | |
| JPS5925407B2 (ja) | パルス数計数装置 | |
| JPS6278921A (ja) | 信号判別方法 | |
| JPH01269267A (ja) | 自動トラツキング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |