JP2993048B2 - インデックス信号記録装置 - Google Patents
インデックス信号記録装置Info
- Publication number
- JP2993048B2 JP2993048B2 JP2131870A JP13187090A JP2993048B2 JP 2993048 B2 JP2993048 B2 JP 2993048B2 JP 2131870 A JP2131870 A JP 2131870A JP 13187090 A JP13187090 A JP 13187090A JP 2993048 B2 JP2993048 B2 JP 2993048B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time
- ctl
- index signal
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、インデックス信号記録装置、特に（1/
2）インチVTRに好適なインデックス信号記録装置に関す
る。
2）インチVTRに好適なインデックス信号記録装置に関す
る。
従来から民生用の（1/2）インチVTRでは、ビデオの再
生時に不要な映像部分を飛ばすためのインデックス信
号、いわゆる頭出し信号が、キャプスタンのサーボ基準
〔NTSC方式では30Hz〕となるコントロール信号〔以下、
CTL信号と称する〕のデューティ比を変えることによっ
て形成されている。
生時に不要な映像部分を飛ばすためのインデックス信
号、いわゆる頭出し信号が、キャプスタンのサーボ基準
〔NTSC方式では30Hz〕となるコントロール信号〔以下、
CTL信号と称する〕のデューティ比を変えることによっ
て形成されている。
第３図に示されるように、通常のCTL信号CTLのデュー
ティ比が、立ち下がりエッジを基準として50％であるの
に対し、インデックス信号INDXは積分して検出するた
め、デューティ比は、例えば、80％とされている。
ティ比が、立ち下がりエッジを基準として50％であるの
に対し、インデックス信号INDXは積分して検出するた
め、デューティ比は、例えば、80％とされている。
ところで、再生時に、所望の位置にインデックス信号
を書込むような場合には、CTL信号CTLのデューティ比
を、サーボ基準としての立ち下がりエッジの位置を変化
させることなく、変える必要がある。
を書込むような場合には、CTL信号CTLのデューティ比
を、サーボ基準としての立ち下がりエッジの位置を変化
させることなく、変える必要がある。
そこで、従来では、インデックス信号INDXの発生のタ
イミングの形成及び記録のために、システムコントロー
ラとは別に、インデックス信号用のマイクロプロセッサ
を備えていた。
イミングの形成及び記録のために、システムコントロー
ラとは別に、インデックス信号用のマイクロプロセッサ
を備えていた。
ここで、従来のインデックス信号の形成のシステムを
第４図に示す。
第４図に示す。
CTLヘッド31にて磁気テープ32上のコントロールトラ
ックから再生されたCTL信号CTLが、アンプ及び波形整形
回路33に供給される。
ックから再生されたCTL信号CTLが、アンプ及び波形整形
回路33に供給される。
このCTL信号CTLは、アンプ及び波形整形回路33にて増
幅されると共に、波形整形され、インデックス信号用マ
イクロプロセッサ35と、システムコントローラ34に供給
される。尚、インデックス信号用マイクロプロセッサ35
と、システムコントローラ34はバス36によって接続され
ており、パラレルな通信が可能とされている。
幅されると共に、波形整形され、インデックス信号用マ
イクロプロセッサ35と、システムコントローラ34に供給
される。尚、インデックス信号用マイクロプロセッサ35
と、システムコントローラ34はバス36によって接続され
ており、パラレルな通信が可能とされている。
インデックス信号用マイクロプロセッサ35では、アン
プ及び波形整形回路33からCTL信号CTLが供給されると、
このCTL信号CTLによって割り込みがかけられ、インデッ
クス信号のタイミングがソフトウエアで形成される。
プ及び波形整形回路33からCTL信号CTLが供給されると、
このCTL信号CTLによって割り込みがかけられ、インデッ
クス信号のタイミングがソフトウエアで形成される。
インデックス信号用マイクロプロセッサ35では、CTL
信号CTLの割り込み（サーボ基準としての立ち下がりエ
ッジ）を基準として、ソフトウエアタイマで時間を計測
し、時間が所定の時間になると、インデックス信号INDX
を形成するための制御信号Scがアンプ及び波形整形回路
33に供給される。
信号CTLの割り込み（サーボ基準としての立ち下がりエ
ッジ）を基準として、ソフトウエアタイマで時間を計測
し、時間が所定の時間になると、インデックス信号INDX
を形成するための制御信号Scがアンプ及び波形整形回路
33に供給される。
アンプ及び波形整形回路33では、上述の制御信号Scの
供給されるタイミングに基づいて、ハイレベル（“1"）
のインデックス信号INDXをCTLヘッド31に供給する。そ
して、インデックス信号INDXをCTLヘッド31によって、
ビデオ信号の、例えば、記録開始位置に対応する、磁気
テープ32上のコントロールトラックの位置から記録す
る。このインデックス信号INDXの記録は数秒の間、継続
して行われる。
供給されるタイミングに基づいて、ハイレベル（“1"）
のインデックス信号INDXをCTLヘッド31に供給する。そ
して、インデックス信号INDXをCTLヘッド31によって、
ビデオ信号の、例えば、記録開始位置に対応する、磁気
テープ32上のコントロールトラックの位置から記録す
る。このインデックス信号INDXの記録は数秒の間、継続
して行われる。
また、システムコントローラ34からは、録画時に、録
画用のCTL信号CTL或いはインデックス信号INDXが、アン
プ及び波形整形回路33に供給され、CTLヘッド31によっ
て、コントロールトラックに記録される。
画用のCTL信号CTL或いはインデックス信号INDXが、アン
プ及び波形整形回路33に供給され、CTLヘッド31によっ
て、コントロールトラックに記録される。
上述したようなインデックス信号用マイクロプロセッ
サ35を用いるのには問題があった。つまり、インデック
ス信号用マイクロプロセッサ35は、時間を正確に計り、
タイマの分解能を上げる程、他の処理ができなくなって
しまうものである。従って、インデックス信号INDXのタ
イミング形成のためだけにプロセッサを１個することと
なり、極めて不経済なものになってしまうという問題点
があった。
サ35を用いるのには問題があった。つまり、インデック
ス信号用マイクロプロセッサ35は、時間を正確に計り、
タイマの分解能を上げる程、他の処理ができなくなって
しまうものである。従って、インデックス信号INDXのタ
イミング形成のためだけにプロセッサを１個することと
なり、極めて不経済なものになってしまうという問題点
があった。
従って、この発明の目的は、インデックス信号用マイ
クロプロセッサを用いることなくインデックス信号の形
成及び記録をなし得るインデックス信号記録装置を提供
することにある。
クロプロセッサを用いることなくインデックス信号の形
成及び記録をなし得るインデックス信号記録装置を提供
することにある。
この発明では、磁気テープ上のコントロールトラック
に記録されているコントロール信号を再生し、再生され
たコントロール信号のデューティ比を変化させてインデ
ックス信号を形成して記録するインデックス信号記録装
置に於いて、コントロール信号の立ち上がりまたは立ち
下がりのタイミングでシステムコントローラに対し割り
込みがかけられた時点から時間計測を行う時間計測手段
と、システムコントローラに組み込まれて時間計測手段
の時間データと第１のレジスタにセットされた時間デー
タとの比較を行い、時間が予め設定された時間に達する
と、第２のレジスタにセットされた出力データに基づい
てインデックス信号発生用の制御信号を形成し出力する
手段と、時間データと上記出力データとを第１並びに第
２のレジスタにシーケンシャルにロードする手段とを備
えた構成としている。
に記録されているコントロール信号を再生し、再生され
たコントロール信号のデューティ比を変化させてインデ
ックス信号を形成して記録するインデックス信号記録装
置に於いて、コントロール信号の立ち上がりまたは立ち
下がりのタイミングでシステムコントローラに対し割り
込みがかけられた時点から時間計測を行う時間計測手段
と、システムコントローラに組み込まれて時間計測手段
の時間データと第１のレジスタにセットされた時間デー
タとの比較を行い、時間が予め設定された時間に達する
と、第２のレジスタにセットされた出力データに基づい
てインデックス信号発生用の制御信号を形成し出力する
手段と、時間データと上記出力データとを第１並びに第
２のレジスタにシーケンシャルにロードする手段とを備
えた構成としている。
コントロール信号が再生されてシステムコントローラ
に供給されると割り込みがかかり、システムコントロー
ラに於いて時間計測が開始される。
に供給されると割り込みがかかり、システムコントロー
ラに於いて時間計測が開始される。
計測された時間が所定の時間に達すると、インデック
ス信号発生用の制御信号がシステムコントローラからア
ンプ及び波形整形回路に供給され、インデックス信号が
形成される。そして、磁気テープ上のコントロールトラ
ックにインデックス信号が記録される。
ス信号発生用の制御信号がシステムコントローラからア
ンプ及び波形整形回路に供給され、インデックス信号が
形成される。そして、磁気テープ上のコントロールトラ
ックにインデックス信号が記録される。
以下、この発明の一実施例について第１図及び第２図
を参照して説明する。
を参照して説明する。
第１図の構成に於いて、CTLヘッド１にて、磁気テー
プ２上のコントロールトラックから再生されたCTL信号C
TLが、アンプ及び波形整形回路３に供給される。
プ２上のコントロールトラックから再生されたCTL信号C
TLが、アンプ及び波形整形回路３に供給される。
CTL信号CTLは、アンプ及び波形整形回路３にて増幅さ
れると共に、波形整形され、システムコントローラ４に
供給される。
れると共に、波形整形され、システムコントローラ４に
供給される。
このシステムコントローラ４には、インデックス信号
INDXを形成するための制御信号を発生するリアルタイム
パルスジェネレータ〔以下、単にRTGと略記する〕５が
組み込まれている。
INDXを形成するための制御信号を発生するリアルタイム
パルスジェネレータ〔以下、単にRTGと略記する〕５が
組み込まれている。
RTG5とは、内部のレジスタ６にセットされた時間デー
タと、システムコントローラ４内部のフリーランニング
カウンタ〔以下、単にFRCと略記する〕７の時間データ
の一致を検出すると共に、双方の時間データが一致した
時に、レジスタ８にセットされている出力データが、ラ
ッチ９に保持され、制御信号として外部に出力される。
また、これと共に、割り込みフラグが立つようにされ
る。
タと、システムコントローラ４内部のフリーランニング
カウンタ〔以下、単にFRCと略記する〕７の時間データ
の一致を検出すると共に、双方の時間データが一致した
時に、レジスタ８にセットされている出力データが、ラ
ッチ９に保持され、制御信号として外部に出力される。
また、これと共に、割り込みフラグが立つようにされ
る。
CTL信号CTLの立ち下がりエッジで、システムコントロ
ーラ４に対し、割り込みがかけられる。
ーラ４に対し、割り込みがかけられる。
FRC7が、割り込みのかけられた時点から時間計測を行
ない、その時間データが、FIFOメモリ10と、RTG5内に設
けられているコンパレータ11に供給される。
ない、その時間データが、FIFOメモリ10と、RTG5内に設
けられているコンパレータ11に供給される。
一方、上述のCTL信号CTLによる割り込みの発生と同時
に、RTG5内に設けられているレジスタ６には、時間デー
タがセットされると共に、図示せぬROMからレジスタ８
に出力データがセットされる。この時間データと出力デ
ータのロードは、シーケンシャルに行われる。
に、RTG5内に設けられているレジスタ６には、時間デー
タがセットされると共に、図示せぬROMからレジスタ８
に出力データがセットされる。この時間データと出力デ
ータのロードは、シーケンシャルに行われる。
時間データは、第２図Ｂに示されるタイミングチャー
トに於いて、再生されたCTL信号CTLの立ち下がりを基準
として、CTL信号CTLの一周期Ｔ内に於いて、IDコントロ
ール信号ID1、ID2、HCコントロール信号HC、CTLトリガ
信号TGの各信号レベルに変動を生じる各時刻のデータで
ある。
トに於いて、再生されたCTL信号CTLの立ち下がりを基準
として、CTL信号CTLの一周期Ｔ内に於いて、IDコントロ
ール信号ID1、ID2、HCコントロール信号HC、CTLトリガ
信号TGの各信号レベルに変動を生じる各時刻のデータで
ある。
また、出力データは、上述のCTL信号CTLの一周期Ｔの
各時点に於いて、IDコントロール信号ID1、ID2、HCコン
トロール信号HC、CTLトリガ信号TGのレベルを表すデー
タの組み合わせであり、図示せぬROMに予め格納されて
いる。
各時点に於いて、IDコントロール信号ID1、ID2、HCコン
トロール信号HC、CTLトリガ信号TGのレベルを表すデー
タの組み合わせであり、図示せぬROMに予め格納されて
いる。
上述のコンパレータ11にて、FRC7から供給される時間
データと、レジスタ６から供給される時間データとの比
較がなされる。そして、双方の時間データが一致する
と、ラッチ信号SRがラッチ９に供給され、レジスタ８か
ら供給される出力データが保持されると共に、ポート12
〜15を介して出力される。
データと、レジスタ６から供給される時間データとの比
較がなされる。そして、双方の時間データが一致する
と、ラッチ信号SRがラッチ９に供給され、レジスタ８か
ら供給される出力データが保持されると共に、ポート12
〜15を介して出力される。
アンプ及び波形整形回路３では、システムコントロー
ラ４のポート12〜15を介して供給される出力データに基
づいて、所定のタイミングで、インデックス信号INDXを
形成すると共に、磁気テープ２上のコントロールトラッ
クにインデックス信号INDXを記録する。
ラ４のポート12〜15を介して供給される出力データに基
づいて、所定のタイミングで、インデックス信号INDXを
形成すると共に、磁気テープ２上のコントロールトラッ
クにインデックス信号INDXを記録する。
これによって、従来、必要とされていたインデックス
信号用のマイクロプロセッサを不要にでき、再生時に、
再生されたCTL信号CTLと同期してインデックス信号INDX
を形成し、記録できる。
信号用のマイクロプロセッサを不要にでき、再生時に、
再生されたCTL信号CTLと同期してインデックス信号INDX
を形成し、記録できる。
また、録画時は、システムコントローラ４のポート16
から、第２図Ｇに示されるような、録画用のCTL信号CTL
R或いはインデックス信号INDXが供給され、CTLヘッド１
によって、磁気テープ２上のコントロールトラックに記
録される。尚、この場合のインデックス信号INDXは、CT
L信号CTLのデューティ比をソフトウエアによって変化さ
せている。
から、第２図Ｇに示されるような、録画用のCTL信号CTL
R或いはインデックス信号INDXが供給され、CTLヘッド１
によって、磁気テープ２上のコントロールトラックに記
録される。尚、この場合のインデックス信号INDXは、CT
L信号CTLのデューティ比をソフトウエアによって変化さ
せている。
以下、第２図のタイミングチャートを参照して説明す
る。
る。
この第２図には、再生されたCTL信号CTLの立ち下がり
を基準として、一周期Ｔ分の各信号の波形の変化の状態
が示されている。尚、第２図に記載されている百分比
は、CTL信号CTLの一周期Ｔに対する経過時間の比率であ
る。
を基準として、一周期Ｔ分の各信号の波形の変化の状態
が示されている。尚、第２図に記載されている百分比
は、CTL信号CTLの一周期Ｔに対する経過時間の比率であ
る。
第２図Ａには、インデックス信号INDXが示され、第２
図Ｂには、再生されたCTL信号CTLが示されている。
図Ｂには、再生されたCTL信号CTLが示されている。
第２図Ｃには、IDコントロール信号ID1が示されてい
る。このIDコントロール信号ID1は、ハイレベル
（“1"）の時のみ記録可能とされるマスク用の信号であ
る。
る。このIDコントロール信号ID1は、ハイレベル
（“1"）の時のみ記録可能とされるマスク用の信号であ
る。
第２図Ｄには、IDコントロール信号ID2が示されてい
る。このIDコントロール信号ID2は、イレーズ（消去）
時に使用される信号である。
る。このIDコントロール信号ID2は、イレーズ（消去）
時に使用される信号である。
第２図Ｅには、HCコントロール信号HCが示されてお
り、このHCコントロール信号HCは、書き換えのタイミン
グを設定する信号であり、立ち下がりエッジでインデッ
クス信号INDXををハイレベル（“1"）とするものであ
る。
り、このHCコントロール信号HCは、書き換えのタイミン
グを設定する信号であり、立ち下がりエッジでインデッ
クス信号INDXををハイレベル（“1"）とするものであ
る。
第２図Ｆには、CTLトリガ信号TGが示されており、こ
のCTLトリガ信号TGは、積分コンデンサの放電制御用の
信号である。
のCTLトリガ信号TGは、積分コンデンサの放電制御用の
信号である。
時刻t0にて、サーボ基準としての、再生されたCTL信
号CTLの立ち下がりが、時間データの基準となる。
号CTLの立ち下がりが、時間データの基準となる。
時刻t1にて、IDコントロール信号ID1がハイレベル
（“1"）に立ち上がるため、前述の割り込みが発生した
時にレジスタ８にロードされる出力データは、時刻t1に
於けるIDコントロール信号ID1、ID2、HCコントロール信
号HC、CTLトリガ信号TGの各レベルである。即ち、時刻t
1では、IDコントロール信号ID1、ID2、HCコントロール
信号HC、CTLトリガ信号TGの全てがハイレベル（“1"）
なので、出力データは〔1111〕となる。また、時刻t0か
ら時刻t1までの時間データがレジスタ６にセットされ
る。
（“1"）に立ち上がるため、前述の割り込みが発生した
時にレジスタ８にロードされる出力データは、時刻t1に
於けるIDコントロール信号ID1、ID2、HCコントロール信
号HC、CTLトリガ信号TGの各レベルである。即ち、時刻t
1では、IDコントロール信号ID1、ID2、HCコントロール
信号HC、CTLトリガ信号TGの全てがハイレベル（“1"）
なので、出力データは〔1111〕となる。また、時刻t0か
ら時刻t1までの時間データがレジスタ６にセットされ
る。
コンパレータ11にて、FRC7から供給される時間データ
と、レジスタ６から供給される時間データとの比較がな
され、双方の時間データが一致すると、時間t1に到達し
たことになり、コンパレータ11からラッチ信号SRがラッ
チ９に供給され、上述の出力データがラッチされる。こ
れと共に、ラッチ９からポート12〜15を介して、上述の
出力データ〔1111〕が、アンプ及び波形整形回路３に供
給される。
と、レジスタ６から供給される時間データとの比較がな
され、双方の時間データが一致すると、時間t1に到達し
たことになり、コンパレータ11からラッチ信号SRがラッ
チ９に供給され、上述の出力データがラッチされる。こ
れと共に、ラッチ９からポート12〜15を介して、上述の
出力データ〔1111〕が、アンプ及び波形整形回路３に供
給される。
アンプ及び波形整形回路３では、出力データ〔＝111
1〕からHCコントロール信号HCの立ち下がりが検出され
ないので、アンプ及び波形整形回路３の出力は、ローレ
ベル（“0"）とされる。従って、インデックス信号INDX
は、ローレベル（“0"）のままとされる。
1〕からHCコントロール信号HCの立ち下がりが検出され
ないので、アンプ及び波形整形回路３の出力は、ローレ
ベル（“0"）とされる。従って、インデックス信号INDX
は、ローレベル（“0"）のままとされる。
コンパレータ11からラッチ信号SRが供給された直後
に、レジスタ６には時刻t2までの時間データがセットさ
れる。
に、レジスタ６には時刻t2までの時間データがセットさ
れる。
時刻t2にてHCコントロール信号HCがローレベル
（“0"）に立ち下がり、また、時刻t2では、IDコントロ
ール信号ID1、ID2、CTLトリガ信号TGは全てハイレベル
（“1"）であるため、出力データは〔1101〕とされ、こ
の出力データがレジスタ８にセットされ、ラッチ９に供
給される。
（“0"）に立ち下がり、また、時刻t2では、IDコントロ
ール信号ID1、ID2、CTLトリガ信号TGは全てハイレベル
（“1"）であるため、出力データは〔1101〕とされ、こ
の出力データがレジスタ８にセットされ、ラッチ９に供
給される。
コンパレータ11にて、FRC7から供給される時間データ
と、レジスタ６から供給される時間データとの比較がな
され、双方の時間データが一致すると、時刻t2に到達し
たことになり、コンパレータ11からラッチ信号SRがラッ
チ９に供給される。これと共に、ラッチ９からポート12
〜15を介して、上述の出力データ〔1101〕が、アンプ及
び波形整形回路３に供給される。
と、レジスタ６から供給される時間データとの比較がな
され、双方の時間データが一致すると、時刻t2に到達し
たことになり、コンパレータ11からラッチ信号SRがラッ
チ９に供給される。これと共に、ラッチ９からポート12
〜15を介して、上述の出力データ〔1101〕が、アンプ及
び波形整形回路３に供給される。
アンプ及び波形整形回路３では、出力データ〔1101〕
から、HCコントロール信号HCの立ち下がりが検出される
ので、ハイレベル（“1"）のインデックス信号INDXを形
成し記録すべく、アンプ及び波形整形回路３の出力がハ
イレベル（“1"）とされる。従って、ハイレベル
（“1"）のインデックス信号INDXが形成される。このイ
ンデックス信号INDXは、CTLヘッド１によって、磁気テ
ープ２上のビデオ信号の、例えば、記録開始位置に対応
するコントロールトラックの位置から記録される。この
インデックス信号INDXの記録は数秒の間、継続して行わ
れる。
から、HCコントロール信号HCの立ち下がりが検出される
ので、ハイレベル（“1"）のインデックス信号INDXを形
成し記録すべく、アンプ及び波形整形回路３の出力がハ
イレベル（“1"）とされる。従って、ハイレベル
（“1"）のインデックス信号INDXが形成される。このイ
ンデックス信号INDXは、CTLヘッド１によって、磁気テ
ープ２上のビデオ信号の、例えば、記録開始位置に対応
するコントロールトラックの位置から記録される。この
インデックス信号INDXの記録は数秒の間、継続して行わ
れる。
コンパレータ11からラッチ信号SRが供給された直後
に、レジスタ６には時刻t3までの時間データがセットさ
れる。
に、レジスタ６には時刻t3までの時間データがセットさ
れる。
時刻t3にてHCコントロール信号HCがハイレベル
（“1"）に立ち上がり、また、時刻t3では、IDコントロ
ール信号ID1、ID2、HCコントロール信号HC、CTLトリガ
信号TGの全てがハイレベル（“1"）であるため、出力デ
ータは〔1111〕とされ、この出力データがレジスタ８に
セットされ、ラッチ９に供給される。
（“1"）に立ち上がり、また、時刻t3では、IDコントロ
ール信号ID1、ID2、HCコントロール信号HC、CTLトリガ
信号TGの全てがハイレベル（“1"）であるため、出力デ
ータは〔1111〕とされ、この出力データがレジスタ８に
セットされ、ラッチ９に供給される。
コンパレータ11にて、FRC7から供給される時間データ
と、レジスタ６から供給される時間データとの比較がな
され、双方の時間データが一致すると、時刻t3に到達し
たことになり、コンパレータ11からラッチ信号SRがラッ
チ９に供給される。これと共に、ラッチ９からポート12
〜15を介して、上述の出力データ〔1111〕が、アンプ及
び波形整形回路３に供給される。
と、レジスタ６から供給される時間データとの比較がな
され、双方の時間データが一致すると、時刻t3に到達し
たことになり、コンパレータ11からラッチ信号SRがラッ
チ９に供給される。これと共に、ラッチ９からポート12
〜15を介して、上述の出力データ〔1111〕が、アンプ及
び波形整形回路３に供給される。
アンプ及び波形整形回路３では、出力データ〔＝111
1〕から、HCコントロール信号HCの立ち下がりが検出さ
れないので、アンプ及び波形整形回路３からは、時刻t2
に於けるハイレベル（“1"）のインデックス信号INDXが
継続して出力される。
1〕から、HCコントロール信号HCの立ち下がりが検出さ
れないので、アンプ及び波形整形回路３からは、時刻t2
に於けるハイレベル（“1"）のインデックス信号INDXが
継続して出力される。
時刻t4では、IDコントロール信号ID1が立ち下がるた
め、記録がマスクされて不可能となる。従って、時刻t4
〜t5では、ハイレベル（“1"）のインデックス信号INDX
が継続して記録される。
め、記録がマスクされて不可能となる。従って、時刻t4
〜t5では、ハイレベル（“1"）のインデックス信号INDX
が継続して記録される。
そして、時刻t5に於いて、再生されたCTL信号CTLの一
周期Ｔが終了し、次の周期に入る。次の周期でも、上述
の一周期Ｔと同様の操作がなされ、インデックス信号IN
DXの形成及び記録がなされる。
周期Ｔが終了し、次の周期に入る。次の周期でも、上述
の一周期Ｔと同様の操作がなされ、インデックス信号IN
DXの形成及び記録がなされる。
この発明にかかるインデックス信号記録装置では、コ
ントロール信号が再生されてシステムコントローラに供
給されると、割り込みがかかって時間計測が開始され、
計測された時間が所定の時間に達すると、インデックス
信号発生用の信号がシステムコントローラからアンプ及
び波形整形回路に供給されてインデックス信号が形成さ
れ、CTLヘッドで磁気テープ上のコントロールトラック
に記録されるので、従来、必要とされていたインデック
ス信号用のマイクロプロセッサを不要にでき、その分の
コストを低減し得るという効果がある。
ントロール信号が再生されてシステムコントローラに供
給されると、割り込みがかかって時間計測が開始され、
計測された時間が所定の時間に達すると、インデックス
信号発生用の信号がシステムコントローラからアンプ及
び波形整形回路に供給されてインデックス信号が形成さ
れ、CTLヘッドで磁気テープ上のコントロールトラック
に記録されるので、従来、必要とされていたインデック
ス信号用のマイクロプロセッサを不要にでき、その分の
コストを低減し得るという効果がある。
第１図はこの発明の一実施例の構成を示すブロック図、
第２図はインデックス信号の形成について説明するタイ
ミングチャート、第３図はノーマルCTL信号とインデッ
クス信号を示す波形図、第４図は従来の構成を示すブロ
ック図である。 図面における主要な符号の説明 ２、32:磁気テープ、 ３、33:アンプ及び波形整形回路、 ４、34:システムコントローラ、 5:リアルタイムパルスジェネレータ、 ６、8:レジスタ、 7:フリーランニングカウンタ、 9:ラッチ、 11:コンパレータ、 35:インデックス信号用マイクロプロセッサ、 INDX:インデックス信号、 CTL、CTLR:CTL信号。
第２図はインデックス信号の形成について説明するタイ
ミングチャート、第３図はノーマルCTL信号とインデッ
クス信号を示す波形図、第４図は従来の構成を示すブロ
ック図である。 図面における主要な符号の説明 ２、32:磁気テープ、 ３、33:アンプ及び波形整形回路、 ４、34:システムコントローラ、 5:リアルタイムパルスジェネレータ、 ６、8:レジスタ、 7:フリーランニングカウンタ、 9:ラッチ、 11:コンパレータ、 35:インデックス信号用マイクロプロセッサ、 INDX:インデックス信号、 CTL、CTLR:CTL信号。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G11B 27/19 G11B 15/087
Claims (1)
- 【請求項１】磁気テープ上のコントロールトラックに記
録されているコントロール信号を再生し、上記再生され
たコントロール信号のデューティ比を変化させてインデ
ックス信号を形成して記録するインデックス信号記録装
置に於いて、 上記コントロール信号の立ち上がりまたは立ち下がりの
タイミングでシステムコントローラに対し割り込みがか
けられた時点から時間計測を行う時間計測手段と、 上記システムコントローラに組み込まれて上記時間計測
手段の時間データと第１のレジスタにセットされた時間
データとの比較を行い、上記時間が予め設定された時間
に達すると、第２のレジスタにセットされた出力データ
に基づいてインデックス信号発生用の制御信号を形成し
出力する手段と、 上記時間データと上記出力データとを上記第１並びに第
２のレジスタにシーケンシャルにロードする手段と を備えたことを特徴とするインデックス信号記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2131870A JP2993048B2 (ja) | 1990-05-22 | 1990-05-22 | インデックス信号記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2131870A JP2993048B2 (ja) | 1990-05-22 | 1990-05-22 | インデックス信号記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0426981A JPH0426981A (ja) | 1992-01-30 |
| JP2993048B2 true JP2993048B2 (ja) | 1999-12-20 |
Family
ID=15068063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2131870A Expired - Fee Related JP2993048B2 (ja) | 1990-05-22 | 1990-05-22 | インデックス信号記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2993048B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03161267A (ja) * | 1989-08-02 | 1991-07-11 | Puraioritei:Kk | 磁力による研磨機 |
| JP3013222B2 (ja) | 1994-08-12 | 2000-02-28 | 株式会社イマハシ製作所 | 表面研磨装置 |
| US11241768B2 (en) | 2018-04-24 | 2022-02-08 | Tsugio Yamazaki | Magnetic polishing machine |
-
1990
- 1990-05-22 JP JP2131870A patent/JP2993048B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0426981A (ja) | 1992-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0345286Y2 (ja) | ||
| JP2993048B2 (ja) | インデックス信号記録装置 | |
| GB2227593A (en) | Repeat reproduction method and apparatus for magnetic tape | |
| JPS5815874B2 (ja) | キロクバイタイノ タマダシシンゴウノ キロクホウホウ オヨビ ソノ サイセイソウチ | |
| JP2688511B2 (ja) | 磁気記録再生方式 | |
| JPS5853704Y2 (ja) | 磁気記録再生装置 | |
| JP2615500B2 (ja) | 磁気記録再生装置 | |
| JP2615499B2 (ja) | 磁気記録再生装置 | |
| JPS5641566A (en) | Digital signal recording and reproducing system | |
| JP2964510B2 (ja) | 磁気記録再生装置 | |
| JPS58140592U (ja) | 自動編集装置 | |
| JPS6047656B2 (ja) | スピ−ド自動切替回路 | |
| JPS6087487A (ja) | 磁気記録再生装置の番組検索装置 | |
| JPS5923035B2 (ja) | 磁気テ−プ再生装置 | |
| JPS58179696U (ja) | 記録再生装置 | |
| JPH04229437A (ja) | 磁気記録再生装置 | |
| JPS5853004A (ja) | 検索制御方式 | |
| JPS59194146U (ja) | つなぎ撮り回路 | |
| JPS6384736U (ja) | ||
| JPS6424590A (en) | Video signal reproducting device | |
| KR930018469A (ko) | 동시녹재기능을 갖는 기록재생장치 | |
| JPH05166348A (ja) | 磁気記録再生装置 | |
| JPS63104248A (ja) | Ｖｔｒのデ−タ記録装置 | |
| JPH0640402B2 (ja) | 磁気記録再生装置 | |
| JPH0291873A (ja) | 磁気記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |