JPS6047656B2 - スピ−ド自動切替回路 - Google Patents
スピ−ド自動切替回路Info
- Publication number
- JPS6047656B2 JPS6047656B2 JP54127305A JP12730579A JPS6047656B2 JP S6047656 B2 JPS6047656 B2 JP S6047656B2 JP 54127305 A JP54127305 A JP 54127305A JP 12730579 A JP12730579 A JP 12730579A JP S6047656 B2 JPS6047656 B2 JP S6047656B2
- Authority
- JP
- Japan
- Prior art keywords
- speed
- output
- switching circuit
- frequency
- speed switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は、複数のテープスピードを有する例えばビデオ
テープレコーダ（以下ＶＴＲという）のスピード自動切
替回路に関する。
テープレコーダ（以下ＶＴＲという）のスピード自動切
替回路に関する。
ＶＴＲのコントロール信号は、テープスピードに関係な
く３０Ｈ２の周波数で記録されるため、標準と半途のス
ピードを有するＶＴＲの場合、同一テープに両方のスピ
ードで記録されたビデオ信号を再生する場合に、このコ
ントロール信号を検出して標準か半途かの判定を行ない
、記録モードと同一のテープスピードで再生する必要が
ある。
く３０Ｈ２の周波数で記録されるため、標準と半途のス
ピードを有するＶＴＲの場合、同一テープに両方のスピ
ードで記録されたビデオ信号を再生する場合に、このコ
ントロール信号を検出して標準か半途かの判定を行ない
、記録モードと同一のテープスピードで再生する必要が
ある。
従来は、再生されたコントロールパルスを時間平均して
平滑し、基準直流電位を作り判定を行なつていたため、
判定に時間がかかるばかりでなく、回路が複雑となり好
ましくなかつた。本発明はこの点に着目して成されたも
ので、その目的は標準と半途スピードを有するＶＴＲ等
の記録再生装置において、両方のモードで記録された記
録媒体を再生する場合のスピード切替を、瞬時にしかも
確実に行なうスピード自動切替回路を提供することであ
る。
平滑し、基準直流電位を作り判定を行なつていたため、
判定に時間がかかるばかりでなく、回路が複雑となり好
ましくなかつた。本発明はこの点に着目して成されたも
ので、その目的は標準と半途スピードを有するＶＴＲ等
の記録再生装置において、両方のモードで記録された記
録媒体を再生する場合のスピード切替を、瞬時にしかも
確実に行なうスピード自動切替回路を提供することであ
る。
以下、実施例にしたがい本発明を説明する。
第１図に標準、半途のテープスピードを有するＶＴＲの
テープスピード切替回路を示す。ＶＴＲのコントロール
信号はその記録スピードにかかわりなく３０Ｈ２の周波
数で記録されるために、再生されるコントロール信号の
周波数としては、その再生スピードが標準か半途かによ
り１５Ｈ２）３０Ｈ２）６０Ｈ２の３種類となる。本回
路は、この周波数を瞬時に検出し、キヤプスタンを制御
して規定の３０Ｈ２が再生されるテープスピード、すな
わち記録時のテープスピードで再生できるようスピード
の自動切替を行なうものである。１は図示しないコント
ローＪル信号記録再生ヘッドからの信号をモノマルチパ
イプレータにより波形整形して入力する端子である。
テープスピード切替回路を示す。ＶＴＲのコントロール
信号はその記録スピードにかかわりなく３０Ｈ２の周波
数で記録されるために、再生されるコントロール信号の
周波数としては、その再生スピードが標準か半途かによ
り１５Ｈ２）３０Ｈ２）６０Ｈ２の３種類となる。本回
路は、この周波数を瞬時に検出し、キヤプスタンを制御
して規定の３０Ｈ２が再生されるテープスピード、すな
わち記録時のテープスピードで再生できるようスピード
の自動切替を行なうものである。１は図示しないコント
ローＪル信号記録再生ヘッドからの信号をモノマルチパ
イプレータにより波形整形して入力する端子である。
Ｍ１、Ｍ２はともに再トリガ型モノマルチパイプレータ
で、Ｍ１は抵抗Ｒ１、コンデンサＣｌによりその設定周
波数がｆ、に、Ｍｏは抵抗Ｒ２、コンデンｓサＣ２によ
りその設定周波数がｆ２にそれぞれ決定されている。そ
してその周波数配置としては、第２図に示されている通
り１５Ｈｚ＜Ｆ２く３０Ｈｚ〈６０Ｈｚの関係となつて
いる。Ｄｌ，Ｄ２はともにＤ型（ディレィ型）フリップ
フロップで、Ｄ１はそのデータ入力端Ｄとクロックパル
ス入力端ＣＰの両者に゛Ｈ゛の入力があるとそのＱ出力
である出力端子Ｃに゜゜Ｈ゛の信号を、Ｄ２はそのデー
タ入力端Ｄに゜“Ｌ゛の入力があるとそのＯ出力である
出力端子ａに゜゜Ｗ５の信号を出力する。Ａ１はＤ型フ
リップフロップＤｌ，Ｄ２のＯ出力およびＱ出力を入力
とするＡＮＤ回路で、Ｄ型フリップフロップＤ１のＯ出
力が゜゜Ｈ゛でＤ２のＱ出力が“Ｈ゛のとき゜“Ｈ゛の
信号をその出力端子ｂに出力する。第２図のＡ，ｂ，ｃ
は上記各出力端子Ａ，ｂ，ｃが゜“Ｈ゛の信号を出力す
るコントロール信号の周波数領域を示している。Ｎｌ，
Ｎ２はラッチ回路２を構成するＮＡＮＤ回路で、電源印
加時、抵抗Ｒ３、コンデンサＣ４により出力端子ｄの出
力ぱ“Ｌ゛にリセットされる。３はキヤプスタンモータ
の回転数切替回路で、出力端子ｄが゜゛Ｌ゛状態にある
とき鋸歯状波発生回路の時定数を切替えるトランジスタ
Ｑ１が０ＦＦ′８ＶＴＲのテープスピードは半速状態に
設定される。
で、Ｍ１は抵抗Ｒ１、コンデンサＣｌによりその設定周
波数がｆ、に、Ｍｏは抵抗Ｒ２、コンデンｓサＣ２によ
りその設定周波数がｆ２にそれぞれ決定されている。そ
してその周波数配置としては、第２図に示されている通
り１５Ｈｚ＜Ｆ２く３０Ｈｚ〈６０Ｈｚの関係となつて
いる。Ｄｌ，Ｄ２はともにＤ型（ディレィ型）フリップ
フロップで、Ｄ１はそのデータ入力端Ｄとクロックパル
ス入力端ＣＰの両者に゛Ｈ゛の入力があるとそのＱ出力
である出力端子Ｃに゜゜Ｈ゛の信号を、Ｄ２はそのデー
タ入力端Ｄに゜“Ｌ゛の入力があるとそのＯ出力である
出力端子ａに゜゜Ｗ５の信号を出力する。Ａ１はＤ型フ
リップフロップＤｌ，Ｄ２のＯ出力およびＱ出力を入力
とするＡＮＤ回路で、Ｄ型フリップフロップＤ１のＯ出
力が゜゜Ｈ゛でＤ２のＱ出力が“Ｈ゛のとき゜“Ｈ゛の
信号をその出力端子ｂに出力する。第２図のＡ，ｂ，ｃ
は上記各出力端子Ａ，ｂ，ｃが゜“Ｈ゛の信号を出力す
るコントロール信号の周波数領域を示している。Ｎｌ，
Ｎ２はラッチ回路２を構成するＮＡＮＤ回路で、電源印
加時、抵抗Ｒ３、コンデンサＣ４により出力端子ｄの出
力ぱ“Ｌ゛にリセットされる。３はキヤプスタンモータ
の回転数切替回路で、出力端子ｄが゜゛Ｌ゛状態にある
とき鋸歯状波発生回路の時定数を切替えるトランジスタ
Ｑ１が０ＦＦ′８ＶＴＲのテープスピードは半速状態に
設定される。
Ｒ３，Ｒ４およびＣ３は上記時定数を設定する抵抗およ
びコンデンサである。今、記録モードが標準スピードで
あつたとすると、ＶＴＲは常時は半速状態に設定されて
いるから、再生されるコントロール信号の周波数は１５
Ｈｚとなる。
びコンデンサである。今、記録モードが標準スピードで
あつたとすると、ＶＴＲは常時は半速状態に設定されて
いるから、再生されるコントロール信号の周波数は１５
Ｈｚとなる。
すると再トリガ型モノマルチバイブレータＭ２のＱ出力
ぱ“Ｌ゛であるから、Ｄ型フリンプフロツプのクロック
パルス入力端ＣＰにコントロール信号が入力すると同時
にそのＱ出力端が．“゜“Ｌ゛状態となる。その立下り
信号がラッチ回路２のセット入力端に印加するとラッチ
回路２はセット状態となりその出力端子ｄは“゜Ｈ゛状
態となり、上記した回転数切替回路３のトランジスタＱ
１を０Ｎして時定数を変えキヤプスタンの回転数５を標
準スピードとする。その切替直後にＤ型フリップフロッ
プのＱ出力ぱ“Ｈ゛状態となるが、ラッチ回路２は不動
作でその出力端子ｄぱ゜Ｈ゛状態に維持される。記録モ
ードが半速のときは、再生されるコント４ロール信号の
周波数が３０Ｈｚであるから再トリガ型モノマルチバイ
ブレータＭｌ，Ｍ２、Ｑ出力は、前者が゜゜Ｌ゛、後者
が゛Ｈ゛の状態になり、Ｄ型フリップフロップＤ１のη
出力およびＤ２のＱ出力はともに“Ｈ゛状態であり、ラ
ッチ回路２の出力端子ｄはリセット状態である゜゛Ｌ゛
状態に維持され、設定された半速状態は変化しない。
ぱ“Ｌ゛であるから、Ｄ型フリンプフロツプのクロック
パルス入力端ＣＰにコントロール信号が入力すると同時
にそのＱ出力端が．“゜“Ｌ゛状態となる。その立下り
信号がラッチ回路２のセット入力端に印加するとラッチ
回路２はセット状態となりその出力端子ｄは“゜Ｈ゛状
態となり、上記した回転数切替回路３のトランジスタＱ
１を０Ｎして時定数を変えキヤプスタンの回転数５を標
準スピードとする。その切替直後にＤ型フリップフロッ
プのＱ出力ぱ“Ｈ゛状態となるが、ラッチ回路２は不動
作でその出力端子ｄぱ゜Ｈ゛状態に維持される。記録モ
ードが半速のときは、再生されるコント４ロール信号の
周波数が３０Ｈｚであるから再トリガ型モノマルチバイ
ブレータＭｌ，Ｍ２、Ｑ出力は、前者が゜゜Ｌ゛、後者
が゛Ｈ゛の状態になり、Ｄ型フリップフロップＤ１のη
出力およびＤ２のＱ出力はともに“Ｈ゛状態であり、ラ
ッチ回路２の出力端子ｄはリセット状態である゜゛Ｌ゛
状態に維持され、設定された半速状態は変化しない。
また標準スピードで再生中に、記録モードが半速である
テープ領域に入ると、再生されるコントロール信号の周
波数が６０Ｈｚとなる。
テープ領域に入ると、再生されるコントロール信号の周
波数が６０Ｈｚとなる。
この時には最初に説明した周波数が１５Ｈｚの場合とは
逆に、Ｄ型モノマルチバイブレータＤ１のη出力の立下
りによりラッチ回路２はリセットされその出力端子ｄば
゜Ｌ゛状態となる結果、キヤプスタンの回転数は半速に
切替わることになる。なお、出力端子ｂの信号はコント
ロールパルスが規定回転近傍（Ｆ２〈３０Ｈｚ＜ｆ１）
で゜“Ｈ゛状態となるので、この信号を用いて回転数切
替時の信号ミ７ユーテイングまたはスピードインジケー
タ等に用いることができる。
逆に、Ｄ型モノマルチバイブレータＤ１のη出力の立下
りによりラッチ回路２はリセットされその出力端子ｄば
゜Ｌ゛状態となる結果、キヤプスタンの回転数は半速に
切替わることになる。なお、出力端子ｂの信号はコント
ロールパルスが規定回転近傍（Ｆ２〈３０Ｈｚ＜ｆ１）
で゜“Ｈ゛状態となるので、この信号を用いて回転数切
替時の信号ミ７ユーテイングまたはスピードインジケー
タ等に用いることができる。
またＤ型マルチバイブレータＤ１のＯ出力の信号は、設
定周波数ｆ１を超えるコントロールパルスが来たときラ
ッチ回路２をリセットさせるので、回転数切替時のオー
バーシュート・があるときに回転数を落す制御効果があ
る。以上の実施例は、初期のスピード設定が半速の場合
であるが、標準スピードに設定することも同様に可能で
あり、また３スピードの場合にもこの思想を用いて実施
することができる。また■ＴＲに限らずこの種のコント
ロール信号を記録した記録再生装置に広く利用できる。
上記した本発明のスピード切替回路は、再トリガ型マル
チバイブレータとＤ型フリップフロップの組合せにより
、コントロール信号の入力により瞬時にスピード切替が
でき、しかもその状態がラッチ回路により確実に維持さ
れ、従来の回路において問題となつた誤動作の心配もま
つたくない。
定周波数ｆ１を超えるコントロールパルスが来たときラ
ッチ回路２をリセットさせるので、回転数切替時のオー
バーシュート・があるときに回転数を落す制御効果があ
る。以上の実施例は、初期のスピード設定が半速の場合
であるが、標準スピードに設定することも同様に可能で
あり、また３スピードの場合にもこの思想を用いて実施
することができる。また■ＴＲに限らずこの種のコント
ロール信号を記録した記録再生装置に広く利用できる。
上記した本発明のスピード切替回路は、再トリガ型マル
チバイブレータとＤ型フリップフロップの組合せにより
、コントロール信号の入力により瞬時にスピード切替が
でき、しかもその状態がラッチ回路により確実に維持さ
れ、従来の回路において問題となつた誤動作の心配もま
つたくない。
また再トリガ型モノマルチバイブレータの設定周波数Ｆ
ｌ，ｆ２をそれぞれ１５Ｈｚ＜Ｆ２く３０Ｈｚ＜ｆ１〈
６０Ｈｚとなり自由に設定することができ、しかもコン
トロール信号の再生周波数が多少変動した場合にも確実
に■ＴＲ等の再生スピードを適切なものとすることがで
きる。さらにＩＣ化が容易でしかもその際の外付け部品
を少なくできる等の効果もある。
ｌ，ｆ２をそれぞれ１５Ｈｚ＜Ｆ２く３０Ｈｚ＜ｆ１〈
６０Ｈｚとなり自由に設定することができ、しかもコン
トロール信号の再生周波数が多少変動した場合にも確実
に■ＴＲ等の再生スピードを適切なものとすることがで
きる。さらにＩＣ化が容易でしかもその際の外付け部品
を少なくできる等の効果もある。
第１図は本発明のテープスピード切替回路を示す回路図
、第２図は再トリガ型モノマルチバイブレータの設定周
波数配置と出力端子の出力状態を示す図である。 Ｍｌ，ｌｌ！４２・・・・・・再トリガ型モノマルチバ
イブレータ（ＭＭ■）、Ｄｌ，Ｄ２・・・・・・Ｄ型フ
リップフロップ（Ｄ−Ｆ／Ｆ）、２・・・・・ラッチ回
路、３・・・・・・回転数切替回路。
、第２図は再トリガ型モノマルチバイブレータの設定周
波数配置と出力端子の出力状態を示す図である。 Ｍｌ，ｌｌ！４２・・・・・・再トリガ型モノマルチバ
イブレータ（ＭＭ■）、Ｄｌ，Ｄ２・・・・・・Ｄ型フ
リップフロップ（Ｄ−Ｆ／Ｆ）、２・・・・・ラッチ回
路、３・・・・・・回転数切替回路。
Claims (1)
- １ 複数の記録スピードおよび再生スピードを有する記
録再生装置において、記録されるコントロール信号の基
準周波数と記録スピードと異なつたスピードで再生され
るコントロール信号の周波数と間の周波数に設定された
複数の再トリガ型マルチバイブレータと、該再トリガ型
マルチバイブレータの出力を入力とする複数のＤ型フリ
ップフロップと、該Ｄ型フリップフロップの出力を入力
とするラッチ回路と、該ラッチ回路の出力により制御さ
れる回転数切替回路とを有することを特徴とするスピー
ド自動切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54127305A JPS6047656B2 (ja) | 1979-10-04 | 1979-10-04 | スピ−ド自動切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54127305A JPS6047656B2 (ja) | 1979-10-04 | 1979-10-04 | スピ−ド自動切替回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5651039A JPS5651039A (en) | 1981-05-08 |
| JPS6047656B2 true JPS6047656B2 (ja) | 1985-10-23 |
Family
ID=14956655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54127305A Expired JPS6047656B2 (ja) | 1979-10-04 | 1979-10-04 | スピ−ド自動切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6047656B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61175084U (ja) * | 1985-04-22 | 1986-10-31 |
-
1979
- 1979-10-04 JP JP54127305A patent/JPS6047656B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61175084U (ja) * | 1985-04-22 | 1986-10-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5651039A (en) | 1981-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6343625Y2 (ja) | ||
| JPS6254870A (ja) | 同期記録回路 | |
| JPS6047656B2 (ja) | スピ−ド自動切替回路 | |
| JP2993048B2 (ja) | インデックス信号記録装置 | |
| JPH0425618B2 (ja) | ||
| JPS5830278Y2 (ja) | 磁気録画再生装置のコントロ−ル信号記録装置 | |
| JPS631665B2 (ja) | ||
| JPS6333408Y2 (ja) | ||
| JPS6226808Y2 (ja) | ||
| KR910004616B1 (ko) | 영상녹화 재생기의 일정기간 무신호 녹화회로 | |
| JPS5916327B2 (ja) | テ−プレコ−ダの自動調整回路 | |
| JPH0722769Y2 (ja) | ドロツプアウト補償回路 | |
| JPS63282961A (ja) | 記録再生装置の付加装置 | |
| JPS5898859A (ja) | 磁気テ−プの記録速度自動判別装置 | |
| JPS6356615B2 (ja) | ||
| JPS6070940U (ja) | 磁気記録再生装置 | |
| JPS6077035U (ja) | 記録速度判別回路 | |
| JPS595092U (ja) | テ−プレコ−ダ | |
| JPH0850701A (ja) | 再生装置 | |
| JPH0232694B2 (ja) | Johokirokusaiseiki | |
| JPS61252771A (ja) | トラツキングシフタ回路 | |
| JPS59153607U (ja) | 磁気録音再生機 | |
| JPH02134757A (ja) | 磁気記録再生装置 | |
| JPS58100257A (ja) | 頭出し信号検出装置 | |
| JPH0361258B2 (ja) |