JPH0667920A - レジスタ設定回路 - Google Patents

Abstract

(57)【要約】 【目的】 ハードウェア的にレジスタへのデータ設定が
可能なレジスタ設定回路を得る。 【構成】 レジスタの各ビットにそれぞれ接続されてリ
セット信号入力時にそれらに電源もしくは地気を与える
スイッチ手段を、外部からの入力信号とテストモードで
あることを示す信号とに基づいて制御し、また、そのス
イッチ手段の制御を、リセット信号のエッジをカウント
クロックとするカウンタの計数値に基づいて行う。 【効果】 レジスタの各ビット毎に設定するデータの値
を選択することが可能となって、ソフトウェアによらず
に所定のデータをレジスタに設定でき、また、ｎビット
のカウンタを用いれば、ｎ² 通りのデータの設定が可能
となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ワンチップマイクロ
コンピュータなどのプロセッサのテストの１つとして行
われる、内部のレジスタに所定データを設定した時の電
源電流の測定に際して、リセット解除後のレジスタに所
定のデータを設定するレジスタ設定回路に関するもので
ある。

【０００２】

【従来の技術】図６は従来のレジスタ設定回路を示すブ
ロック図である。図において、１は例えばラッチ回路等
で形成された、ワンチップマイクロコンピュータなどの
プロセッサ内部のｎビットのレジスタであり、この場合
には４ビットのレジスタが例示されている。２はこのレ
ジスタ１の各ビットに接続され、リセット信号によって
制御されるスイッチであり、３はこのスイッチ２を介し
てレジスタ１の各ビットに接続される地気である。４は
前記リセット信号が入力されるリセット端子であり、５
はリセット端子４より入力されたリセット信号を反転さ
せるインバータである。この場合、スイッチ２には例え
ば、そのドレインがレジスタ１の各ビットに、ソースが
地気３に、ゲートがインバータ５にそれぞれ接続された
Ｎチャンネルトランジスタが用いられている。なお、こ
のレジスタ１の各ビットに接続されている当該プロセッ
サの内部バスは図示を省略している。

【０００３】次に動作について説明する。リセット時に
リセット端子４に入力されるリセット信号がローレベル
（以下“Ｌ”という）になると、そのリセット信号はイ
ンバータ５で極性が反転されてハイレベル（以下“Ｈ”
という）となり、スイッチ２としてのＮチャンネルトラ
ンジスタのゲートに供給される。従って、各スイッチ２
は一斉にオン状態となり、レジスタ１は当該スイッチ２
に接続された地気３によってそのデータが強制的に
“Ｌ”に引き抜かれる。なお、図６の例では、リセット
時にレジスタ１が“Ｌ”に設定される場合について示し
たが、レジスタ１のビットによっては“Ｈ”に設定され
る場合もある。その場合にはスイッチ２としてＰチャン
ネルトランジスタが用いられ、そのソースには電源が接
続される。

【０００４】

【発明が解決しようとする課題】従来のレジスタ設定回
路は以上のように構成されているので、リセット時にレ
ジスタ１のデータは“Ｌ”、または“Ｈ”のいずれか一
方にのみ設定されてしまい、プロセッサのテストでレジ
スタ１に所定のデータを設定して電源電流を測定する場
合には、ソフトウェアによって内部データバスからレジ
スタ１へそのデータを書き込まねばならず、設定するレ
ジスタ１の数が多ければソフトウェアの負荷が大きくな
ってしまうという問題点があった。

【０００５】この発明は上記のような問題点を解消する
ためになされたもので、ハードウェアによってレジスタ
に所定のデータを設定できるレジスタ設定回路を得るこ
とを目的とする。

【０００６】

【課題を解決するための手段】請求項１の発明に係るレ
ジスタ設定回路は、リセット信号入力時にレジスタの各
ビットのそれぞれに、電源もしくは地気を与えるための
スイッチ手段を接続し、それを外部からの入力信号とテ
ストモードであることを示す信号とに基づいて制御する
切替制御回路を設けたものである。

【０００７】また、請求項２の発明に係るレジスタ設定
回路は、カウントクロックをリセット信号のエッジとす
るカウンタの計数値に基づいてスイッチ手段を制御する
切替制御回路を設けたものである。

【０００８】

【作用】請求項１の発明における切替制御回路は、外部
からの入力信号とテストモードであることを示す信号に
基づいてスイッチ手段を制御することにより、リセット
信号入力時にプロセッサが通常動作モードであれば、レ
ジスタの全てのビットに地気に接続して“Ｌ”にリセッ
トし、テストモードであれば電源または地気の一方を選
択的に接続して、所定のデータをハードウェア的に設定
する。

【０００９】また、請求項２の発明における切替制御回
路は、リセット信号のエッジをカウントクロックとする
カウンタの計数値に基づいてスイッチ手段を制御するこ
とにより、レジスタの各ビットへの電源および地気の接
続を切り替えて、ハードウェア的に所定データを設定す
る。

【００１０】

【実施例】 実施例１．以下、この発明の実施例１を図について説明
する。図１は請求項１の発明の一実施例の原理を示すブ
ロック図である。図において、１はレジスタ、２はスイ
ッチ、３は地気、４はリセット端子、５はインバータで
あり、図６に同一符号を付した従来のそれらと同一、あ
るいは相当部分であるため詳細な説明は省略する。

【００１１】また、６は前記地気３とともにレジスタ１
の各ビットに選択的に接続される電源であり、７はこの
地気３および電源６をスイッチ２を介してレジスタ１の
各ビットに切り替えて接続する切替スイッチである。８
は外部からの信号が入力されるレジスタ設定用端子であ
り、９はこのレジスタ設定用端子８に入力された信号の
極性を反転させ、それをレジスタ１の偶数ビットに接続
されている前記切替スイッチ７に制御信号として供給す
るインバータである。１０はこのインバータ９の出力の
極性をさらに反転させるインバータであり、１１はこの
インバータ９とインバータ１０の出力を切り替えて、そ
れをレジスタ１の奇数ビットに接続されている切替スイ
ッチ７に制御信号として供給するスイッチである。１２
は外部端子レベルの組み合わせによって作成され、通常
動作モード時に“Ｈ”、テストモード時に“Ｌ”となる
テストモードイネーブル信号であり、スイッチ１１はこ
のテストモードイネーブル信号１２によって、それが
“Ｈ”であればインバータ９側に、“Ｌ”であればイン
バータ１０側にそれぞれ切り替えられる。

【００１２】なお、１３はスイッチ２および切替スイッ
チ７によって形成され、レジスタ１の各ビットのそれぞ
れに、地気３もしくは電源６を与えるためのスイッチ手
段である。１４はレジスタ設定用端子８より入力される
外部からの入力信号と、テストモードであることを示す
テストモードイネーブル信号１２とに基づいて、そのス
イッチ手段１３を制御する切替制御回路である。

【００１３】次に動作について説明する。ワンチップマ
イクロコンピュータなどのプロセッサが通常動作モード
であれば、テストモードイネーブル信号１２は“Ｈ”と
なっているため、スイッチ１１はインバータ９側に切り
替えられている。その時、レジスタ設定用端子８に
“Ｌ”を与えた場合、全ての切替スイッチ７にはインバ
ータ９より“Ｈ”の制御信号が与えられ、切替スイッチ
７は一斉に地気３側に切り替えられている。かかる状態
でリセット端子４に入力されているリセット信号を
“Ｌ”とすれば、スイッチ２が一斉にオン状態となるた
め、レジスタ１の全てのビットのデータは、各切替スイ
ッチ７を介して接続された地気３によって強制的に
“Ｌ”に設定される。また、通常動作モードでレジスタ
設定用端子８に“Ｈ”を与えると、全切替スイッチ７は
インバータ９からの“Ｈ”の強制信号によって一斉に電
源６側に切り替えられる。その状態でリセット端子４の
リセット信号を“Ｌ”としてスイッチ２を一斉にオン状
態とすれば、レジスタ１の全てのビットのデータは電源
６によって強制的に“Ｈ”に設定される。

【００１４】また、外部端子に与えるレベルの組み合わ
せによって、当該プロセッサをテストモードにエントリ
ーすると、テストモードイネーブル信号１２が“Ｌ”と
なるため、スイッチ１１はインバータ１０側に切り替え
られる。これによって、切替スイッチ７中でレジスタ１
の偶数ビットに接続されたものにはインバータ９から、
奇数ビットに接続されたものにはインバータ１０から、
それぞれ互いに逆極性の制御信号が与えれらる。従っ
て、レジスタ設定端子８に“Ｌ”を与えると、レジスタ
１の偶数ビットに接続された切替スイッチ７は地気３側
に切り替えられるため、レジスタ１の偶数ビットには強
制的に“Ｌ”が設定される。一方、奇数ビットに接続さ
れた切替スイッチ７は電源６側に切り替えられるため、
レジスタ１の奇数ビットには強制的に“Ｈ”が設定され
る。また、レジスタ設定端子８に“Ｈ”を与えると、切
替スイッチ７中のレジスタ１の奇数ビットに接続された
ものは地気３側に、偶数ビットに接続されたものは電源
６側に切り替えられるため、レジスタ１の奇数ビットは
“Ｌ”に、偶数ビットは“Ｈ”にそれぞれ強制的に設定
される。

【００１５】図２は図１に示したブロック図を実際の回
路で実現した一例を示すブロック図であり、その動作は
図１の場合と同様である。図２に示す例ではスイッチ２
の各々を１つずつのトランスミッションゲートで、切替
スイッチ７の各々をインバータで、スイッチ１１を２つ
のトランスミッションゲート１１ａ，１１ｂで構成して
いる。ここで、各トランスミッションゲート２のドレイ
ンはレジスタ１の各ビットに接続され、ソースはそれぞ
れインバータ７のドレインに接続されている。また、各
トランスミッションゲート２の制御信号として、Ｎチャ
ンネルトランジスタのゲートにはインバータ５の出力
が、Ｐチャンネルトランジスタのゲートにはインバータ
５の出力をインバータ１４ａで反転した出力が入力され
る。さらに、各インバータ７のドレインはトランスミッ
ションゲート２のソースにそれぞれ接続され、レジスタ
１の偶数ビットにトランスミッションゲート２を介して
接続されるインバータ７のゲートにはインバータ９の出
力が、奇数ビットにトランスミッションゲート２を介し
て接続されるインバータ７のゲートにはトランスミッシ
ョンゲート１１ａ，１１ｂのドレインが並列に接続され
ている。また、このトランスミッションゲート１１ｂの
ソースはインバータ９の出力、１１ａのソースはインバ
ータ１０の出力にそれぞれ接続され、トランスミッショ
ンゲート１１ａのＰチャンネルトランジンスタ、１１ｂ
のＮチャンネルトランジスタのゲートにはテストモード
イネーブル信号１２が接続され、トランスミッションゲ
ート１１ａのＮチャンネルトランジスタ、１１ｂのＰチ
ャンネルトランジスタのゲートにはテストモードイネー
ブル信号１２がインバータ１４ｂを介して接続される。
なお、他は図１の同一部分と同一の符号を付してその説
明を省略する。

【００１６】実施例２．次に、この発明の実施例２を図
について説明する。図３は請求項１の発明の他の実施例
の原理を示すブロック図で、図１と同一もしくは相当す
る部分には同一符号を付して説明の重複をさけている。
図において、１５はレジスタ１の各ビットに接続され、
テストモードイネーブル信号１２を制御信号として、そ
れが“Ｌ”のときオンとなるスイッチである。１６はス
イッチ１５のそれぞれに直列に接続されて電源６に接続
され、制御信号が“Ｌ”のときオンとなるスイッチであ
り、１７はスイッチ１５のそれぞれに並列に接続されて
地気３に接続され、制御信号が“Ｈ”のときオンとなる
スイッチである。スイッチ手段１３はこれらスイッチ１
５，１６および１７にて形成されており、レジスタ１の
偶数ビットに接続されたこれらスイッチ１６，１７に
は、制御信号としてインバータ５で反転されたリセット
信号が供給されている。

【００１７】１８はポート用端子とリセット端子とに共
用される兼用端子であり、１９はテストモードイネーブ
ル信号１２を制御信号として、それが“Ｈ”のときに兼
用端子１８に入力された信号を通過させるトライステー
トバッファである。２０は同じくテストモードイネーブ
ル信号１２を制御信号とし、それが“Ｌ”のときに兼用
端子１８からの信号を反転させて、レジスタ１の奇数ビ
ットに接続されたスイッチ１６，１７に制御信号として
供給するトライステートインバータである。２１はテス
トモードイネーブル信号１２を制御信号とし、それが
“Ｈ”のときオンとなって、トライステートインバータ
２０からの出力が停止されたスイッチ１６，１７にイン
バータ５の出力を制御信号として供給するためのスイッ
チである。切替制御回路１４はこれらインバータ５、ト
ライステートインバータ２０およびスイッチ２１にて形
成されている。

【００１８】次に動作について説明する。通常動作モー
ド時においてはテストモードイネーブル信号１２が
“Ｈ”となって各スイッチ１５はオフとなるため、レジ
スタ１の各ビットは電源６と切りはなされ、各スイッチ
を介し地気３と接続される。また、テストイネーブル信
号１２が“Ｈ”のときには兼用端子１８はポート用端子
となって、入力された信号はトライステートバッファ１
９より送出される。その時スイッチ２１がオンするた
め、スイッチの制御信号入力にはリセット端子４に入力
されたリセット信号がインバータ５を介して接続され
る。従って、リセット端子４に“Ｌ”が入力された場合
には、スイッチ１７がオンとなって、レジスタ１の全ビ
ットに“Ｌ”が書き込まれる。

【００１９】また、テストモードイネーブル信号１２が
“Ｌ”のときにはスイッチはオン、スイッチ２１はオフ
となる。その時、兼用端子１８はリセット端子となり、
入力された信号がトライステートインバータ２０で反転
されて、レジスタ１の奇数ビットに接続されたスイッチ
１６，１７の制御信号として供給される。一方、偶数ビ
ットに接続されたスイッチ１６，１７には、リセット端
子４からのリセット信号がインバータ５を介して制御信
号として供給される。従って、レジスタ１に書き込まれ
る値はリセット端子４と兼用端子１８に入力される値の
組み合わせで決まり、例えばレジスタ１が図示のように
４ビット構成の場合、リセット端子４と兼用端子１８と
の組み合わせで“００００”、“０１０１”、“１０１
０”および“１１１１”の４通りのデータの書き込みが
できる。

【００２０】図４は図３に示したブロック図を実際の回
路で実現した一例を示すブロック図であり、その動作は
図３の場合と同様である。この図４に示す例では、スイ
ッチ１５，１６のそれぞれをＮチャンネルトランジス
タ、スイッチ１７のそれぞれをＰチャンネルトランジス
タで形成し、スイッチ２１をトランスミッションゲート
２１ａとインバータ２１ｂとで構成している。

【００２１】実施例３．次に、この発明の実施例３を図
について説明する。図５は請求項２の発明の一実施例を
示すブロック図で、図１と同一または相当部分には同一
符号を付してその説明を省略する。図において、２２は
インバータ５で反転されたリセット信号のエッジをカウ
ントクロックとして計数するｎビット（この場合、レジ
スタ１と同一の４ビット）で構成されたカウンタであ
り、その各ビットの計数値にて、レジスタ１の対応ビッ
トにスイッチ２を介して接続されている切替スイッチ７
の切り替えを制御している。２３はこのカウンタ２２を
リセットするためのカウンタリセット信号が入力される
カウンタリセット端子であり、切替制御回路１４はこの
カウンタ２２とインバータ５にて構成されている。

【００２２】次に動作について説明する。ここで、通常
動作モードには、カウンタリセット端子２３よりカウン
タ２２に“Ｌ”のカウンタリセット信号を入力してリセ
ットし、その計数値を“１１１１”としておく。これに
よって、各切替スイッチ７は、制御信号として“Ｈ”が
入力されて、それぞれ地気３側に切り替えられる。その
時、リセット端子４に“Ｌ”が入力されると、レジスタ
１の各ビットには全て“Ｌ”が書き込まれる。カウンタ
リセット端子２３に“Ｈ”のカウンタリセット信号が入
力されている時には、このカウンタ２２はリセット端子
４に入力されるリセット信号の立ち上がりで計数値を順
次カウントダウンしてゆく。このカウンタ２２の計数値
の各ビットは制御信号として各切替スイッチ７に供給さ
れており、その“Ｈ”、“Ｌ”によって地気３側あるい
は電源６側に切り替えられる。従って、カウンタリセッ
ト端子２３に“Ｈ”を加えている間は、リセット端子４
に“Ｌ”を入力する前のリセット信号の立ち上がりの回
数によってカウンタ２２が順次カウントダウンされるた
めレジスタ１にはこの場合１６通りのデータの書き込み
が可能となる。即ち、カウンタ２２のビット数をｎとす
れば、２ⁿ 通りのデータをレジスタ１に書き込むことが
できる。

【００２３】

【発明の効果】以上のように、請求項１の発明によれ
ば、レジスタの各ビットのそれぞれに接続され、リセッ
ト信号入力時にそれらに電源もしくは地気を与えるスイ
ッチ手段を、外部からの入力信号とテストモードである
ことを示す信号とに基づいて制御するように構成したの
で、レジスタの各ビット毎に設定するデータの値を選択
することが可能となり、ソフトウェアによらず、ハード
ウェアの処理にて所定のデータをレジスタに設定するこ
とができるレジスタ設定回路が得られる効果がある。

【００２４】また、請求項２の発明によれば、スイッチ
手段の制御を、リセット信号のエッジをカウントクロッ
クとするカウンタの計数値に基づいて行うように構成し
たので、ｎビットのカウンタを用いた場合、ｎ² 通りの
データの設定が可能となる効果がある。

【図面の簡単な説明】

【図１】この発明の実施例１の原理を示すブロック図で
ある。

【図２】上記実施例の実際の回路構成の一例を示すブロ
ック図である。

【図３】この発明の実施例２の原理を示すブロック図で
ある。

【図４】上記実施例の実際の回路構成の一例を示すブロ
ック図である。

【図５】この発明の実施例３を示すブロック図である。

【図６】従来のレジスタ設定回路を示すブロック図であ
る。

【符号の説明】

１ レジスタ １３ スイッチ手段 １４ 切替制御回路 ２２ カウンタ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年１月１２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００１

【補正方法】変更

【補正内容】

【０００１】

【産業上の利用分野】この発明は、マイクロコンピュー
タのテストの１つとして行われる、内部のレジスタに所
定データを設定した時の電源電流の測定に際して、リセ
ット解除後のレジスタに所定のデータを設定するレジス
タ設定回路に関するものである。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００２

【補正方法】変更

【補正内容】

【０００２】

【従来の技術】図６は従来のレジスタ設定回路を示すブ
ロック図である。図において、１は例えばラッチ回路等
で形成された、マイクロコンピュータ内部のｎビットの
レジスタであり、この場合には４ビットのレジスタが例
示されている。２はこのレジスタ１の各ビットに接続さ
れ、リセット信号によって制御されるスイッチであり、
３はこのスイッチ２を介してレジスタ１の各ビットに接
続される地気である。４は前記リセット信号が入力され
るリセット端子であり、５はリセット端子４より入力さ
れたリセット信号を反転させるインバータである。この
場合、スイッチ２には例えば、そのドレインがレジスタ
１の各ビットに、ソースが地気３に、ゲートがインバー
タ５にそれぞれ接続されたＮチャンネルトランジスタが
用いられている。なお、このレジスタ１の各ビットに接
続されている当該マイクロコンピュータの内部バスは図
示を省略している。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】０００４

【補正方法】変更

【補正内容】

【０００４】

【発明が解決しようとする課題】従来のレジスタ設定回
路は以上のように構成されているので、リセット時にレ
ジスタ１のデータは“Ｌ”、または“Ｈ”のいずれか一
方にのみ設定されてしまい、マイクロコンピュータのテ
ストでレジスタ１に所定のデータを設定して電源電流を
測定する場合には、ソフトウェアによって内部データバ
スからレジスタ１へそのデータを書き込まねばならず、
設定するレジスタ１の数が多ければソフトウェアの負荷
が大きくなってしまうという問題点があった。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】

【作用】請求項１の発明における切替制御回路は、外部
からの入力信号とテストモードであることを示す信号に
基づいてスイッチ手段を制御することにより、リセット
信号入力時にマイクロコンピュータが通常動作モードで
あれば、レジスタの全てのビットに地気に接続して
“Ｌ”にリセットし、テストモードであれば電源または
地気の一方を選択的に接続して、所定のデータをハード
ウェア的に設定する。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】次に動作について説明する。マイクロコン
ピュータが通常動作モードであれば、テストモードイネ
ーブル信号１２は“Ｈ”となっているため、スイッチ１
１はインバータ９側に切り替えられている。その時、レ
ジスタ設定用端子８に“Ｌ”を与えた場合、全ての切替
スイッチ７にはインバータ９より“Ｈ”の制御信号が与
えられ、切替スイッチ７は一斉に地気３側に切り替えら
れている。かかる状態でリセット端子４に入力されてい
るリセット信号を“Ｌ”とすれば、スイッチ２が一斉に
オン状態となるため、レジスタ１の全てのビットのデー
タは、各切替スイッチ７を介して接続された地気３によ
って強制的に“Ｌ”に設定される。また、通常動作モー
ドでレジスタ設定用端子８に“Ｈ”を与えると、全切替
スイッチ７はインバータ９からの“Ｈ”の強制信号によ
って一斉に電源６側に切り替えられる。その状態でリセ
ット端子４のリセット信号を“Ｌ”としてスイッチ２を
一斉にオン状態とすれば、レジスタ１の全てのビットの
データは電源６によって強制的に“Ｈ”に設定される。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００１４

【補正方法】変更

【補正内容】

【００１４】また、外部端子に与えるレベルの組み合わ
せによって、当該マイクロコンピュータをテストモード
にエントリーすると、テストモードイネーブル信号１２
が“Ｌ”となるため、スイッチ１１はインバータ１０側
に切り替えられる。これによって、切替スイッチ７中で
レジスタ１の偶数ビットに接続されたものにはインバー
タ９から、奇数ビットに接続されたものにはインバータ
１０から、それぞれ互いに逆極性の制御信号が与えれら
る。従って、レジスタ設定端子８に“Ｌ”を与えると、
レジスタ１の偶数ビットに接続された切替スイッチ７は
地気３側に切り替えられるため、レジスタ１の偶数ビッ
トには強制的に“Ｌ”が設定される。一方、奇数ビット
に接続された切替スイッチ７は電源６側に切り替えられ
るため、レジスタ１の奇数ビットには強制的に“Ｈ”が
設定される。また、レジスタ設定端子８に“Ｈ”を与え
ると、切替スイッチ７中のレジスタ１の奇数ビットに接
続されたものは地気３側に、偶数ビットに接続されたも
のは電源６側に切り替えられるため、レジスタ１の奇数
ビットは“Ｌ”に、偶数ビットは“Ｈ”にそれぞれ強制
的に設定される。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】変更

【補正内容】

【００１７】１８はポート用端子と第２のリセット端子
とに共用される兼用端子であり、１９はテストモードイ
ネーブル信号１２を制御信号として、それが“Ｈ”のと
きに兼用端子１８に入力された信号を通過させるトライ
ステートバッファである。２０はテストモードイネーブ
ル信号１２の反転信号を制御信号とし、それが“Ｈ”の
ときに兼用端子１８からの信号を次段のインバータで反
転させて、レジスタ１の奇数ビットに接続されたスイッ
チ１６，１７に制御信号として供給するトライステート
バッファである。２１はテストモードイネーブル信号１
２を制御信号とし、それが“Ｈ”のときオンとなって、
トライステートバッファ２０からの出力が停止されたス
イッチ１６，１７にインバータ５の出力を制御信号とし
て供給するためのスイッチである。切替制御回路１４は
これらインバータ５、トライステートバッファ２０およ
びスイッチ２１にて形成されている。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】変更

【補正内容】

【００１９】また、テストモードイネーブル信号１２が
“Ｌ”のときにはスイッチはオン、スイッチ２１はオフ
となる。その時、兼用端子１８はリセット端子となり、
入力された信号がトライステートバッファ２０で反転さ
れて、レジスタ１の奇数ビットに接続されたスイッチ１
６，１７の制御信号として供給される。一方、偶数ビッ
トに接続されたスイッチ１６，１７には、リセット端子
４からのリセット信号がインバータ５を介して制御信号
として供給される。従って、レジスタ１に書き込まれる
値はリセット端子４と兼用端子１８に入力される値の組
み合わせで決まり、例えばレジスタ１が図示のように４
ビット構成の場合、リセット端子４と兼用端子１８との
組み合わせで“００００”、“０１０１”、“１０１
０”および“１１１１”の４通りのデータの書き込みが
できる。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００２４

【補正方法】変更

【補正内容】

【００２４】また、請求項２の発明によれば、スイッチ
手段の制御を、リセット信号のエッジをカウントクロッ
クとするカウンタの計数値に基づいて行うように構成し
たので、ｎビットのカウンタを用いた場合、２ⁿ 通りの
データの設定が可能となる効果がある。

【手続補正１１】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正内容】

【図３】

【手続補正１２】

【補正対象書類名】図面

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】

Claims (2)

【特許請求の範囲】
1. 【請求項１】 通常動作モードとテストモードを持つプ
   ロセッサのテストモード時に、前記プロセッサ内のレジ
   スタをリセットして所定のデータを設定するレジスタ設
   定回路において、リセット信号入力時に前記レジスタの
   各ビットのそれぞれに、電源もしくは地気を与えるため
   のスイッチ手段を接続し、前記スイッチ手段を、外部か
   らの入力信号とテストモードであることを示す信号とに
   基づいて制御する切替制御回路を備えたことを特徴とす
   るレジスタ設定回路。
2. 【請求項２】 通常動作モードとテストモードを持つプ
   ロセッサのテスト時に、前記プロセッサ内のレジスタを
   リセットして所定のデータを設定するレジスタ設定回路
   において、リセット信号入力時に前記レジスタの各ビッ
   トのそれぞれに、電源もしくは地気を与えるためのスイ
   ッチ手段を接続し、前記スイッチ手段を、前記リセット
   信号のエッジをカウントクロックとするカウンタの計数
   値によって制御する切替制御回路を備えたことを特徴と
   するレジスタ設定回路。