JPH01271865A - マイクロコンピュータ装置 - Google Patents
マイクロコンピュータ装置Info
- Publication number
- JPH01271865A JPH01271865A JP63100527A JP10052788A JPH01271865A JP H01271865 A JPH01271865 A JP H01271865A JP 63100527 A JP63100527 A JP 63100527A JP 10052788 A JP10052788 A JP 10052788A JP H01271865 A JPH01271865 A JP H01271865A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- segment
- liquid crystal
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 25
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Microcomputers (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、液晶表示出力回路を備えたマイクロコンピ
ュータ（以下マイコンと称す）に関し、液晶表示テスト
回路を付加し液晶表示出力のテストを容易に行うことに
関するものである。
ュータ（以下マイコンと称す）に関し、液晶表示テスト
回路を付加し液晶表示出力のテストを容易に行うことに
関するものである。
従来の液晶表示出力回路（以下、セグメント出力回路と
いう）を備えたマイコンは、第２図に示すように、セグ
メント出力回路（１）、液晶内部回路（３）より構成さ
れた上記回路を複数備えている。液晶内部回路（３）は
ハイ・ローのセグメント出力用クロックを発生し、上記
ハイ・ローのクロックにより、セグメント出力ＶＳＨ又
はＶＳＬの電圧を選択する。セグメント出力１について
考えると、液晶内部回路（３）がローの信号を出すと、
セグメント出力回路（１）のＰチャンネルトランジスタ
（１ａ）が導通となり出力はＶＳＨとなる。次に液晶内
部回路（３）がハイ信号を出すとセグメント出力回路（
１）のＮチャンネルトランジスタ（１ｂ）が導通となり
出力はＶＳＬトなる。
いう）を備えたマイコンは、第２図に示すように、セグ
メント出力回路（１）、液晶内部回路（３）より構成さ
れた上記回路を複数備えている。液晶内部回路（３）は
ハイ・ローのセグメント出力用クロックを発生し、上記
ハイ・ローのクロックにより、セグメント出力ＶＳＨ又
はＶＳＬの電圧を選択する。セグメント出力１について
考えると、液晶内部回路（３）がローの信号を出すと、
セグメント出力回路（１）のＰチャンネルトランジスタ
（１ａ）が導通となり出力はＶＳＨとなる。次に液晶内
部回路（３）がハイ信号を出すとセグメント出力回路（
１）のＮチャンネルトランジスタ（１ｂ）が導通となり
出力はＶＳＬトなる。
従来のセグメント出力を備えたマイコンでは、１つの液
晶内部回路から出るハイ・ローのクロックが、他の液晶
内部回路からでるクロックと同じであれば２つのセグメ
ント出力は同じものであり、上記２つのセグメント出力
の入力がマイコンの内部で短絡していてもテストで発見
できなかった。
晶内部回路から出るハイ・ローのクロックが、他の液晶
内部回路からでるクロックと同じであれば２つのセグメ
ント出力は同じものであり、上記２つのセグメント出力
の入力がマイコンの内部で短絡していてもテストで発見
できなかった。
また、これを発見するためには液晶内部回路からでるク
ロックを、各セグメント出力ごとに変えなければならず
、テストが複雑になる問題があり、その対策が課題とな
っていた。
ロックを、各セグメント出力ごとに変えなければならず
、テストが複雑になる問題があり、その対策が課題とな
っていた。
この発明は上記のような課題を解決するためになされた
ものであり、マイコンにおけるセグメント出力間の短絡
テストを容易に行うことを目的としている。
ものであり、マイコンにおけるセグメント出力間の短絡
テストを容易に行うことを目的としている。
この発明は、セグメント出力回路間の短絡のテストを、
液晶表示テスト回路を付加することにより行うものであ
る。
液晶表示テスト回路を付加することにより行うものであ
る。
この発明によれば、セグメント出力回路間の短絡テスト
はレジスタ１，２．３の切換により行なうのでテストが
簡単になる。
はレジスタ１，２．３の切換により行なうのでテストが
簡単になる。
以下、この発明の一実施例を図に従って説明する。第１
図はこの発明の一実施例によるセグメント出力口路間短
絡テスト回路を示す。第１図は、従来のセグメント出力
回路（１）に液晶表示テスト回′ 路（２）を付加した
ものでレジスタ３の信号により液晶内部回路１〜３ （
３ａ） 、 （３ｂ） 、 （３ｃ）と液晶表示テスト
回路（２）を切換えるようになっている。レジスタ３の
出力がローのときトランスミッションゲート（２ａ）が
導通し液晶内部回路（３ａ）が選ばれ、レジスタ３の出
力がハイのとき、トランスミッションゲート（２ｂ）が
導通し液晶表示テスト回路（２）が選ばれる。
図はこの発明の一実施例によるセグメント出力口路間短
絡テスト回路を示す。第１図は、従来のセグメント出力
回路（１）に液晶表示テスト回′ 路（２）を付加した
ものでレジスタ３の信号により液晶内部回路１〜３ （
３ａ） 、 （３ｂ） 、 （３ｃ）と液晶表示テスト
回路（２）を切換えるようになっている。レジスタ３の
出力がローのときトランスミッションゲート（２ａ）が
導通し液晶内部回路（３ａ）が選ばれ、レジスタ３の出
力がハイのとき、トランスミッションゲート（２ｂ）が
導通し液晶表示テスト回路（２）が選ばれる。
液晶表示テスト回路（２）は、レジスタ１、レジスタ２
、ＮＡＮＤ回路１〜３（２ｄ）、（２ｅ）、（２ｆ）と
Ｎチャンネルトランジスタの大きなインバータ１〜３
（４ａ）。
、ＮＡＮＤ回路１〜３（２ｄ）、（２ｅ）、（２ｆ）と
Ｎチャンネルトランジスタの大きなインバータ１〜３
（４ａ）。
（４ｂ） ＃ （４Ｃ）より構成されている。レジスタ
ルジスタ２ともハイのときはＮＡＮＤ １（２ｄ ）の
出力がローとなりＮＡＮＤ２ 、３ （２ｅ）、（２ｆ
）の出力はハイとなる。レジスタ１がロー、レジスタ２
がハイのときは、ＮＡＮＤ２ （２ｅ） ｃ７）出力が
ローとなり、ＮＡＮＤ １ 。
ルジスタ２ともハイのときはＮＡＮＤ １（２ｄ ）の
出力がローとなりＮＡＮＤ２ 、３ （２ｅ）、（２ｆ
）の出力はハイとなる。レジスタ１がロー、レジスタ２
がハイのときは、ＮＡＮＤ２ （２ｅ） ｃ７）出力が
ローとなり、ＮＡＮＤ １ 。
３ （２ｄ） （２ｆ）の出力はハイとなる。レジスタ
１がハイ、レジスタ２がローのときには、ＮＡＮＤ ３
（２ｆ）の出力がローとなりＮＡＮＤ １ 、２ （
２ｄ） （２ｅ）の出力はハイとなる。ＮＡＮＤ １〜
３ （２ｄ） ｐ （２ｅ） 、（２ｆ）の出力はそれ
ぞれＮチャンネルトランジスタサイズがＰチャンネルト
ランジスタよりも大きな、インバータ（４ａ） 、 （
４ｂ） 、 （４Ｃ）につながっている。インバータ（
４ａ）の出力は、トランスミッションゲー１− （２ａ
） 。
１がハイ、レジスタ２がローのときには、ＮＡＮＤ ３
（２ｆ）の出力がローとなりＮＡＮＤ １ 、２ （
２ｄ） （２ｅ）の出力はハイとなる。ＮＡＮＤ １〜
３ （２ｄ） ｐ （２ｅ） 、（２ｆ）の出力はそれ
ぞれＮチャンネルトランジスタサイズがＰチャンネルト
ランジスタよりも大きな、インバータ（４ａ） 、 （
４ｂ） 、 （４Ｃ）につながっている。インバータ（
４ａ）の出力は、トランスミッションゲー１− （２ａ
） 。
（２ｂ）を介して、セグメント出力回路（１）につなが
っている。
っている。
レジスタ３の信号により、液晶表示テスト回路が選ばれ
たとする。レジスタ１、レジスタ２出力ともハイのとき
ＮＡＮＤ １ （２ｄ）の出力はロー、ＮＡＮＤ２ 、
３ （２ｅ）、（２ｆ） （７）出力はハイテアルノテ
、ツレぞれのインバータ２，３（４ｂ）、（４Ｃ）の出
力は、インバータ（４ａ）がハイ、インバータ２ 、３
（４ｂ）、（４Ｃ）がローとなる。インバータ（４ａ
）出力はトランスミッションゲート（２ａ） 、 （２
ｂ）を介してセグメント出力回路（１）につながってお
り、セグメント出力１の入力がハイなので出力はＶｓＬ
１セグメント出力２の入力がローなので出力はＶＳＨ％
セグメント出力３の入力がローなので出力にＶＳＨが選
ばれる。ここでセグメント出力１とセグメント出力２の
入力間が短絡していたとすると、インバータ１ （４ａ
）とインバータ２（４ｂ）の出力が短絡したと考えられ
、インバータ（４ａ）のトランジスタサイズは、ＮＣｈ
トランジスタが大きいのでインバータ１ （４ａ）の出
力はハイからローへと変化する。そしてセグメント出力
１は入力がローなのでＶＳＨとなり、出力が期待値のｖ
ｓＬとは逆のＶＳＨとなる。
たとする。レジスタ１、レジスタ２出力ともハイのとき
ＮＡＮＤ １ （２ｄ）の出力はロー、ＮＡＮＤ２ 、
３ （２ｅ）、（２ｆ） （７）出力はハイテアルノテ
、ツレぞれのインバータ２，３（４ｂ）、（４Ｃ）の出
力は、インバータ（４ａ）がハイ、インバータ２ 、３
（４ｂ）、（４Ｃ）がローとなる。インバータ（４ａ
）出力はトランスミッションゲート（２ａ） 、 （２
ｂ）を介してセグメント出力回路（１）につながってお
り、セグメント出力１の入力がハイなので出力はＶｓＬ
１セグメント出力２の入力がローなので出力はＶＳＨ％
セグメント出力３の入力がローなので出力にＶＳＨが選
ばれる。ここでセグメント出力１とセグメント出力２の
入力間が短絡していたとすると、インバータ１ （４ａ
）とインバータ２（４ｂ）の出力が短絡したと考えられ
、インバータ（４ａ）のトランジスタサイズは、ＮＣｈ
トランジスタが大きいのでインバータ１ （４ａ）の出
力はハイからローへと変化する。そしてセグメント出力
１は入力がローなのでＶＳＨとなり、出力が期待値のｖ
ｓＬとは逆のＶＳＨとなる。
以上のテストを、レジスタ１，２の信号を変えることに
よりすべてのセグメントのテストに使用する。
よりすべてのセグメントのテストに使用する。
これにより、現在までのセグメント出力のテストでは、
複雑な、プログラムでしかテストできなかったセグメン
ト出力回路（１）間の短絡テストが、この発明ではレジ
スタの値を変えることによりテストできるようになって
いる。
複雑な、プログラムでしかテストできなかったセグメン
ト出力回路（１）間の短絡テストが、この発明ではレジ
スタの値を変えることによりテストできるようになって
いる。
以上のように、この発明によれば、セグメント出力回路
入力間の、短絡テストがレジスタの切換によってのみで
きるので、複雑なテストプログラムが不要になるととも
に、テストの簡略化が行える効果がある。
入力間の、短絡テストがレジスタの切換によってのみで
きるので、複雑なテストプログラムが不要になるととも
に、テストの簡略化が行える効果がある。
第１図はこの発明に係るマイクロコンピュータ装置の一
実施例による、セグメント出力入力量短絡テスト回路の
回路図、第２図は従来のセグメント出力回路の回路図で
ある。 図において（１）はセグメント出力回路、（２）は液晶
表示テスト回路、（２ａ）、（２ｂ）はｌ・ランスミッ
ションケート、（２ｄ）はＮＡＮＤＩ 、（２ｅ）はＮ
ＡＮＤ ２、（２ｆ）はＮＡＮＤ ３、（３ａ）は液晶
内部回路１ 、（３ｂ）は液晶内部回路２、（３Ｃ）は
液晶内部回路３、（４ａ）はインバータ１、（４ｂ）は
インバータ２、（４Ｃ）はインバータ３である。 なお、図中、同一符号は同一、又は相当部分を示す。
実施例による、セグメント出力入力量短絡テスト回路の
回路図、第２図は従来のセグメント出力回路の回路図で
ある。 図において（１）はセグメント出力回路、（２）は液晶
表示テスト回路、（２ａ）、（２ｂ）はｌ・ランスミッ
ションケート、（２ｄ）はＮＡＮＤＩ 、（２ｅ）はＮ
ＡＮＤ ２、（２ｆ）はＮＡＮＤ ３、（３ａ）は液晶
内部回路１ 、（３ｂ）は液晶内部回路２、（３Ｃ）は
液晶内部回路３、（４ａ）はインバータ１、（４ｂ）は
インバータ２、（４Ｃ）はインバータ３である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 液晶表示テスト回路と、この液晶表示テスト回路から
出力されるハイ・ローの２種類の信号により、液晶表示
出力回路の出力を決定するためのテスト容易化回路を備
えたマイクロコンピュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63100527A JPH01271865A (ja) | 1988-04-22 | 1988-04-22 | マイクロコンピュータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63100527A JPH01271865A (ja) | 1988-04-22 | 1988-04-22 | マイクロコンピュータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01271865A true JPH01271865A (ja) | 1989-10-30 |
Family
ID=14276435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63100527A Pending JPH01271865A (ja) | 1988-04-22 | 1988-04-22 | マイクロコンピュータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01271865A (ja) |
-
1988
- 1988-04-22 JP JP63100527A patent/JPH01271865A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4336495A (en) | Integrated circuit arrangement in MOS-technology with field-effect transistors | |
| KR880014475A (ko) | 반도체 집적회로장치 | |
| JPH01259274A (ja) | 集積回路の試験方式 | |
| JP2776549B2 (ja) | 半導体集積回路 | |
| US5426650A (en) | Full scan optimization technique using drive one/drive zero elements and multiple capture clocking | |
| KR880009381A (ko) | 반도체 집적회로장치 | |
| US5184067A (en) | Signature compression circuit | |
| JPH0769396B2 (ja) | 半導体集積回路装置 | |
| JPH01271865A (ja) | マイクロコンピュータ装置 | |
| EP0350888A2 (en) | Signature compression circuit | |
| JP3235132B2 (ja) | 半導体集積回路 | |
| JP3225528B2 (ja) | レジスタ回路 | |
| US6400188B1 (en) | Test mode clock multiplication | |
| JPH03181098A (ja) | フリップフロップ回路 | |
| JP2896955B2 (ja) | 集積回路装置のテスト方法 | |
| JP2533207B2 (ja) | 半導体集積回路の出力装置 | |
| JPH0526981A (ja) | 半導体集積回路のテスト用回路 | |
| KR840001544B1 (ko) | Mos 장치용 테스트 회로 | |
| JPH0329873A (ja) | モード設定回路 | |
| KR960015570A (ko) | 집적회로의 내부버스 모니터장치 | |
| JPH08161896A (ja) | シフトレジスタ回路のクロック供給方法、クロックドインバータ及びシフトレジスタ回路 | |
| JPH04271516A (ja) | 半導体集積回路装置 | |
| JPH0325817B2 (ja) | ||
| JPS60113527A (ja) | 分周器 | |
| JPS61150042A (ja) | シングルチツプマイクロコンピユ−タ |