JPH0660894B2 - 超音波探傷器 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、物体内部の探傷を行なうデイジタル形の超音
波探傷器に関する。

〔従来の技術〕

超音波探傷器は、物体内部の傷の存在の有無や大きさ等
を当該物体を破壊することなく検査する装置として良く
知られている。従来、このような超音波探傷器として
は、物体から反射された超音波反射波をオツシロスコー
プに表示させるアナログ形のものが用いられていた。こ
れに対して、本出願人は特開昭６３−９５３５３号公報
により、超音波反射波を、より一層探傷に都合の良いよ
うに処理することができるデイジタル形の超音波探傷器
を提案した。このデイジタル形の超音波探傷器の概略を
図により説明する。

第４図はデイジタル形の超音波探傷器のブロツク図であ
る。図で、１は被検査物体、１ｆは被検査物体１内に存
在する欠陥を示す。２は被検査物体１内に超音波を放射
するとともに、反射してきた超音波に比例した電気信号
を出力する超音波探触子である。４は超音波探傷器の動
作に時間的規制を与えるパルスを発生するタイミング回
路、５はタイミング回路４の信号により超音波探触子２
に超音波発生のためのパルスを出力する送信部である。
６は超音波探触子２からの信号を受信する受信部であ
り、減衰回路６ａおよび増幅回路６ｂで構成される。

７は受信部６の出力信号をデイジタル値に変換するＡ／
Ｄ変換部、８はＡ／Ｄ変換部７で変換された値を記憶す
る波形メモリ、９は波形メモリ８の各アドレスを順に指
定してゆくアドレスカウンタである。Ａ／Ｄ変換部７お
よびアドレスカウンタ９はそれぞれタイミング回路４か
ら起動信号が与えられる。このタイミング回路４の発振
には水晶発振子が用いられる。

１０は所要の演算、制御を行うＣＰＵ（中央処理装
置）、１１は演算のためのパラメータやデータ等を一時
記憶するＲＡＭ（ランダム・アクセス・メモリ）、１２
はＣＰＵ１０の処理手順を記憶するＲＯＭ（リード・オ
ンリ・メモリ）である。１３は所望の測定範囲を入力す
る測定範囲設定部、１４は被検査物体１内を超音波が伝
播する速度（音速）を入力する音速入力部である。１５
は表示部、１６はＣＰＵ１０の演算、制御の結果得られ
たデータに基づいて表示部１５の表示を制御する表示部
コントローラである。

次に、この超音波探傷器の動作の概略を第５図に示す反
射波信号の波形図および第６図に示す波形メモリ８のブ
ロック図を参照しながら説明する。最初に、測定範囲設
定部１３に所望の測定範囲ｌ_Ｒ（この値は第４図に示す
被検査物体１に示されている。）を設定する。又、音速
入力部１４にも被検査物体１の材質で定まる音速Ｖ_Ｓを
入力する。この状態において、タイミング回路４から送
信部５へトリガ信号が出力されると、送信部５は超音波
探触子２にパルスを出力し、超音波探触子２から被検査
物体１内に超音波が放射される。この超音波の反射波は
超音波探触子２により電気信号に変換され、この信号は
受信部６で受信される。受信部６は、受信した反射波信
号を以後の処理に適した値として出力する。この出力さ
れた反射波信号は、所定のサンプリング周期毎にＡ／Ｄ
変換部７においてデイジタル値に変換され、この変換さ
れた値は順次波形メモリ８に記憶される。この記憶は、
アドレスカウンタ９が波形メモリ８のアドレスを順次指
定することによりなされる。反射波信号のサンプリン
グ、波形メモリ８のアドレス指定はタイミング回路４か
ら出力される起動信号により実行される。このような反
射波信号のサンプリングと、そのデイジタル値の波形メ
モリ８への収容を第５図および第６図により説明する。

第５図は反射波信号の波形図である。図で、横軸には時
間が、縦軸には反射波信号の大きさ（電圧）がとつてあ
る。Ｔは被検査物体１の表面からの反射波信号、Ｆは欠
陥１ｆからの反射波信号を示す。なお、第５図では横軸
のみが極端に拡大して描かれている。次に、第６図は波
形メモリ８のブロック図である。縦列に並べて示された
各ブロツクは波形メモリ８におけるデータの収容部を意
味し、各収容部に記憶されたＤ₍₀₎，Ｄ₍₁₎，……Ｄ
_(i-1)，Ｄ_(i)，Ｄ_(i+1)……はＡ／Ｄ変換部７でデイジ
タル値に変換された反射波信号のデータである。これら
データを一般形としてＤ_(i)で表わす。又、各収容部の
左側に記載された符号Ａ_M(0)，Ａ_M(1)，……Ａ_M(i-1)，
Ａ_M(i)Ａ_M(i+1)……は対応する収容部のアドレスを示
す。これらアドレスを一般形としてＡ_M(i)で表わす。

今、第５図に示す時刻ｔ_０において、タイミング回路４
からＡ／Ｄ変換部７およびアドレスカウンタ９に起動信
号が出力されると、Ａ／Ｄ変換部７ではそのときの反射
波信号Ｔの電圧をＡ／Ｄ変換してデータＤ₍₀₎を得る。
又、アドレスカウンタ９は波形メモリ８のアドレスＡ
_M(0)を指定する。この結果、データＤ₍₀₎は波形メモリ
８のアドレスＡ_M(0)に収容される。次いで、時間τ_ｓ経
過後の時刻ｔ_１において、タイミング回路４から再びＡ
／Ｄ変換部７およびアドレスカウンタ９に起動信号が出
力されると、同じくそのときの反射波信号Ｔの電圧がＡ
／Ｄ変換部７で変換されてデータＤ₍₁₎が得られ、アド
レスカウンタ９は次のアドレスＡ_M(1)を指定するので、
波形メモリ８のアドレスＡ_M(1)にデータＤ₍₁₎が収容さ
れる。この場合、時間τ_ｓがサンプリング時間（例えば
５０ｎｓ）となる。以下、同様にして反射波信号のデー
タが波形メモリ８に記憶されることになる。なお、サン
プリング時間τ_ｓは反射波信号との対比において極端に
大きく示されている。

このようにして波形メモリ８に格納された反射波信号の
データＤ_ｉのうち必要なデータがとり出されて表示部１
５に表示される。例えば、第４図に示すように被検査物
体１の表面から距離ｌ_Ｒ内の波形を表示する場合には、
測定範囲設定部１３に距離ｌ_Ｒが設定され、この距離ｌ
_Ｒと音速入力部１４に入力された速度Ｖ_ｓに基づいて演
算された数値間隔で距離ｌ_Ｒの範囲のデータが選択的に
波形メモリ８からとり出されて表示部１５に表示され
る。これら表示のための動作はＣＰＵ１０により制御さ
れる。

上記デイジタル形の超音波探傷器は、被検査物体１の反
射波の全体表示、任意範囲における反射波の表示、反射
波の任意部分の拡大表示、反射波の時間軸方向の移行表
示等種々の機能を実行することができ、被検査物体の探
傷に極めて有効である。

〔発明が解決しようとする課題〕

上記超音波探傷器においては、高い探傷精度、即ち欠陥
位置（被検査物体の表面から欠陥までの距離）を高精度
で探傷することが要求されるのは当然である。そのため
には、サンプリング時間τ_ｓを小さくする必要があり、
このためにはＡ／Ｄ変換器７に高速のＡ／Ｄ変換回路、
例えばＥＣＬ（Emitter Coupled Logic）回路を用いた
Ａ／Ｄ変換回路を使用すればよい。ところで、第７図に
示す従来装置のＡ／Ｄ変換器７ａとして、このような高
速Ａ／Ｄ変換回路を用いるとその高速の変換動作に応じ
て、これに関連するすべての要素に例えば上記ＥＬＣ回
路を用いる必要がある。これを第７図により説明する。

第７図はＡ／Ｄ変換回路にＥＣＬ回路を用いた場合の回
路図である。図で、第４図と同一部分には同一符号を付
してある。第４図におけるＡ／Ｄ変換器７はＡ／Ｄ変換
回路７ａおよびその出力を一定期間保持するラツチ回路
７ｂで構成され、又、波形メモリ８は記憶要素であるメ
モリ８ａおよびメモリ８ａのアドレスの切換を行なうマ
ルチプレクサ８ｂで構成されている。１６，１７はそれ
ぞれＥＣＬ回路とＴＴＬ回路との間の電圧レベルを変換
するトランスレータである。

上記回路で、Ａ／Ｄ変換回路７ａに前記ＥＣＬ回路を使
用すると、タイミング回路４、アドレスカウンタ９もＥ
ＣＬ回路を使用しなければならなくなるとともに、ラツ
チ回路７ｂ、メモリ８ａ、マルチプレクサ８ｂもＥＣＬ
回路を使用する必要があるのは明らかである。

ところで、ＥＣＬ回路は通常のＴＴＬ回路に比べて消費
電力が大きく、これに伴い発熱が大であり、かつ、高価
である。一方、ＥＣＬ回路で構成されたメモリは容量が
小さいので、通常のＴＴＬ回路を用いたメモリと同容量
のものを得るためには、多数個のメモリを使用する必要
がある。したがつて、第７図に示すようにメモリ８ａに
ＥＣＬ回路を用いると、メモリ８ａの個数が大きくな
り、このため、消費電力、発熱量が極めて大となり、大
きな電源や冷却装置が必要となり、ひいては、高価なメ
モリを多数使用することとも相俟つて、超音波探傷器の
価格を増大させるという問題が生じることになる。

本発明の目的は、上記従来技術における課題を解決し、
高精度の探傷のため高速Ａ／Ｄ変換器を用いて受信信号
の高速変換を行なうにもかかわらず、メモリとして低速
のメモリを用いることができる超音波探傷器を提供する
ことにある。

［課題を解決するための手段］ 上記の目的を達成するため、本発明は、被探傷物体から
の超音波反射波を受信し、受信した信号の解析により前
記被探傷物体の探傷を行なう超音波探傷器において、前
記超音波反射波の受信信号を所定周期の第１の信号の入
力毎にディジタル値に変換する高速Ａ／Ｄ変換器と、複
数の出力端を有し前記第１の信号の周波数を所定値だけ
分周した第２の信号を半周期ずつずらして前記各出力端
から順次かつ繰り返し出力する信号発生手段と、この信
号発生手段の前記各出力端にそれぞれ接続されこれら各
出力端からの信号の入力毎に前記高速Ａ／Ｄ変換器で変
換されたデータを入力しかつシフトしてゆく複数のシフ
トレジスタと、前記第２の信号を前記各シフトレジスタ
の出力端の数だけ分周する分周回路と、前記各シフトレ
ジスタの各出力端に接続されそれら各出力端のデータを
前記分周回路からの信号の入力により保持する複数のラ
ッチ回路と、これら各ラッチ回路にそれぞれ接続され前
記ラッチ回路に保持されているデータを格納してゆく複
数の低速メモリとを設けたことを特徴とする。

［作用］ 被探傷物体からの超音波信号は、高速Ａ／Ｄ変換器によ
り短いサンプリング周期で順次ディジタル値に変換され
る。一方、信号発生手段では、上記サンプリング周波数
を所定値だけ分周し、この分周した信号を半周期ずつず
らしながら複数の出力端から順次出力し、これが繰り返
される。これら各出力端に接続された各シフトレジスタ
は信号の入力毎に高速Ａ／Ｄ変換器で変換されたデータ
を入力し、かつ、既に入力されているデータを１つずつ
その出力端にシフトしてゆく。

上記各シフトレジスタの各出力端にはそれぞれラッチ回
路が接続されている。一方、分周回路は、信号発生手段
で作成された信号を、各シフトレジスタの出力端の総数
だけ分周した信号を作成し、この信号を各ラッチ回路に
同時に出力する。これにより、各ラッチ回路は対応する
シフトレジスタの出力端のデータを保持する。これら各
ラッチ回路にはそれぞれ低速メモリが接続されており、
ラッチ回路に保持されたデータは、所定の信号で当該低
速メモリに格納されてゆく。

上記のように、短いサンプリング周期で超音波信号のサ
ンプリングが行なわれるので、高精度の超音波データを
得ることができる。又、サンプリングした超音波データ
を複数のシフトレジスタにおける各出力端に順次シフト
して収納し、これら各出力端に対応する各ラッチ回路で
当該超音波データを保持した後、保持したデータを各ラ
ッチ回路に対応する各メモリに格納するようにしたの
で、超音波信号のサンプリングに高速Ａ／Ｄ変換器を用
いても、メモリに低速メモリを用いることができる。

〔実施例〕

以下、本発明を図示の実施例に基づいて説明する。

第１図は本発明の実施例に係る超音波探傷器の一部のブ
ロツク図である。図で、第４図に示す部分と同一部分に
は同一符号を付して説明を省略する。４′はタイミング
回路であり、高速信号（高い周波数の信号）と低速信号
（高速信号より低い周波数の信号）が出力される。この
タイミング回路４′は、例えばＥＣＬ回路を用いて構成
され、高速信号は後述のＡ／Ｄ変換回路７ａ等に出力さ
れる。又、低速信号は、高速信号を分周するとともにこ
の分周信号をＥＣＬ回路の信号レベルから低速動作回路
（例えはＴＴＬ回路）の信号レベルに変換することによ
り得られ、アドレスカウンタ９等に出力される。７ａは
高速のＡ／Ｄ変換回路、７ｂはＡ／Ｄ変換回路７ａの出
力データをラツチするラツチ回路である。２０はタイミ
ング回路４′の出力パルスを分周する分周回路、２１は
分周回路２０から出力される出力パルスを順次シフトし
て出力するシフトレジスタである。タイミング回路
４′、Ａ／Ｄ変換回路７ａ、ラツチ回路７ｂ、分周回路
２０およびシフトレジスタ２１は高速動作が可能な回
路、例えば前記ＥＣＬ回路を用いて構成されている。２
２，２３はそれぞれシフトレジスタ２１およびラツチ回
路７ｂの高速動作の出力信号レベル（ＥＣＬ回路の動作
レベル）を低速動作に適合する信号レベル（例えば通常
のＴＴＬ回路の動作レベル）に変換するトランスレータ
である。

Ｌ_１，Ｌ_２はデータをシフトしかつ保持するシフトレジ
スタであり、それぞれシフトレジスタ２１でシフトされ
た各信号がラツチ信号として個々に入力されるととも
に、Ａ／Ｄ変換回路７ａで変換されたデータが同時に入
力される。Ｌ₁₀〜Ｌ₄₀はそれぞれ各シフトレジスタ
Ｌ_１，Ｌ_２によりシフトされ保持されたデータをラツチ
するラツチ回路であり、シフトレジスタＬ_１に入力され
るラツチ信号の１／２分周のラツチ信号が入力される。
Ｍ_１〜Ｍ_４はラツチ回路Ｌ₁₀〜Ｌ₄₀にラツチされたデー
タを記憶するメモリであり、タイミング回路４′の出力
信号（低速信号）と同期して作動する。

２４はメモリＭ_１〜Ｍ_４のアドレスをアドレスカウンタ
９又はＣＰＵ１０の指令により切換え指定するマルチプ
レクサ、２５はＣＰＵ１０の指令に基づきメモリＭ_１〜
Ｍ_４のうちの任意のものを選択するデコーダ、２６はシ
フトレジスタＬ_１に入力されるラツチ信号を１／２分周
する分周回路である。上記各シフトレジスタＬ_１，Ｌ_２
ラツチ回路Ｌ₁₀〜Ｌ₄₀、メモリＭ_１〜Ｍ_４、アドレスカ
ウンタ９、マルチプレクサ２４、デコーダ２５はいずれ
も低速動作する回路、例えばＴＴＬ回路で構成されてい
る。

次に、本実施例の動作を第２図に示す波形図および第３
図(a)〜(n)に示すタイムチヤートを参照しながら説明す
る。第２図は第５図に示すものと同じ反射波信号Ｔの波
形図である。タイミング回路４′からは第３図(a)に示
すパルスが出力され、Ａ／Ｄ変換回路７ａはその１周期
毎に反射波信号Ｔをこれに相当するデイジタル値に変換
する。したがつて、タイミング回路４′の出力パルスの
１周期がサンプリング時間τ_ｓ′となる。第２図に示す
反射波信号Ｔは時刻Ｔ₀₁においてサンプリングされ、さ
らに時間τ_ｓ′後の時刻ｔ₀₂においてサンプリングされ
る。このように、順次時間τ_ｓ′毎にサンプリングが実
施される。本実施例では、サンプリング時間τ_ｓ′は第
４図に示す装置のサンプリング時間τ_ｓの１／４であ
り、Ａ／Ｄ変換回路７ａはこれに対応する高速のＡ／Ｄ
変換を行なう。Ａ／Ｄ変換回路７ａの出力データＤ_１，
Ｄ_２，……が第３図(e)に示されている。これら出力デ
ータはラツチ回路７ｂによりタイミング回路４′の出力
パルスの１周期間ラツチされ、トランスレータ２３によ
り所定レベルに変換されてシフトレジスタＬ_１，Ｌ_２に
出力される。

一方、タイミング回路４′の出力パルスは分周回路２０
で第３図(b)に示すように１／２に分周され、この分周
信号はシフトレジスタ２１に出力される。シフトレジス
タ２１は、入力された分周信号を第３図(c)，(d)に示す
ようにタイミング回路４′の出力パルスの１周期τ_ｓ′
ずらした２つの信号として出力する。これらの信号はト
ランスレータ２２により所定レベルの信号に変換された
後、シフト０の出力信号(1)はシフトレジスタＬ_１に、
シフトτ_ｓ′の出力信号(2)はシフトレジスタＬ_２にそ
れぞれ入力される。

今、Ａ／Ｄ変換回路７ａによりデータＤ_１がデイジタル
値に変換されてトランスレータ２３から出力されたと
き、シフトレジスタＬ_１に出力信号(1)が入力されたと
すると、データＤ_１はシフトレジスタＬ_１のＱ_２出力に
のみ保持され、その他のシフトレジスタ出力にはデータ
Ｄ_１は出力されない。時間τ_ｓ′後、Ａ／Ｄ変換回路７
ａからデータＤ_２が出力されると、このデータＤ_２は出
力信号(2)が入力されたシフトレジスタＬ_２のＱ_２にの
み保持され、その他の出力には保持されない。さらに時
間τ_ｓ′後、データＤ_３が出力されると、出力信号(1)
が入力されたシフトレジスタＬ_１のＱ_２出力にデータＤ
_３が保持される。このとき、データＤ_１はＱ_２出力から
Ｑ_１出力にシフトされる。データＤ_４も同様にしてシフ
トレジスタＬ_２のＱ_２出力に保持され、このとき、デー
タＤ_２はＱ_１出力にシフトされる。

一方、第１図に示す分周回路２６で１／２分周された信
号、即ち第３図(j)に示す分周信号はラツチ回路Ｌ₁₀〜
Ｌ₄₀に与えられている。したがつて、分周信号が出力さ
れたときに各シフトレジスタＬ_１，Ｌ_２に保持されてい
るデータは同時に、それぞれ第３図(k)〜(n)に示すよう
に対応するラツチ回路Ｌ₁₀〜Ｌ₄₀にラツチされる。この
ラツチ期間は分周信号の１周期間である。

分周信号の一周期の間にタイミング回路４′から低速信
号が出力されてメモリＭ_１〜Ｍ_４を作動状態にするとと
もに、アドレスカウンタ９は各メモリＭ_１〜Ｍ_４のアド
レスを指定するアドレス信号を出力し、このアドレス信
号はマルチプレクサ２４を経てメモリＭ_１〜Ｍ_４に入力
され、それらのアドレスを指定する。この状態におい
て、それまでラツチ回路Ｌ₁₀〜Ｌ₄₀にラツチされていた
データＤ_１〜Ｄ_４は、同時に対応するメモリＭ_１〜Ｍ_４
の指定されたアドレス、例えば各メモリＭ_１〜Ｍ_４のア
ドレスＡ_M(0)に記憶される。

ここで、シフトレジスタＬ_１についてみると、ここにラ
ツチされたデータＤ_１は、シフトレジスタ２１の出力信
号(1)の２周期が経過したとき消滅する。しかし、デー
タＤ_１はこのとき既にラツチ回路Ｌ₁₀にラツチされてい
る。一方、シフトレジスタ２１の出力信号(1)の次の次
の周期の立上りと同時に、シフトレジスタＬ_１はそのと
き出力されているデータをラツチする。このデータは、
第３図(c)および第３図(e)から明らかなようにデータＤ
_５である。全く同様に、データＤ_６，Ｄ_７，Ｄ_８がそれ
ぞれシフトレジスタＬ_１，Ｌ_２，ラツチ回路Ｌ₁₀〜Ｌ₄₀
に順次ラツチされ、メモリＭ_１〜Ｍ_４に記憶される。

以上のようにして各メモリＭ_１〜Ｍ_４に記憶されたデー
タとアドレスの関係の一例を示すと次表のようになる。

次に、各メモリＭ_１〜Ｍ_４に記憶されたデータをとり出
す動作について説明する。設定された測定範囲等の種々
の条件に適合するように、とり出すべきデータが決定さ
れると、ＣＰＵ１０からはそのデータが格納されている
メモリを指定する信号がデコーダ２５に対して出力さ
れ、デコーダ２５はこの信号を解読して指定されたメモ
リに信号を出力する。同時に、ＣＰＵ１０からは当該デ
ータが格納されている当該メモリのアドレスを指定する
信号がマルチプレクサ２４に対して出力され、マルチプ
レクサ２４はこれに応じてアドレスの切換えを行ない、
当該信号によるアドレスを指定する。これにより、当該
メモリの当該アドレスから所要のデータがＣＰＵ１０に
取り出されて処理される。

以上のように構成したので、本実施例では、受信信号を
短いサンプリング周期でサンプリングして高精度の探傷
を行なうため高速Ａ／Ｄ変換器を用いるにもかかわら
ず、当該高速Ａ／Ｄ変換器で高速変換されたデータを格
納するメモリには低速のメモリを用いることができ、こ
れにより、消費電力や発熱量を抑制することができ、か
つ、超音波探傷器の価格を低減せしめることができる。

なお、上記実施例の説明では、Ａ／Ｄ変換器の変換周期
に対し、ラツチ回路およびメモリをその１／４周期で作
動させる例を示したが、これに限ることはなく、メモリ
の機能に応じて任意に周期を決定することができる。

〔発明の効果〕

以上述べたように、本発明では、サンプリングした超音
波データを複数のシフトレジスタにおける各出力端に順
次シフトして収納し、これら各出力端に対応する各ラツ
チ回路で当該超音波データを保持した後、保持したデー
タを各ラツチ回路に対応する各メモリに格納するように
したので、超音波信号のサンプリングに高速Ａ／Ｄ変換
器を用いても、メモリに低速メモリを用いることがで
き、これにより、超音波探傷器の消費電力や発熱量を抑
制することができ、又、そのコストを低減せしめること
ができる。

【図面の簡単な説明】

第１図は本発明の実施例に係る超音波探傷器の一部のブ
ロツク図、第２図は反射波信号の波形図、第３図(a)〜
(n)は第１図に示す構成の動作を示すタイムチヤート、
第４図は超音波探傷器のブロツク図、第５図は反射波信
号の波形図、第６図は波形メモリのブロツク図、第７図
は高速のＡ／Ｄ変換回路を用いた場合に考えられる超音
波探傷器の一部のブロツク図である。 ４′……タイミング回路、７ａ……Ａ／Ｄ変換回路、２
０……分周回路、２１……シフトレジスタ、２４……マ
ルチプレクサ、Ｌ_１，Ｌ_２……シフトレジスタ、Ｌ₁₀〜
Ｌ₄₀……ラツチ回路、Ｍ_１〜Ｍ_４……メモリ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】被探傷物体からの超音波反射波を受信し、
   受信した信号の解析により前記被探傷物体の探傷を行な
   う超音波探傷器において、前記超音波反射波の受信信号
   を所定周期の第１の信号の入力毎にディジタル値に変換
   する高速Ａ／Ｄ変換器と、複数の出力端を有し前記第１
   の信号の周波数を所定値だけ分周した第２の信号を半周
   期ずつずらして前記各出力端から順次かつ繰り返し出力
   する信号発生手段と、この信号発生手段の前記各出力端
   にそれぞれ接続されこれら各出力端からの信号の入力毎
   に前記高速Ａ／Ｄ変換器で変換されたデータを入力しか
   つシフトしてゆく複数のシフトレジスタと、前記第２の
   信号を前記各シフトレジスタの出力端の数だけ分周する
   分周回路と、前記各シフトレジスタの各出力端に接続さ
   れそれら各出力端のデータを前記分周回路からの信号の
   入力により保持する複数のラッチ回路と、これら各ラッ
   チ回路にそれぞれ接続され前記各ラッチ回路に保持され
   ているデータを格納してゆく複数の低速メモリとを設け
   たことを特徴とする超音波探傷器。