JPH0660540A - 信号補正回路 - Google Patents
信号補正回路Info
- Publication number
- JPH0660540A JPH0660540A JP4209894A JP20989492A JPH0660540A JP H0660540 A JPH0660540 A JP H0660540A JP 4209894 A JP4209894 A JP 4209894A JP 20989492 A JP20989492 A JP 20989492A JP H0660540 A JPH0660540 A JP H0660540A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- data
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 26
- 230000002159 abnormal effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】映像信号において異常な信号を補正すること。
【構成】映像信号入力１０をレジスタ１に接続、レジス
タ１の出力を切換えスイッチ９の一方に接続、切換えス
イッチ９の出力はレジスタ２に接続、レジスタ２の出力
は切換えスイッチ９の他方に接続、差検出回路３の入力
の一方にレジスタ１の出力を他方に映像信号入力１０を
接続、差検出回路４の入力の一方にレジスタ２の出力を
他方にレジスタ１の出力を接続、比較回路５の一方に差
検出回路３の出力を他方に基準レベル信号７を接続、比
較回路６の一方に減算回路４の出力を他方に基準レベル
信号７を接続、判定回路８には比較回路５の出力と比較
回路６の出力を接続、判定回路８の出力は切換えスイッ
チ９の制御入力に接続、レジスタ２の出力を映像信号出
力１１としている。
タ１の出力を切換えスイッチ９の一方に接続、切換えス
イッチ９の出力はレジスタ２に接続、レジスタ２の出力
は切換えスイッチ９の他方に接続、差検出回路３の入力
の一方にレジスタ１の出力を他方に映像信号入力１０を
接続、差検出回路４の入力の一方にレジスタ２の出力を
他方にレジスタ１の出力を接続、比較回路５の一方に差
検出回路３の出力を他方に基準レベル信号７を接続、比
較回路６の一方に減算回路４の出力を他方に基準レベル
信号７を接続、判定回路８には比較回路５の出力と比較
回路６の出力を接続、判定回路８の出力は切換えスイッ
チ９の制御入力に接続、レジスタ２の出力を映像信号出
力１１としている。
Description
【０００１】
【産業上の利用分野】本発明は信号補正回路に関し、特
にＶＴＲにおける映像信号の補正回路に関する。
にＶＴＲにおける映像信号の補正回路に関する。
【０００２】
【従来の技術】従来、映像信号の補正回路として非常に
近いものに、フィールドまたはフレーム相関を利用した
ものであり、図３はその一例を示すブロック図であり、
フィールド相関を利用したものである。
近いものに、フィールドまたはフレーム相関を利用した
ものであり、図３はその一例を示すブロック図であり、
フィールド相関を利用したものである。
【０００３】図３において、映像信号入力１０は減算回
路１２のプラス側入力と減算回路１３のプラス側入力と
に接続され、減算回路１２の出力は記憶回路１５に接続
され、記憶回路１５の出力は減算回路１３のマイナス側
入力に接続され、減算回路１３の出力は増幅回路１４に
接続され、増幅回路１４の出力は減算回路１２のマイナ
ス側入力に接続され、減算回路１２の出力を映像信号出
力１１としている。
路１２のプラス側入力と減算回路１３のプラス側入力と
に接続され、減算回路１２の出力は記憶回路１５に接続
され、記憶回路１５の出力は減算回路１３のマイナス側
入力に接続され、減算回路１３の出力は増幅回路１４に
接続され、増幅回路１４の出力は減算回路１２のマイナ
ス側入力に接続され、減算回路１２の出力を映像信号出
力１１としている。
【０００４】次に、この従来例の動作について説明をす
る。減算回路１３は、プラス側入力に映像信号入力１０
を入力し、マイナス側入力に減算回路１２の出力を記憶
回路１５により１フィールド遅延させた映像信号を入力
する。減算回路１２はプラス側入力に映像信号入力１０
を入力し、マイナス側入力に減算回路１３の出力を増幅
回路１４によりＫ倍にした映像信号を入力する。映像信
号出力１１は減算回路１２より得られる。これより以下
の関係式となる。
る。減算回路１３は、プラス側入力に映像信号入力１０
を入力し、マイナス側入力に減算回路１２の出力を記憶
回路１５により１フィールド遅延させた映像信号を入力
する。減算回路１２はプラス側入力に映像信号入力１０
を入力し、マイナス側入力に減算回路１３の出力を増幅
回路１４によりＫ倍にした映像信号を入力する。映像信
号出力１１は減算回路１２より得られる。これより以下
の関係式となる。
【０００５】 出力１１＝入力１０−（入力１０−出力１１′）Ｋ ＝入力１０（１−Ｋ）＋出力１１′Ｋ ただし、入力１１′は１フィールド遅延させた値。入力
１０は現在の映像信号であり、出力１１′は１フィール
ド前の映像信号であることから、１フィールド前と現在
との映像信号の相関のある信号成分は強調され相関のな
い映像信号が減衰される。
１０は現在の映像信号であり、出力１１′は１フィール
ド前の映像信号であることから、１フィールド前と現在
との映像信号の相関のある信号成分は強調され相関のな
い映像信号が減衰される。
【０００６】
【発明が解決しようとする課題】従来例による信号補正
回路では、ビデオテープ及び半導体による記憶回路等の
記憶媒体が接続され、それらの媒体にビット故障が生じ
ている場合、画面上の同一位置に１ビットの異常な信号
が発生することがある。しかし、フィールド相関、フレ
ーム相関による前の映像信号の相関を利用する従来の信
号補正回路では同一位置にあるために補正できないとい
う欠点がある。
回路では、ビデオテープ及び半導体による記憶回路等の
記憶媒体が接続され、それらの媒体にビット故障が生じ
ている場合、画面上の同一位置に１ビットの異常な信号
が発生することがある。しかし、フィールド相関、フレ
ーム相関による前の映像信号の相関を利用する従来の信
号補正回路では同一位置にあるために補正できないとい
う欠点がある。
【０００７】本発明の目的は、前記欠点を解決し、ビッ
ト故障も補正できるようにした信号補正回路を提供する
ことにある。
ト故障も補正できるようにした信号補正回路を提供する
ことにある。
【０００８】
【課題を解決するための手段】本発明の信号補正回路の
構成は、信号入力をＮ＋１時点とした場合、Ｎ時点の信
号を保持する第１の保持回路と、Ｎ−１時点の信号を記
憶する第２の保持回路と、Ｎ時点の信号とＮ−１時点の
信号との差を検出する第１の差検出回路と、Ｎ時点の信
号とＮ＋１時点の信号との差を検出する第２の差検出回
路と、前記第１の差検出回路の出力と基準レベル入力と
を比較する第１の比較回路と、前記第２の差検出回路の
出力と前記基準レベル入力とを比較する第２の比較回路
と、前記第１の比較回路の出力と前記第２の比較回路の
出力とを入力しそれぞれが基準レベル以上離れていると
きにＮ時点を前記Ｎ−１時点に切り換える信号を出力す
る判定回路と、前記第１の保持回路の出力と前記第２の
保持回路の出力とを入力し前記判定回路の出力を制御入
力とする切り換えスイッチとを備え、切り換えスイッチ
の出力を第２の保持回路に入力するとともに信号出力と
していることを特徴とする。
構成は、信号入力をＮ＋１時点とした場合、Ｎ時点の信
号を保持する第１の保持回路と、Ｎ−１時点の信号を記
憶する第２の保持回路と、Ｎ時点の信号とＮ−１時点の
信号との差を検出する第１の差検出回路と、Ｎ時点の信
号とＮ＋１時点の信号との差を検出する第２の差検出回
路と、前記第１の差検出回路の出力と基準レベル入力と
を比較する第１の比較回路と、前記第２の差検出回路の
出力と前記基準レベル入力とを比較する第２の比較回路
と、前記第１の比較回路の出力と前記第２の比較回路の
出力とを入力しそれぞれが基準レベル以上離れていると
きにＮ時点を前記Ｎ−１時点に切り換える信号を出力す
る判定回路と、前記第１の保持回路の出力と前記第２の
保持回路の出力とを入力し前記判定回路の出力を制御入
力とする切り換えスイッチとを備え、切り換えスイッチ
の出力を第２の保持回路に入力するとともに信号出力と
していることを特徴とする。
【０００９】
【実施例】図１は本発明の一実施例の信号補正回路を示
すブロック図である。図１において、本実施例では、映
像信号入力１０をレジスタ１に接続し、レジスタ１の出
力を切換えスイッチ９の一方に接続し、切換えスイッチ
９の出力はレジスタ２に接続し、レジスタ２の出力は切
換えスイッチ９の他方に接続し、差検出回路３の入力の
一方にレジスタ１の出力を他方に映像信号入力１０を接
続し、差検出回路４の入力の一方にレジスタ２の出力を
他方にレジスタ１の出力を接続し、比較回路５の一方に
差検出回路３の出力を他方に基準レベル信号７を接続
し、比較回路６の一方に差検出回路４の出力を他方に基
準レベル信号７を接続し、判定回路８には比較回路５の
出力と比較回路６の出力を接続し、判定回路８の出力は
切換えスイッチ９の制御入力に接続、レジスタ２の出力
を映像信号出力１１としている。
すブロック図である。図１において、本実施例では、映
像信号入力１０をレジスタ１に接続し、レジスタ１の出
力を切換えスイッチ９の一方に接続し、切換えスイッチ
９の出力はレジスタ２に接続し、レジスタ２の出力は切
換えスイッチ９の他方に接続し、差検出回路３の入力の
一方にレジスタ１の出力を他方に映像信号入力１０を接
続し、差検出回路４の入力の一方にレジスタ２の出力を
他方にレジスタ１の出力を接続し、比較回路５の一方に
差検出回路３の出力を他方に基準レベル信号７を接続
し、比較回路６の一方に差検出回路４の出力を他方に基
準レベル信号７を接続し、判定回路８には比較回路５の
出力と比較回路６の出力を接続し、判定回路８の出力は
切換えスイッチ９の制御入力に接続、レジスタ２の出力
を映像信号出力１１としている。
【００１０】次に、図１の実施例の動作について説明す
る。レジスタ１は、映像信号入力１０を入力し、レジス
タ１の出力を切換えスイッチ９の一方に入力する。レジ
スタ２は切換えスイッチ９の出力を入力し、同じ切換え
スイッチ９の他方の入力に出力する。切換えスイッチ９
は、これによりレジスタ２のデータを更新するか、保持
するかを選択する。差検出回路３は一方にレジスタ１の
出力を他方に映像信号入力１０を入力し、レジスタ１の
データ量と映像信号入力１０のデータ量との差を検出し
出力する。差検出回路４は一方にレジスタ２の出力を他
方にレジスタ１の出力を入力しレジスタ２のデータ量と
レジスタ１のデータ量との差を検出し出力する。
る。レジスタ１は、映像信号入力１０を入力し、レジス
タ１の出力を切換えスイッチ９の一方に入力する。レジ
スタ２は切換えスイッチ９の出力を入力し、同じ切換え
スイッチ９の他方の入力に出力する。切換えスイッチ９
は、これによりレジスタ２のデータを更新するか、保持
するかを選択する。差検出回路３は一方にレジスタ１の
出力を他方に映像信号入力１０を入力し、レジスタ１の
データ量と映像信号入力１０のデータ量との差を検出し
出力する。差検出回路４は一方にレジスタ２の出力を他
方にレジスタ１の出力を入力しレジスタ２のデータ量と
レジスタ１のデータ量との差を検出し出力する。
【００１１】比較回路５は、差検出回路３で得られたデ
ータ量が基準レベル信号７のデータ量より大きいか小さ
いかを比較し出力する。また、比較回路６は差検出回路
４で得られたデータ量が基準レベル信号７のデータ量よ
り大きいか小さいかを比較し出力する。
ータ量が基準レベル信号７のデータ量より大きいか小さ
いかを比較し出力する。また、比較回路６は差検出回路
４で得られたデータ量が基準レベル信号７のデータ量よ
り大きいか小さいかを比較し出力する。
【００１２】判定回路８は比較回路５と比較回路６の出
力が差検出回路３と差検出回路４で得られたデータ量が
両方とも基準レベル信号７のデータ量を超えている場合
制御信号を出力し、切換えスイッチ９によりレジスタ２
の出力側に切り換えてデータを保持する。もし、差検出
回路３と差検出回路４で得られたデータ量が一方だけま
たは両方とも基準レベル信号７のデータ量を超えていな
い場合、制御信号を出力し、切換えスイッチ９によりレ
ジスタ１の出力側に切り換えてレジスタ２のデータを更
新する。
力が差検出回路３と差検出回路４で得られたデータ量が
両方とも基準レベル信号７のデータ量を超えている場合
制御信号を出力し、切換えスイッチ９によりレジスタ２
の出力側に切り換えてデータを保持する。もし、差検出
回路３と差検出回路４で得られたデータ量が一方だけま
たは両方とも基準レベル信号７のデータ量を超えていな
い場合、制御信号を出力し、切換えスイッチ９によりレ
ジスタ１の出力側に切り換えてレジスタ２のデータを更
新する。
【００１３】図２を参照して本実施例を具体的に説明す
る。基準レベル信号７をＶＲとしたとき、図中波形ｊの
映像信号入力１０においてＡ点，Ｂ点，Ｃ点がＶＲと次
の関係になっている場合、｜Ｂ点のレベル−Ａ点のレベ
ル｜＜ＶＲ，｜Ｃ点のレベル−Ｂ点のレベル｜＜ＶＲ。
る。基準レベル信号７をＶＲとしたとき、図中波形ｊの
映像信号入力１０においてＡ点，Ｂ点，Ｃ点がＶＲと次
の関係になっている場合、｜Ｂ点のレベル−Ａ点のレベ
ル｜＜ＶＲ，｜Ｃ点のレベル−Ｂ点のレベル｜＜ＶＲ。
【００１４】両方ともデータ量が基準レベル信号７を超
えていることになり、判定回路８の出力は図中波形ｍの
ごとくハイレベルが出力され、切り換えスイッチ９をレ
ジスタ２側に切り換えて図中波形ｋのレジスタ１の出力
に対し、レジスタ２に保持されているＡ点のデータを再
びレジスタ２に出力することで図中波形ｌのレジスタ２
の出力のごとくＡ点を２度繰り返して出力する。従っ
て、映像信号出力１１は図中波形ｎのようにＢ点がない
波形となる。
えていることになり、判定回路８の出力は図中波形ｍの
ごとくハイレベルが出力され、切り換えスイッチ９をレ
ジスタ２側に切り換えて図中波形ｋのレジスタ１の出力
に対し、レジスタ２に保持されているＡ点のデータを再
びレジスタ２に出力することで図中波形ｌのレジスタ２
の出力のごとくＡ点を２度繰り返して出力する。従っ
て、映像信号出力１１は図中波形ｎのようにＢ点がない
波形となる。
【００１５】次にＤ点，Ｅ点，Ｆ点が次の関係となって
いる場合、｜Ｂ点のレベル−Ａ点のレベル｜＜ＶＲ，｜
Ｃ点のレベル−Ｂ点のレベル｜＞ＶＲ。
いる場合、｜Ｂ点のレベル−Ａ点のレベル｜＜ＶＲ，｜
Ｃ点のレベル−Ｂ点のレベル｜＞ＶＲ。
【００１６】これは、差検出回路４で得られたデータ量
が基準レベル信号７のデータ量を超えているだけなの
で、判定回路８の出力は図中波形ｍのロウレベルのまま
であり、レジスタ２はレジスタ１の出力をそのまま入力
レジスタ２の出力は図中波形ｌのごとくＤ，Ｅ，Ｆと連
続した出力となる。このときの映像信号出力１１は図中
波形ｎのＤ，Ｅ，Ｆとなり入力と同じ出力となる。
が基準レベル信号７のデータ量を超えているだけなの
で、判定回路８の出力は図中波形ｍのロウレベルのまま
であり、レジスタ２はレジスタ１の出力をそのまま入力
レジスタ２の出力は図中波形ｌのごとくＤ，Ｅ，Ｆと連
続した出力となる。このときの映像信号出力１１は図中
波形ｎのＤ，Ｅ，Ｆとなり入力と同じ出力となる。
【００１７】本発明の実施例では、レジスタへのデータ
取り込みを４ｆｓｃ（副搬送波の４倍）等にすれば画面
の横方向との相関で信号補正可能であり、１ライン分の
レジスタにすることにより画面の縦方向との相関で信号
補正可能となる。
取り込みを４ｆｓｃ（副搬送波の４倍）等にすれば画面
の横方向との相関で信号補正可能であり、１ライン分の
レジスタにすることにより画面の縦方向との相関で信号
補正可能となる。
【００１８】また、画面の横方向との相関での信号補正
はアナログの映像信号入力によることも、本発明の他の
実施例となりえるもので、その実施例を図４に示す。図
４において、本実施例では、保持回路としてのサンプル
ホールド回路１６，１７，差検出回路３，４にオペアン
プ、比較回路５，６にコンパレータを用いることにより
実現が可能であり、基準レベル信号入力もアナログ入力
となる。その他の部分は、図１と同様である。
はアナログの映像信号入力によることも、本発明の他の
実施例となりえるもので、その実施例を図４に示す。図
４において、本実施例では、保持回路としてのサンプル
ホールド回路１６，１７，差検出回路３，４にオペアン
プ、比較回路５，６にコンパレータを用いることにより
実現が可能であり、基準レベル信号入力もアナログ入力
となる。その他の部分は、図１と同様である。
【００１９】
【発明の効果】以上説明したように、本発明は、現在の
映像信号に対し前後の信号の差を比較することで、信号
の流れに対し異常なパルスを検出し除去するようにした
ものであり、そのため異常信号が完全に除去でき視覚画
質が上がり見やすくなり、また異常信号以外のデータは
そのまま出力されるので画像の再現性が良いという効果
がある。
映像信号に対し前後の信号の差を比較することで、信号
の流れに対し異常なパルスを検出し除去するようにした
ものであり、そのため異常信号が完全に除去でき視覚画
質が上がり見やすくなり、また異常信号以外のデータは
そのまま出力されるので画像の再現性が良いという効果
がある。
【００２０】なお、図１，図４の基準レベル信号７で外
部より信号補正できるレベルを設定できるため、組み込
まれるシステムに応じた効果が得られるという利点も持
つ。
部より信号補正できるレベルを設定できるため、組み込
まれるシステムに応じた効果が得られるという利点も持
つ。
【図１】本発明の一実施例の信号補正回路を示すブロッ
ク図である。
ク図である。
【図２】図１の信号補正回路を示すタイミング図であ
る。
る。
【図３】従来の信号補正回路を示すブロック図である。
【図４】本発明の他の実施例の信号補正回路を示すブロ
ック図である。
ック図である。
１，２ シフトレジスタ ３，４ 差検出回路 ５，６ 比較回路 ７ 基準レベル信号 ８ 判定回路 ９ 切り換えスイッチ １０ 映像信号入力 １１ 映像信号出力 １２，１３ 減算回路 １４ 増幅回路 １５ 記憶回路 １６，１７ サンプルホールド回路
Claims (3)
- 【請求項１】 Ｎ＋１時点の信号入力か入力される入力
端子と、前記入力端子に接続されＮ時点の信号を保持す
る第１の保持回路と、Ｎ−１時点の信号を記憶する第２
の保持回路と、前記Ｎ時点の信号と前記Ｎ−１時点の信
号との差を検出する第１の差検出回路と、前記Ｎ時点の
信号と前記Ｎ＋１時点の信号との差を検出する第２の差
検出回路と、前記第１の差検出回路の出力と基準レベル
入力とを比較する第１の比較回路と、前記第２の差検出
回路の出力と前記基準レベル入力とを比較する第２の比
較回路と、前記第１の比較回路の出力と前記第２の比較
回路の出力とを入力しそれぞれが基準レベル以上離れて
いるときに前記Ｎ時点を前記Ｎ−１時点に切り換える信
号を出力する判定回路と、前記第１の保持回路の出力と
前記第２の保持回路の出力とを入力し前記判定回路の出
力を制御入力とする切り換えスイッチとを備え、前記切
り換えスイッチの出力を第２の保持回路に入力するとと
もに信号出力とすることを特徴とする信号補正回路。 - 【請求項２】 第１，第２の保持回路が、いずれもレジ
スタからなる請求項１に記載の信号補正回路。 - 【請求項３】 第１，第２の保持回路が、いずれもサン
プルホールド回路であり、第１，第２の差検出回路がい
ずれもオペレーションアンプであり、第１，第２の比較
回路がいずれもコンパレータである請求項１に記載の信
号補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4209894A JP2798562B2 (ja) | 1992-08-06 | 1992-08-06 | 信号補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4209894A JP2798562B2 (ja) | 1992-08-06 | 1992-08-06 | 信号補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0660540A true JPH0660540A (ja) | 1994-03-04 |
| JP2798562B2 JP2798562B2 (ja) | 1998-09-17 |
Family
ID=16580412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4209894A Expired - Fee Related JP2798562B2 (ja) | 1992-08-06 | 1992-08-06 | 信号補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2798562B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6330101B1 (en) | 1998-11-12 | 2001-12-11 | Murakami Corporation | EC panel drive unit for a rear-view mirror |
| US6364495B1 (en) | 1999-10-06 | 2002-04-02 | Murakami Corporation | Back mirror comprising automatic glare-proof function |
-
1992
- 1992-08-06 JP JP4209894A patent/JP2798562B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6330101B1 (en) | 1998-11-12 | 2001-12-11 | Murakami Corporation | EC panel drive unit for a rear-view mirror |
| US6364495B1 (en) | 1999-10-06 | 2002-04-02 | Murakami Corporation | Back mirror comprising automatic glare-proof function |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2798562B2 (ja) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62130092A (ja) | 色輪郭の精細度増大用回路配置 | |
| JPS6052186A (ja) | 信号処理回路 | |
| KR960003298A (ko) | 캠코더의 촬상관 결점보상 방법 및 장치 | |
| KR920006843B1 (ko) | 디지탈 비데오 디고스팅 장치 | |
| US7545937B2 (en) | Chrominance processing arrangement having immunity to colorstripe encoding | |
| JPH0660540A (ja) | 信号補正回路 | |
| US5041904A (en) | Video signal processing circuit | |
| KR930001445B1 (ko) | 고스트 제거장치 및 방법 | |
| JPH04373361A (ja) | 画像信号処理装置 | |
| JP3064703B2 (ja) | サンプルホールド回路 | |
| JP2812271B2 (ja) | 映像非加算混合装置 | |
| JP3186230B2 (ja) | 固体撮像素子の欠陥補正装置及び固体撮像装置 | |
| JPS62101193A (ja) | ハンギングドツト検出器 | |
| JP2764902B2 (ja) | Ｖｔｒ | |
| JP3216244B2 (ja) | 固体撮像素子の欠陥補正装置及び固体撮像装置 | |
| JPH04258093A (ja) | 映像信号処理回路 | |
| JPH0712195B2 (ja) | 輪郭補正装置 | |
| JP2822268B2 (ja) | 波形歪みの除去回路 | |
| EP0492462A2 (en) | Waveform detecting circuit | |
| JPH05316393A (ja) | 輪郭補正回路 | |
| JPH05129965A (ja) | ビタビ復号回路 | |
| JPH0530518A (ja) | 映像信号処理回路 | |
| JPS59103491A (ja) | 映像信号の処理装置 | |
| JPH05344527A (ja) | ディジタル閉ループ回路 | |
| JPH01186086A (ja) | 静止画再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980609 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070703 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |