JP2812271B2 - 映像非加算混合装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像非加算混合装
置に関し、例えば、２つのテレビジョン映像信号をフェ
ード処理により切換える映像非加算混合装置に関する。

【０００２】

【従来の技術】従来、映像非加算混合装置は一般に、２
つの映像信号を切り換える際に、フェード処理を使用し
映像非加算混合を行う。

【０００３】この種の映像非加算混合回路の従来例１の
回路構成図を図４に示す。図４において、第一ペデスタ
ルレベル減算回路２１は、第一映像信号からペデスタル
レベルを減算する。第二ペデスタルレベル減算回路２２
は第二映像信号からペデスタルレベルを減算する。第一
乗算回路２３は第一ペデスタルレベル減算回路２１の出
力信号と第一フェーダー制御信号とを乗算する。第二乗
算回路２４は、第二ペデスタルレベル減算回路２２の出
力信号と第二フェーダー制御信号とを乗算する。

【０００４】第一および第二乗算回路２３、２４の出力
信号は非加算混合回路２９において比較され、レベルが
大きい方の信号を選択して出力する。この選択された信
号には、ペデスタルレベル加算回路３０においてペデス
タルレベル「６０」が加算されて映像出力信号となる。

【０００５】上記従来例１の映像非加算混合装置におい
て、第一および第二フェーダー制御信号は、図４に示す
ように、非加算混合比の値に応じて０から１までの値を
とる信号である。これらの第一および第二フェーダー制
御信号は、乗算回路２３、２４においてそれぞれの映像
信号と乗算され、非加算混合回路２９へ入力され選択処
理がされる。

【０００６】上記の加算処理において、カラーバーのブ
ルーの部分のように、ペデスタルレベル以下、即ちマイ
ナス極性となる信号を含む部分において、映像信号が正
しく再生されないことがある。この現象は、映像入力切
取り点において、一方の映像入力信号に上述したマイナ
ス極性の信号が含まれていると、マイナス極性の部分で
は、非加算混合回路２９での比較結果がペデスタルレベ
ル（０レベル）にクランプされることにより発生する。

【０００７】上記の問題点を解決した映像非加算混合装
置が、特開平３−２８３８７８号において示さている。
図５は、本従来例２の映像非加算混合装置の構成例を示
すブロック図である。

【０００８】図５の映像非加算混合装置において、従来
例１に具備されていない各構成部は以下の動作を行う。
第一オフセット係数回路３２は第一フェーダー制御信号
からオフセット係数を出力する。第二オフセット係数回
路３３は第二フェーダー制御信号からオフセット係数を
出力する。第一オフセット減算回路３４は第一乗算回路
２３の出力信号から第一オフセット係数回路３２の出力
信号のオフセット係数を減算する。第二オフセット減算
回路３５は第二乗算回路２４の出力信号から第二オフセ
ット係数回路３３の出力信号のオフセット係数を減算す
る。比較回路２５は、第一オフセット減算回路３４の出
力信号と第二オフセット減算回路３５の出力信号とを比
較する。選択回路２９は、比較回路２５の出力信号に基
づき、第一オフセット減算回路３４の出力信号と第二オ
フセット減算回路３５の出力信号のレベルの高い方を選
択し出力する。ペデスタルレベル加算回路３０は、選択
回路２９の出力信号にペデスタルレベルを加算して出力
する。

【０００９】上記従来例２の非加算混合装置において、
第一オフセット係数回路３２は第一フェーダー制御信号
から、第二オフセット係数回路３３は第二フェーダー制
御信号から、それぞれ図７に示すオフセット係数を出力
する。このオフセット係数をそれぞれ第一乗算回路２３
の出力信号、第二乗算回路２４の出力信号から減算す
る。このため、２つの映像信号の混合比を、例えば、第
二映像信号取切り点においても、カラーバーのブルーの
部分のようにペデスタルレベル以下のマイナス極性の信
号を出力することができる。また、両取切り点の中間部
における映像信号は、それぞれフェーダー制御信号に応
じてゲイン調整され、両信号のレベルの高い方の信号を
選択し両映像信号の混合加算出力を得ることができる。

【００１０】

【発明が解決しようとする課題】しかしながら、上記従
来例２の非加算混合装置には２つの問題点がある。第１
の問題点は、例えば、第一フェーダー制御信号と第二フ
ェーダー制御信号とを、それぞれ個別にゲイン調整を行
った際に非加算混合出力がペデスタルレベル以下の信号
となる場合が発生する。この発生理由は、第一フェーダ
ー制御信号および第二フェーダー制御信号が共に０レベ
ルの時、図６に示すような関連性を有する非加算混合比
ではなくそれぞれ個別にゲイン調整を行うと、非加算混
合出力はペデスタルレベル以下の信号となることにあ
る。この関係を以下に詳述する。

【００１１】第一オフセット係数回路３２の出力信号、
第二オフセット係数回路３３の出力信号の係数は「５
６」となる。第一乗算回路２３の出力信号、第二乗算回
路２４の出力信号は、図８（ｐ）に示すようにペデスタ
ルレベル（０レベル）となり、第一オフセット減算回路
３４の出力信号および第二オフセット減算回路３５の出
力信号が共に図８（ｑ）に示すように「−５６」レベル
となる。そのため選択回路２９の出力信号は「−５６」
レベルの信号を出力し、非加算混合出力は図８（ｒ）に
示すように、ペデスタルレベル以下の信号となる。

【００１２】第２の問題点は、２つの映像信号の混合比
が、例えば第二映像信号取切り点にある時は、第二映像
信号のペデスタルレベル以下の成分が出力されないこと
である。その理由は、第一オフセット係数回路３２、第
二オフセット係数回路３３、第一オフセット減算回路３
４、第二オフセット減算回路３５に出力信号がなく、第
一乗算回路２３の出力信号、第二乗算回路２４の出力信
号が比較回路２５および選択回路２９に入力されてい
る。このため、第二映像信号取切り点にある場合は、第
一乗算回路２３の出力信号はペデスタルレベルとなる。
そのため比較回路２５および選択回路２９により、第二
映像信号がペデスタルレベル以下の成分の時は、第一映
像信号のペデスタルレベルを出力するからである。

【００１３】よって、２つの映像信号のゲイン調整をそ
れぞれ個別に行った際に、それぞれのフェーダー制御信
号が０レベルである時は、ペデスタルレベル以下の信号
が出力される。また、一方の映像信号のフェーダー制御
信号が０レベルである時は、もう一方の映像信号にペデ
スタルレベル以下の成分が存在しても出力されないこと
となる。

【００１４】本発明は、混合する２つの映像信号のフェ
ーダー制御信号を共に０レベルにした時にペデスタルレ
ベル以下の信号が出力されることを防ぎ、２つの映像信
号のゲイン調整を個別に行える映像非加算混合装置を提
供することを目的とする。

【００１５】

【課題を解決するための手段】かかる目的を達成するた
め、本発明の映像非加算混合装置は、第一映像信号並び
に第一フェーダー制御信号および第二映像信号並びに第
二フェーダー制御信号を入力信号とし、これらの信号の
非加算混合信号を出力する映像非加算混合装置であり、
第一映像信号からペデスタルレベルを減算する第一ペデ
スタルレベル減算回路と、第二映像信号からペデスタル
レベルを減算する第二ペデスタルレベル減算回路と、第
一ペデスタルレベル減算回路の出力信号と第一フェーダ
ー制御信号とを乗算する第一乗算回路と、第二ペデスタ
ルレベル減算回路の出力信号と第二フェーダー制御信号
とを乗算する第二乗算回路と、第一乗算回路の出力信号
と第二乗算回路の出力信号との大小を比較する比較回路
と、第一乗算回路の出力信号がペデスタルレベルか否か
を検知する第一ペデスタルレベル検知回路と、第二乗算
回路の出力信号がペデスタルレベルか否かを検知する第
二ペデスタルレベル検知回路と、比較回路と第一ペデス
タルレベル検知回路と第二ペデスタルレベル検知回路の
それぞれの出力信号に基づく選択信号を出力する論理回
路と、選択信号に基づき第一乗算回路の出力信号と第二
乗算回路の出力信号の何れか一方を選択し出力する選択
回路と、選択回路の出力信号にペデスタルレベルを加算
するペデスタルレベル加算回路とを有することを特徴と
している。

【００１６】また、上記の論理回路は、第一ペデスタル
レベル検知回路および第二ペデスタルレベル検知回路が
共にペデスタルレベルを検知しない場合、比較回路の比
較結果にのみ基づき選択信号を設定し、この選択信号
は、第一乗算回路の出力信号と第二乗算回路の出力信号
の大きい方を選択する信号とするとよい。

【００１７】さらに、論理回路は、第一ペデスタルレベ
ル検知回路がペデスタルレベルを検知した場合には第二
の乗算回路の出力信号を、または第二ペデスタルレベル
検知回路がペデスタルレベルを検知した場合には第一の
乗算回路の出力信号を、それぞれ選択する選択信号を設
定するとよい。

【００１８】したがって、本発明の映像非加算混合装置
によれば、第一映像信号および第二映像信号からペデス
タルレベルを減算し、第一ペデスタルレベル減算回路の
出力信号と第一フェーダー制御信号および第二ペデスタ
ルレベル減算回路の出力信号と第二フェーダー制御信号
とをそれぞれ乗算する。さらに第一乗算回路の出力信号
と第二乗算回路の出力信号との大小を比較し、第一乗算
回路の出力信号と第二乗算回路の出力信号がペデスタル
レベルか否かを検知する。これらの比較および２つの検
知の出力信号に基づく選択信号を出力する。出力された
選択信号に基づき第一乗算回路の出力信号と第二乗算回
路の出力信号の何れか一方を選択して出力する。よっ
て、映像信号とフェーダー制御信号の乗算後に第一およ
び第二それぞれの信号のペデスタルレベルの検知と大小
比較とを行なっている。そのため、混合する２つの映像
信号においてそれぞれのフェーダー制御信号が０レベル
である時でも出力の映像出力信号をペデスタルレベル以
下にさせないことができる。

【００１９】

【発明の実施の形態】次に添付図面を参照して本発明に
よる映像非加算混合装置の実施の形態を詳細に説明す
る。図１〜図３を参照すると本発明の映像非加算混合装
置の実施の形態が示されている。図１は映像非加算混合
装置の回路構成ブロック図、図２および図３は図１の装
置の動作を説明するための波形図である。

【００２０】図１を参照すると本実施形態の映像非加算
混合装置は、第一映像信号からペデスタルレベルを減算
する第一ペデスタルレベル減算回路１、第二映像信号か
らペデスタルレベルを減算する第二ペデスタルレベル減
算回路２、第一ペデスタルレベル減算回路１の出力信号
と第一フェーダー制御信号とを乗算する第一乗算回路
３、第二ペデスタルレベル減算回路２の出力信号と第二
フェーダー制御信号とを乗算する第二乗算回路４、非加
算混合回路１１、およびペデスタルレベル６０を加算す
るペデスタルレベル加算回路１０とにより構成される。

【００２１】また、非加算混合回路１１はさらに細分化
され、比較回路５、第一ペデスタルレベル検知回路６、
第二ペデスタルレベル検知回路７、論理回路８、選択回
路９とを有して構成される。

【００２２】これらの構成各部の比較回路５は、第一乗
算回路３の出力信号と第二乗算回路４の出力信号とを比
較する比較回路である。この比較に基づき、第一乗算回
路３の出力信号と第二乗算回路４の出力信号との、信号
レベルの大きい一方を選択するための比較信号を出力す
る。

【００２３】第一ペデスタルレベル検知回路６は第一乗
算回路３の出力のペデスタルレベルの有無を検知し、第
二ペデスタルレベル検知回路７は第二乗算回路４の出力
のペデスタルレベルの有無を検知する回路である。この
検知に基づく検知信号をそれぞれ出力する。

【００２４】論理回路８は、第一ペデスタルレベル検知
回路６および第二ペデスタルレベル検知回路７のそれぞ
れの検知出力信号と、比較回路５の比較信号とを入力信
号とし、選択回路９の選択信号を出力する。

【００２５】；第一ペデスタルレベル検知回路６およ
び第二ペデスタルレベル検知回路７のそれぞれの検知出
力信号が無い場合、第一乗算回路３の出力信号または第
二乗算回路４の出力信号のうち、比較回路５が比較した
何れか大きい方の信号を選択する。なお、第一乗算回路
３の出力信号と第二乗算回路４の出力信号とが同値の場
合、本実施例では第一乗算回路３の出力信号を選択して
いる。但し、これは何れでもよい。

【００２６】；第一ペデスタルレベル検知回路６に検
知出力信号がある場合、第二乗算回路４の出力信号を選
択する。

【００２７】；第二ペデスタルレベル検知回路７に検
知出力信号がある場合、第一乗算回路３の出力信号を選
択する。

【００２８】選択回路９は、論理回路８から出力される
制御信号と、第一乗算回路３の出力信号および第二乗算
回路４の出力信号とを入力し、これら出力信号の何れか
一方の出力信号を選択して出力する回路である。選択の
ロジックは、上記の、、の条件に基づく。

【００２９】上記の各部により構成される本実施例の映
像非加算混合装置において、第一並びに第二映像信号お
よび第一並びに第二フェーダー制御信号の具体例に基づ
き動作を以下に説明する。

【００３０】第一映像信号および第二映像信号は、図２
の（ａ）および（ｂ）に示すように、８ビットディジタ
ル信号の０〜２５５までの値であり、ペデスタルレベル
は「６０」である。第一映像信号は第一ペデスタルレベ
ル減算回路１、第二映像信号は第二ペデスタルレベル減
算回路２においてそれぞれペデスタルレベル「６０」を
減算され、図２の（ｃ）および（ｄ）に示すようにペデ
スタルレベルが「０」となる。この様にペデスタルレベ
ルを「０」にすることで第一乗算回路３および第二乗算
回路４では、ペデスタルレベルを中心にゲイン調整が行
なわれる。

【００３１】第一フェーダー制御信号および第二フェー
ダー制御信号が「０」レベルである時、第一乗算回路３
の出力信号は図３（ｅ）、第二乗算回路４の出力信号は
図３（ｆ）に示すようになる。比較回路５の出力信号は
図３（ｇ）に示すようにｅ≧ｆとなる。

【００３２】論理回路８では、第一ペデスタルレベル検
知回路６でペデスタルレベルを検知すると選択信号の選
択ロジックをｅ＜ｆ（大きい方の信号を選択する、以下
同じ）とし、第二ペデスタルレベル検知回路７でペデス
タルレベルを検知するとｅ≧ｆとする。また、第一乗算
回路３の出力信号および第二乗算回路４の出力信号がペ
デスタルレベルである場合、論理回路８の出力信号は図
３（ｈ）に示すようにｅ≧ｆとなる。

【００３３】したがって、選択回路９は第一乗算回路３
の出力信号を選択し、図３（ｉ）に示すようにペデスタ
ルレベル（０レベル）となる。そしてペデスタルレベル
加算回路１０でペデスタルレベル（６０レベル）を加算
し、図３（ｊ）に示すように入力信号と同レベルのペデ
スタルレベル６０となる。

【００３４】次に第二映像信号取切り点での詳細を説明
する。第二映像信号取切り点においては、第一フェーダ
ー制御信号は「０」レベル、第二フェーダー制御信号は
「１」レベルとなり、第一乗算回路３の出力信号は図３
（ｅ）、第二乗算回路４の出力信号は図３（ｋ）に示す
ようになる。比較回路５の出力信号は図３（ｌ）、論理
回路８の出力信号は図３（ｍ）に示すようになり、選択
回路９の出力信号は、図３（ｎ）、ペデスタルレベル加
算回路１０の出力信号は図３（ｏ）に示すようになる。
よって、第一フェーダー制御信号が「０」レベルであっ
ても、ペデスタルレベル以下の第二映像信号が出力され
る。

【００３５】上記の実施形態によれば、映像信号とフェ
ーダー制御信号の乗算後にペデスタル検知を行い、一方
の映像信号がペデスタルレベルであるともう一方の映像
信号を出力するように制御信号を変換する。よって、非
加算混合する２つの映像信号のフェーダー制御を共に
「０」レベルにしてもペデスタルレベル以下の信号には
ならない。これにより、２つの映像信号のゲイン調整が
個別に行えるようになる。また、フェーダー制御信号が
一方の映像信号取切りでもペデスタルレベル以下の信号
が出力可能である。

【００３６】尚、上述の実施形態は本発明の好適な実施
の一例ではあるが本発明はこれに限定されるものではな
く、本発明の要旨を逸脱しない範囲において種々変形実
施可能である。

【００３７】

【発明の効果】以上の説明より明かなように、本発明の
映像非加算混合装置は、第一映像信号および第二映像信
号からペデスタルレベルを減算し、第一ペデスタルレベ
ル減算回路の出力信号と第一フェーダー制御信号および
第二ペデスタルレベル減算回路の出力信号と第二フェー
ダー制御信号とをそれぞれ乗算する。さらに第一乗算回
路の出力信号と第二乗算回路の出力信号との大小を比較
し、第一乗算回路の出力信号と第二乗算回路の出力信号
がペデスタルレベルか否かを検知する。これらの比較お
よび２つの検知の出力信号に基づく選択信号により、第
一乗算回路の出力信号と第二乗算回路の出力信号の何れ
か一方を選択して出力する。

【００３８】上記の手順によれば、映像信号とフェーダ
ー制御信号の乗算後に第一および第二それぞれの信号の
ペデスタルレベルの検知と大小比較を行なっている。そ
のため、混合する２つの映像信号においてそれぞれのフ
ェーダー制御信号が０レベルである時でも映像出力信号
をペデスタルレベル以下にさせない。このため、２つの
映像信号のゲイン調整を個別に行うことが可能である。
また、一方の映像信号のフェーダー制御信号が０レベル
である時でももう一方の映像信号のペデスタルレベル以
下の成分を出力することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例の映像非加算混合装置の回路
構成を示すブロック図である。

【図２】図１の動作を説明するための波形図である。

【図３】図１の動作を説明するための波形図である。

【図４】従来例１の映像非加算混合装置の回路構成を示
すブロック図である。

【図５】従来例２の映像非加算混合装置の回路構成を示
すブロック図である。

【図６】非加算混合とフェーダー制御信号との関係を示
す図である。

【図７】オフセット係数とフェーダー制御信号との関係
を示す図である。

【図８】従来例２の動作を説明するための波形図であ
る。

【符号の説明】

１ 第一ペデスタルレベル減算回路 ２ 第二ペデスタルレベル減算回路 ３ 第一乗算回路 ４ 第二乗算回路 ５ 比較回路 ６ 第一ペデスタルレベル検知回路 ７ 第二ペデスタルレベル検知回路 ８ 論理回路 ９ 選択回路 １０ ペデスタルレベル減算回路 １１ 非加算混合回路 ａ 第一映像信号 ｂ 第二映像信号 ｃ 第一ペデスタルレベル減算回路の出力信号 ｄ 第二ペデスタルレベル減算回路の出力信号 ｅ 第一乗算回路の出力信号 ｆ、ｋ 第二乗算回路の出力信号 ｇ、ｌ 比較回路の出力信号 ｈ、ｍ 論理回路の出力信号 ｉ、ｎ 選択回路の出力信号 ｊ、ｏ 非加算混合の出力信号

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 第一映像信号並びに第一フェーダー制御
   信号および第二映像信号並びに第二フェーダー制御信号
   を入力信号とし、これらの信号の非加算混合信号を出力
   する映像非加算混合装置において、 前記第一映像信号からペデスタルレベルを減算する第一
   ペデスタルレベル減算回路と、 前記第二映像信号からペデスタルレベルを減算する第二
   ペデスタルレベル減算回路と、 前記第一ペデスタルレベル減算回路の出力信号と前記第
   一フェーダー制御信号とを乗算する第一乗算回路と、 前記第二ペデスタルレベル減算回路の出力信号と前記第
   二フェーダー制御信号とを乗算する第二乗算回路と、 前記第一乗算回路の出力信号と前記第二乗算回路の出力
   信号との大小を比較する比較回路と、 前記第一乗算回路の出力信号がペデスタルレベルか否か
   を検知する第一ペデスタルレベル検知回路と、 前記第二乗算回路の出力信号がペデスタルレベルか否か
   を検知する第二ペデスタルレベル検知回路と、 前記比較回路と前記第一ペデスタルレベル検知回路と前
   記第二ペデスタルレベル検知回路のそれぞれの出力信号
   に基づく選択信号を出力する論理回路と、 前記選択信号に基づき前記第一乗算回路の出力信号と前
   記第二乗算回路の出力信号の何れか一方を選択し出力す
   る選択回路と、 前記選択回路の出力信号にペデスタルレベルを加算する
   ペデスタルレベル加算回路とを有することを特徴とする
   映像非加算混合装置。
2. 【請求項２】 前記論理回路は、前記第一ペデスタルレ
   ベル検知回路および第二ペデスタルレベル検知回路が共
   にペデスタルレベルを検知しない場合、前記比較回路の
   比較結果にのみ基づき前記選択信号を設定することを特
   徴とする請求項１記載の映像非加算混合装置。
3. 【請求項３】 前記選択信号は、前記第一乗算回路の出
   力信号と前記第二乗算回路の出力信号の大きい方を選択
   する信号であることを特徴とする請求項２記載の映像非
   加算混合装置。
4. 【請求項４】 前記論理回路は、前記第一ペデスタルレ
   ベル検知回路がペデスタルレベルを検知した場合には前
   記第二の乗算回路の出力信号を、または前記第二ペデス
   タルレベル検知回路がペデスタルレベルを検知した場合
   には前記第一の乗算回路の出力信号を、それぞれ選択す
   る選択信号を設定することを特徴とする請求項１記載の
   映像非加算混合装置。