JP2812271B2 - 映像非加算混合装置 - Google Patents

映像非加算混合装置

Info

Publication number
JP2812271B2
JP2812271B2 JP29651095A JP29651095A JP2812271B2 JP 2812271 B2 JP2812271 B2 JP 2812271B2 JP 29651095 A JP29651095 A JP 29651095A JP 29651095 A JP29651095 A JP 29651095A JP 2812271 B2 JP2812271 B2 JP 2812271B2
Authority
JP
Japan
Prior art keywords
circuit
signal
pedestal level
output signal
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29651095A
Other languages
English (en)
Other versions
JPH09139884A (ja
Inventor
秀年 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29651095A priority Critical patent/JP2812271B2/ja
Publication of JPH09139884A publication Critical patent/JPH09139884A/ja
Application granted granted Critical
Publication of JP2812271B2 publication Critical patent/JP2812271B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、映像非加算混合装
置に関し、例えば、2つのテレビジョン映像信号をフェ
ード処理により切換える映像非加算混合装置に関する。
【0002】
【従来の技術】従来、映像非加算混合装置は一般に、2
つの映像信号を切り換える際に、フェード処理を使用し
映像非加算混合を行う。
【0003】この種の映像非加算混合回路の従来例1の
回路構成図を図4に示す。図4において、第一ペデスタ
ルレベル減算回路21は、第一映像信号からペデスタル
レベルを減算する。第二ペデスタルレベル減算回路22
は第二映像信号からペデスタルレベルを減算する。第一
乗算回路23は第一ペデスタルレベル減算回路21の出
力信号と第一フェーダー制御信号とを乗算する。第二乗
算回路24は、第二ペデスタルレベル減算回路22の出
力信号と第二フェーダー制御信号とを乗算する。
【0004】第一および第二乗算回路23、24の出力
信号は非加算混合回路29において比較され、レベルが
大きい方の信号を選択して出力する。この選択された信
号には、ペデスタルレベル加算回路30においてペデス
タルレベル「60」が加算されて映像出力信号となる。
【0005】上記従来例1の映像非加算混合装置におい
て、第一および第二フェーダー制御信号は、図4に示す
ように、非加算混合比の値に応じて0から1までの値を
とる信号である。これらの第一および第二フェーダー制
御信号は、乗算回路23、24においてそれぞれの映像
信号と乗算され、非加算混合回路29へ入力され選択処
理がされる。
【0006】上記の加算処理において、カラーバーのブ
ルーの部分のように、ペデスタルレベル以下、即ちマイ
ナス極性となる信号を含む部分において、映像信号が正
しく再生されないことがある。この現象は、映像入力切
取り点において、一方の映像入力信号に上述したマイナ
ス極性の信号が含まれていると、マイナス極性の部分で
は、非加算混合回路29での比較結果がペデスタルレベ
ル(0レベル)にクランプされることにより発生する。
【0007】上記の問題点を解決した映像非加算混合装
置が、特開平3−283878号において示さている。
図5は、本従来例2の映像非加算混合装置の構成例を示
すブロック図である。
【0008】図5の映像非加算混合装置において、従来
例1に具備されていない各構成部は以下の動作を行う。
第一オフセット係数回路32は第一フェーダー制御信号
からオフセット係数を出力する。第二オフセット係数回
路33は第二フェーダー制御信号からオフセット係数を
出力する。第一オフセット減算回路34は第一乗算回路
23の出力信号から第一オフセット係数回路32の出力
信号のオフセット係数を減算する。第二オフセット減算
回路35は第二乗算回路24の出力信号から第二オフセ
ット係数回路33の出力信号のオフセット係数を減算す
る。比較回路25は、第一オフセット減算回路34の出
力信号と第二オフセット減算回路35の出力信号とを比
較する。選択回路29は、比較回路25の出力信号に基
づき、第一オフセット減算回路34の出力信号と第二オ
フセット減算回路35の出力信号のレベルの高い方を選
択し出力する。ペデスタルレベル加算回路30は、選択
回路29の出力信号にペデスタルレベルを加算して出力
する。
【0009】上記従来例2の非加算混合装置において、
第一オフセット係数回路32は第一フェーダー制御信号
から、第二オフセット係数回路33は第二フェーダー制
御信号から、それぞれ図7に示すオフセット係数を出力
する。このオフセット係数をそれぞれ第一乗算回路23
の出力信号、第二乗算回路24の出力信号から減算す
る。このため、2つの映像信号の混合比を、例えば、第
二映像信号取切り点においても、カラーバーのブルーの
部分のようにペデスタルレベル以下のマイナス極性の信
号を出力することができる。また、両取切り点の中間部
における映像信号は、それぞれフェーダー制御信号に応
じてゲイン調整され、両信号のレベルの高い方の信号を
選択し両映像信号の混合加算出力を得ることができる。
【0010】
【発明が解決しようとする課題】しかしながら、上記従
来例2の非加算混合装置には2つの問題点がある。第1
の問題点は、例えば、第一フェーダー制御信号と第二フ
ェーダー制御信号とを、それぞれ個別にゲイン調整を行
った際に非加算混合出力がペデスタルレベル以下の信号
となる場合が発生する。この発生理由は、第一フェーダ
ー制御信号および第二フェーダー制御信号が共に0レベ
ルの時、図6に示すような関連性を有する非加算混合比
ではなくそれぞれ個別にゲイン調整を行うと、非加算混
合出力はペデスタルレベル以下の信号となることにあ
る。この関係を以下に詳述する。
【0011】第一オフセット係数回路32の出力信号、
第二オフセット係数回路33の出力信号の係数は「5
6」となる。第一乗算回路23の出力信号、第二乗算回
路24の出力信号は、図8(p)に示すようにペデスタ
ルレベル(0レベル)となり、第一オフセット減算回路
34の出力信号および第二オフセット減算回路35の出
力信号が共に図8(q)に示すように「−56」レベル
となる。そのため選択回路29の出力信号は「−56」
レベルの信号を出力し、非加算混合出力は図8(r)に
示すように、ペデスタルレベル以下の信号となる。
【0012】第2の問題点は、2つの映像信号の混合比
が、例えば第二映像信号取切り点にある時は、第二映像
信号のペデスタルレベル以下の成分が出力されないこと
である。その理由は、第一オフセット係数回路32、第
二オフセット係数回路33、第一オフセット減算回路3
4、第二オフセット減算回路35に出力信号がなく、第
一乗算回路23の出力信号、第二乗算回路24の出力信
号が比較回路25および選択回路29に入力されてい
る。このため、第二映像信号取切り点にある場合は、第
一乗算回路23の出力信号はペデスタルレベルとなる。
そのため比較回路25および選択回路29により、第二
映像信号がペデスタルレベル以下の成分の時は、第一映
像信号のペデスタルレベルを出力するからである。
【0013】よって、2つの映像信号のゲイン調整をそ
れぞれ個別に行った際に、それぞれのフェーダー制御信
号が0レベルである時は、ペデスタルレベル以下の信号
が出力される。また、一方の映像信号のフェーダー制御
信号が0レベルである時は、もう一方の映像信号にペデ
スタルレベル以下の成分が存在しても出力されないこと
となる。
【0014】本発明は、混合する2つの映像信号のフェ
ーダー制御信号を共に0レベルにした時にペデスタルレ
ベル以下の信号が出力されることを防ぎ、2つの映像信
号のゲイン調整を個別に行える映像非加算混合装置を提
供することを目的とする。
【0015】
【課題を解決するための手段】かかる目的を達成するた
め、本発明の映像非加算混合装置は、第一映像信号並び
に第一フェーダー制御信号および第二映像信号並びに第
二フェーダー制御信号を入力信号とし、これらの信号の
非加算混合信号を出力する映像非加算混合装置であり、
第一映像信号からペデスタルレベルを減算する第一ペデ
スタルレベル減算回路と、第二映像信号からペデスタル
レベルを減算する第二ペデスタルレベル減算回路と、第
一ペデスタルレベル減算回路の出力信号と第一フェーダ
ー制御信号とを乗算する第一乗算回路と、第二ペデスタ
ルレベル減算回路の出力信号と第二フェーダー制御信号
とを乗算する第二乗算回路と、第一乗算回路の出力信号
と第二乗算回路の出力信号との大小を比較する比較回路
と、第一乗算回路の出力信号がペデスタルレベルか否か
を検知する第一ペデスタルレベル検知回路と、第二乗算
回路の出力信号がペデスタルレベルか否かを検知する第
二ペデスタルレベル検知回路と、比較回路と第一ペデス
タルレベル検知回路と第二ペデスタルレベル検知回路の
それぞれの出力信号に基づく選択信号を出力する論理回
路と、選択信号に基づき第一乗算回路の出力信号と第二
乗算回路の出力信号の何れか一方を選択し出力する選択
回路と、選択回路の出力信号にペデスタルレベルを加算
するペデスタルレベル加算回路とを有することを特徴と
している。
【0016】また、上記の論理回路は、第一ペデスタル
レベル検知回路および第二ペデスタルレベル検知回路が
共にペデスタルレベルを検知しない場合、比較回路の比
較結果にのみ基づき選択信号を設定し、この選択信号
は、第一乗算回路の出力信号と第二乗算回路の出力信号
の大きい方を選択する信号とするとよい。
【0017】さらに、論理回路は、第一ペデスタルレベ
ル検知回路がペデスタルレベルを検知した場合には第二
の乗算回路の出力信号を、または第二ペデスタルレベル
検知回路がペデスタルレベルを検知した場合には第一の
乗算回路の出力信号を、それぞれ選択する選択信号を設
定するとよい。
【0018】したがって、本発明の映像非加算混合装置
によれば、第一映像信号および第二映像信号からペデス
タルレベルを減算し、第一ペデスタルレベル減算回路の
出力信号と第一フェーダー制御信号および第二ペデスタ
ルレベル減算回路の出力信号と第二フェーダー制御信号
とをそれぞれ乗算する。さらに第一乗算回路の出力信号
と第二乗算回路の出力信号との大小を比較し、第一乗算
回路の出力信号と第二乗算回路の出力信号がペデスタル
レベルか否かを検知する。これらの比較および2つの検
知の出力信号に基づく選択信号を出力する。出力された
選択信号に基づき第一乗算回路の出力信号と第二乗算回
路の出力信号の何れか一方を選択して出力する。よっ
て、映像信号とフェーダー制御信号の乗算後に第一およ
び第二それぞれの信号のペデスタルレベルの検知と大小
比較とを行なっている。そのため、混合する2つの映像
信号においてそれぞれのフェーダー制御信号が0レベル
である時でも出力の映像出力信号をペデスタルレベル以
下にさせないことができる。
【0019】
【発明の実施の形態】次に添付図面を参照して本発明に
よる映像非加算混合装置の実施の形態を詳細に説明す
る。図1〜図3を参照すると本発明の映像非加算混合装
置の実施の形態が示されている。図1は映像非加算混合
装置の回路構成ブロック図、図2および図3は図1の装
置の動作を説明するための波形図である。
【0020】図1を参照すると本実施形態の映像非加算
混合装置は、第一映像信号からペデスタルレベルを減算
する第一ペデスタルレベル減算回路1、第二映像信号か
らペデスタルレベルを減算する第二ペデスタルレベル減
算回路2、第一ペデスタルレベル減算回路1の出力信号
と第一フェーダー制御信号とを乗算する第一乗算回路
3、第二ペデスタルレベル減算回路2の出力信号と第二
フェーダー制御信号とを乗算する第二乗算回路4、非加
算混合回路11、およびペデスタルレベル60を加算す
るペデスタルレベル加算回路10とにより構成される。
【0021】また、非加算混合回路11はさらに細分化
され、比較回路5、第一ペデスタルレベル検知回路6、
第二ペデスタルレベル検知回路7、論理回路8、選択回
路9とを有して構成される。
【0022】これらの構成各部の比較回路5は、第一乗
算回路3の出力信号と第二乗算回路4の出力信号とを比
較する比較回路である。この比較に基づき、第一乗算回
路3の出力信号と第二乗算回路4の出力信号との、信号
レベルの大きい一方を選択するための比較信号を出力す
る。
【0023】第一ペデスタルレベル検知回路6は第一乗
算回路3の出力のペデスタルレベルの有無を検知し、第
二ペデスタルレベル検知回路7は第二乗算回路4の出力
のペデスタルレベルの有無を検知する回路である。この
検知に基づく検知信号をそれぞれ出力する。
【0024】論理回路8は、第一ペデスタルレベル検知
回路6および第二ペデスタルレベル検知回路7のそれぞ
れの検知出力信号と、比較回路5の比較信号とを入力信
号とし、選択回路9の選択信号を出力する。
【0025】;第一ペデスタルレベル検知回路6およ
び第二ペデスタルレベル検知回路7のそれぞれの検知出
力信号が無い場合、第一乗算回路3の出力信号または第
二乗算回路4の出力信号のうち、比較回路5が比較した
何れか大きい方の信号を選択する。なお、第一乗算回路
3の出力信号と第二乗算回路4の出力信号とが同値の場
合、本実施例では第一乗算回路3の出力信号を選択して
いる。但し、これは何れでもよい。
【0026】;第一ペデスタルレベル検知回路6に検
知出力信号がある場合、第二乗算回路4の出力信号を選
択する。
【0027】;第二ペデスタルレベル検知回路7に検
知出力信号がある場合、第一乗算回路3の出力信号を選
択する。
【0028】選択回路9は、論理回路8から出力される
制御信号と、第一乗算回路3の出力信号および第二乗算
回路4の出力信号とを入力し、これら出力信号の何れか
一方の出力信号を選択して出力する回路である。選択の
ロジックは、上記の、、の条件に基づく。
【0029】上記の各部により構成される本実施例の映
像非加算混合装置において、第一並びに第二映像信号お
よび第一並びに第二フェーダー制御信号の具体例に基づ
き動作を以下に説明する。
【0030】第一映像信号および第二映像信号は、図2
の(a)および(b)に示すように、8ビットディジタ
ル信号の0〜255までの値であり、ペデスタルレベル
は「60」である。第一映像信号は第一ペデスタルレベ
ル減算回路1、第二映像信号は第二ペデスタルレベル減
算回路2においてそれぞれペデスタルレベル「60」を
減算され、図2の(c)および(d)に示すようにペデ
スタルレベルが「0」となる。この様にペデスタルレベ
ルを「0」にすることで第一乗算回路3および第二乗算
回路4では、ペデスタルレベルを中心にゲイン調整が行
なわれる。
【0031】第一フェーダー制御信号および第二フェー
ダー制御信号が「0」レベルである時、第一乗算回路3
の出力信号は図3(e)、第二乗算回路4の出力信号は
図3(f)に示すようになる。比較回路5の出力信号は
図3(g)に示すようにe≧fとなる。
【0032】論理回路8では、第一ペデスタルレベル検
知回路6でペデスタルレベルを検知すると選択信号の選
択ロジックをe<f(大きい方の信号を選択する、以下
同じ)とし、第二ペデスタルレベル検知回路7でペデス
タルレベルを検知するとe≧fとする。また、第一乗算
回路3の出力信号および第二乗算回路4の出力信号がペ
デスタルレベルである場合、論理回路8の出力信号は図
3(h)に示すようにe≧fとなる。
【0033】したがって、選択回路9は第一乗算回路3
の出力信号を選択し、図3(i)に示すようにペデスタ
ルレベル(0レベル)となる。そしてペデスタルレベル
加算回路10でペデスタルレベル(60レベル)を加算
し、図3(j)に示すように入力信号と同レベルのペデ
スタルレベル60となる。
【0034】次に第二映像信号取切り点での詳細を説明
する。第二映像信号取切り点においては、第一フェーダ
ー制御信号は「0」レベル、第二フェーダー制御信号は
「1」レベルとなり、第一乗算回路3の出力信号は図3
(e)、第二乗算回路4の出力信号は図3(k)に示す
ようになる。比較回路5の出力信号は図3(l)、論理
回路8の出力信号は図3(m)に示すようになり、選択
回路9の出力信号は、図3(n)、ペデスタルレベル加
算回路10の出力信号は図3(o)に示すようになる。
よって、第一フェーダー制御信号が「0」レベルであっ
ても、ペデスタルレベル以下の第二映像信号が出力され
る。
【0035】上記の実施形態によれば、映像信号とフェ
ーダー制御信号の乗算後にペデスタル検知を行い、一方
の映像信号がペデスタルレベルであるともう一方の映像
信号を出力するように制御信号を変換する。よって、非
加算混合する2つの映像信号のフェーダー制御を共に
「0」レベルにしてもペデスタルレベル以下の信号には
ならない。これにより、2つの映像信号のゲイン調整が
個別に行えるようになる。また、フェーダー制御信号が
一方の映像信号取切りでもペデスタルレベル以下の信号
が出力可能である。
【0036】尚、上述の実施形態は本発明の好適な実施
の一例ではあるが本発明はこれに限定されるものではな
く、本発明の要旨を逸脱しない範囲において種々変形実
施可能である。
【0037】
【発明の効果】以上の説明より明かなように、本発明の
映像非加算混合装置は、第一映像信号および第二映像信
号からペデスタルレベルを減算し、第一ペデスタルレベ
ル減算回路の出力信号と第一フェーダー制御信号および
第二ペデスタルレベル減算回路の出力信号と第二フェー
ダー制御信号とをそれぞれ乗算する。さらに第一乗算回
路の出力信号と第二乗算回路の出力信号との大小を比較
し、第一乗算回路の出力信号と第二乗算回路の出力信号
がペデスタルレベルか否かを検知する。これらの比較お
よび2つの検知の出力信号に基づく選択信号により、第
一乗算回路の出力信号と第二乗算回路の出力信号の何れ
か一方を選択して出力する。
【0038】上記の手順によれば、映像信号とフェーダ
ー制御信号の乗算後に第一および第二それぞれの信号の
ペデスタルレベルの検知と大小比較を行なっている。そ
のため、混合する2つの映像信号においてそれぞれのフ
ェーダー制御信号が0レベルである時でも映像出力信号
をペデスタルレベル以下にさせない。このため、2つの
映像信号のゲイン調整を個別に行うことが可能である。
また、一方の映像信号のフェーダー制御信号が0レベル
である時でももう一方の映像信号のペデスタルレベル以
下の成分を出力することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例の映像非加算混合装置の回路
構成を示すブロック図である。
【図2】図1の動作を説明するための波形図である。
【図3】図1の動作を説明するための波形図である。
【図4】従来例1の映像非加算混合装置の回路構成を示
すブロック図である。
【図5】従来例2の映像非加算混合装置の回路構成を示
すブロック図である。
【図6】非加算混合とフェーダー制御信号との関係を示
す図である。
【図7】オフセット係数とフェーダー制御信号との関係
を示す図である。
【図8】従来例2の動作を説明するための波形図であ
る。
【符号の説明】
1 第一ペデスタルレベル減算回路 2 第二ペデスタルレベル減算回路 3 第一乗算回路 4 第二乗算回路 5 比較回路 6 第一ペデスタルレベル検知回路 7 第二ペデスタルレベル検知回路 8 論理回路 9 選択回路 10 ペデスタルレベル減算回路 11 非加算混合回路 a 第一映像信号 b 第二映像信号 c 第一ペデスタルレベル減算回路の出力信号 d 第二ペデスタルレベル減算回路の出力信号 e 第一乗算回路の出力信号 f、k 第二乗算回路の出力信号 g、l 比較回路の出力信号 h、m 論理回路の出力信号 i、n 選択回路の出力信号 j、o 非加算混合の出力信号

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 第一映像信号並びに第一フェーダー制御
    信号および第二映像信号並びに第二フェーダー制御信号
    を入力信号とし、これらの信号の非加算混合信号を出力
    する映像非加算混合装置において、 前記第一映像信号からペデスタルレベルを減算する第一
    ペデスタルレベル減算回路と、 前記第二映像信号からペデスタルレベルを減算する第二
    ペデスタルレベル減算回路と、 前記第一ペデスタルレベル減算回路の出力信号と前記第
    一フェーダー制御信号とを乗算する第一乗算回路と、 前記第二ペデスタルレベル減算回路の出力信号と前記第
    二フェーダー制御信号とを乗算する第二乗算回路と、 前記第一乗算回路の出力信号と前記第二乗算回路の出力
    信号との大小を比較する比較回路と、 前記第一乗算回路の出力信号がペデスタルレベルか否か
    を検知する第一ペデスタルレベル検知回路と、 前記第二乗算回路の出力信号がペデスタルレベルか否か
    を検知する第二ペデスタルレベル検知回路と、 前記比較回路と前記第一ペデスタルレベル検知回路と前
    記第二ペデスタルレベル検知回路のそれぞれの出力信号
    に基づく選択信号を出力する論理回路と、 前記選択信号に基づき前記第一乗算回路の出力信号と前
    記第二乗算回路の出力信号の何れか一方を選択し出力す
    る選択回路と、 前記選択回路の出力信号にペデスタルレベルを加算する
    ペデスタルレベル加算回路とを有することを特徴とする
    映像非加算混合装置。
  2. 【請求項2】 前記論理回路は、前記第一ペデスタルレ
    ベル検知回路および第二ペデスタルレベル検知回路が共
    にペデスタルレベルを検知しない場合、前記比較回路の
    比較結果にのみ基づき前記選択信号を設定することを特
    徴とする請求項1記載の映像非加算混合装置。
  3. 【請求項3】 前記選択信号は、前記第一乗算回路の出
    力信号と前記第二乗算回路の出力信号の大きい方を選択
    する信号であることを特徴とする請求項2記載の映像非
    加算混合装置。
  4. 【請求項4】 前記論理回路は、前記第一ペデスタルレ
    ベル検知回路がペデスタルレベルを検知した場合には前
    記第二の乗算回路の出力信号を、または前記第二ペデス
    タルレベル検知回路がペデスタルレベルを検知した場合
    には前記第一の乗算回路の出力信号を、それぞれ選択す
    る選択信号を設定することを特徴とする請求項1記載の
    映像非加算混合装置。
JP29651095A 1995-11-15 1995-11-15 映像非加算混合装置 Expired - Fee Related JP2812271B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29651095A JP2812271B2 (ja) 1995-11-15 1995-11-15 映像非加算混合装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29651095A JP2812271B2 (ja) 1995-11-15 1995-11-15 映像非加算混合装置

Publications (2)

Publication Number Publication Date
JPH09139884A JPH09139884A (ja) 1997-05-27
JP2812271B2 true JP2812271B2 (ja) 1998-10-22

Family

ID=17834481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29651095A Expired - Fee Related JP2812271B2 (ja) 1995-11-15 1995-11-15 映像非加算混合装置

Country Status (1)

Country Link
JP (1) JP2812271B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6443635B1 (en) 1999-11-16 2002-09-03 Nidec Copal Corporation Electromagnetic actuator with auto-retaining of rotor at triple positions

Also Published As

Publication number Publication date
JPH09139884A (ja) 1997-05-27

Similar Documents

Publication Publication Date Title
US7379098B2 (en) Interpolation process for an image processing apparatus
JPS60216675A (ja) デジタル信号処理装置
JPH01314493A (ja) 動き検出回路
US5255080A (en) Contrast corrector for video signal
JPH01236885A (ja) 映像信号処理回路
JP2812271B2 (ja) 映像非加算混合装置
JP3180741B2 (ja) 動き検出回路
JP2798562B2 (ja) 信号補正回路
JP2569882B2 (ja) 映像非加算混合装置
US4568969A (en) Noise eliminating circuit
JP2008109468A (ja) 色信号処理回路およびカメラ装置
JPS58223973A (ja) ノイズリダクシヨン回路
JP2993786B2 (ja) クロスカラー抑圧回路及びテレビジョン受像機
EP0492462B1 (en) Waveform detecting circuit
JPH1032834A (ja) 輪郭補償方法ならびに,輪郭補償回路
KR960013562B1 (ko) 텔레비젼 수상기
JP2862700B2 (ja) 動き検出装置
KR0135863B1 (ko) 디지탈 영상신호의 잡음 제거기
JPH0965237A (ja) 映像信号処理装置
JP2871402B2 (ja) 輪郭補正回路
JPH0278389A (ja) 映像信号処理回路
JPH0537955A (ja) 映像信号処理回路
JPH0775036A (ja) 映像信号方式自動切替回路
JPH11308486A (ja) ノイズリダクション装置
JP2000295496A (ja) 画像信号補間装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980707

LAPS Cancellation because of no payment of annual fees