JPH05129965A

JPH05129965A - ビタビ復号回路

Info

Publication number: JPH05129965A
Application number: JP31360391A
Authority: JP
Inventors: Yutaka Ichii; 豊一井
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1991-10-31
Filing date: 1991-10-31
Publication date: 1993-05-25

Abstract

(57)【要約】【目的】再生信号のレベル変動に無関係で常時安定し
たビタビ復号を得る。【構成】サンプル値ｙｋ，ｙｐ、振幅レベルＡ、また
は、サンプル値ｙｋ，ｙｐ、振幅レベルＡ相互の加減算
により得た加減算信号が少なくとも供給されてサンプル
値ｙｋ，ｙｐのレベル比較を行うコンパレータ４，５，
６を備え、再生信号のピークをピークレベル検出回路２
３，２４で検出し、検出結果に応じてコンパレータ４，
５，６の演算における振幅レベルＡの値を変化させるビ
タビ復号回路。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばデジタル磁気記
録再生装置の磁気ヘッドから得られた再生信号からデジ
タル信号を復号する再生検出方式の一つである、ビタビ
（Viterbi)復号回路に関する。

【０００２】

【従来の技術】図５は磁気記録でビタビアルゴリズムを
適用する際に考えられる２つの信号状態を示す図、図６
は再生信号の遷移状態を説明する図、図７は３つの遷移
型を説明する図、図８はトレリスの３つの遷移型を判定
する判定方法を説明する図、図９は再生信号の遷移型を
判定検出する検出回路構成図、図１０はデコード用シフ
トレジスタ回路構成図、図１１は図１０に示すデコード
用シフトレジスタ回路のシフト動作を説明する図であ
る。

【０００３】磁気記録にビタビアルゴリズムを適用する
際には、図５に示すような２つの状態（正負の状態、
「＋」，「−」状態）を考える。

【０００４】即ち、同図（Ａ）に示すのは、現在は正の
パルス（レベル＋Ａをもつ実線で示した信号部分）が入
来した後、負のパルス（レベル−Ａをもつ破線で示した
信号部分）が入来するのを待っている状態であり、この
状態を「＋」とする。また、同図（Ｂ）に示すのは、現
在は負のパルス（レベル−Ａをもつ実線で示した信号部
分）が来た後で、次に正のパルス（レベル＋Ａをもつ破
線で示した信号部分）が入来するのを待っている状態で
あり、この状態を「−」とする。

【０００５】さて、磁気記録された信号を再生すると、
記録信号は微分されて再生されるため、「１」，「０」
の矩形波信号を再生した再生信号は正負（「＋」，
「−」状態）のパルスが交互に現れる図５に示した状態
のパルス信号となる。

【０００６】こうして、この正負のパルスが交互に現れ
るパルス信号の遷移状態は次の４通りが考えられる（図
６に図示）。遷移状態ａ…「＋」の状態であったところ、まだ次のパ
ルスが到来しないので、「＋」の状態のままである。遷移状態ｂ…「−」の状態であったところ、正のパルス
が到来したので、「＋」の状態となった。遷移状態ｃ…「＋」の状態であったところ、負のパルス
が到来したので、「−」の状態となった。遷移状態ｄ…「−」の状態であったところ、まだ次のパ
ルスが到来しないので、「−」の状態のままである。

【０００７】そこで、ある時点において、「＋」の状態
と仮定したときに、遷移状態ａ，ｂのうちの尤もらしい
方を選び、「−」の状態だと仮定したときに、遷移状態
ｃ，ｄのうちの尤もらしい方を選ぶという遷移状態選択
操作を再生信号の各時点について順次行っていく。

【０００８】その際に起こり得る遷移状態としては、図
７に示す３通りの型がある。図７中の記号を以下の通り
定義する。

【０００９】

【数１】

【００１０】

【数２】即ち、同図（Ａ）に示す第１の遷移型ｉは、時点（数
１）から時点（数２）へ至る遷移状態ｂ，ｄのいずれか
が行われるもの、同図（Ｂ）に示す第２の遷移型ｉｉ
は、時点（数１）から時点（数２）へ至る遷移状態ａ，
ｄのいずれかが行われるもの、そして、同図（Ｃ）に示
す第３の遷移型ｉｉｉは、時点（数１）から時点（数
２）へ至る遷移状態ａ，ｃのいずれかが行われるもので
ある。

【００１１】例えば、現時点（数２）で遷移型ｉが起っ
たとすると、この時点では「＋」，「−」のいずれかの
状態であっても、直前の時点（数１）では「−」の状態
であったことが確定している。同様に、現時点（数２）
で遷移型ｉｉｉが起こったとすると、現時点（数２）で
は「＋」，「−」のいずれかの状態に別れていても、直
前の時点（数１）では「＋」の状態であったことが確定
している。

【００１２】従って、遷移型ｉ，ｉｉｉが起きる毎に、
直前の時点（数１）から現時点（数２）に至る遷移状態
を特定できる結果、遷移型ｉの時点（数１）においては
「−」の状態であったところ、正のパルスが到来したの
で、時点（数２）では「＋」の状態となった遷移状態ｂ
の可能性があり、また、遷移型ｉｉｉの時点（数１）に
おいては「＋」の状態であったところ、負のパルスが到
来したので、時点（数２）では「−」の状態となった遷
移状態ｃの可能性がある。

【００１３】このようにして、磁気記録された矩形波記
録信号を再生した再生信号の各パルス信号部分における
遷移状態の推移を時系列に推定できる。

【００１４】さて、上記したビタビアルゴリズムの磁気
記録再生への応用においては、図８に示す遷移型判定方
法で遷移状態の推移を時系列的に表したトレリス上にお
ける遷移型ｉ，ｉｉ，ｉｉｉを、図９に示す遷移型検出
回路の後述する検出動作により判定できる。

【００１５】図８中、ｙｋは再生信号をサンプリングし
て得た現時点のサンプル値、ｙｐはこの現時点以前であ
って遷移型ｉ，ｉｉｉと判定された時点のサンプル値の
うち現時点に最も近い時点のサンプル値、Ａは理想的な
３値再生信号の振幅レベル（基準レベル「０」を境にし
て正方向の最大振幅値（「＋」の山）は「＋Ａ」、負方
向の最小振幅値（「＋」の山）は「−Ａ」）。

【００１６】図９に示す遷移型検出回路は図８に示した
遷移状態判定法に基づいて遷移型を検出する。図９に示
すように、遷移型検出回路はサンプル／ホールド回路
（Ｓ／Ｈ）１，２、減算器３、コンパレータ４，５，
６、検出回路７，８から構成される。

【００１７】サンプル／ホールド回路１は外部から供給
される３値再生信号を基準クロックCKに同期してサンプ
ル／ホールドして得た出力信号s1（現時点のサンプル値
ｙｋ）を、サンプル／ホールド回路２及び減算器３の一
方の非反転入力端子にそれぞれ印加する。上記した３値
再生信号は「＋Ａ」，「０」，「−Ａ」の３値を有する
信号である。

【００１８】サンプル／ホールド回路２は入力する信号
s1を検出回路７から供給されるパルス信号x に同期して
サンプル／ホールドして得た出力信号s2（現時点以前で
あって、遷移型ｉ，ｉｉｉと判定された各時点のサンプ
ル値のうち、現時点に最も近い時点のサンプル値ｙｐ）
を減算器３の他方の反転入力端子に印加する。

【００１９】減算器３は信号s1から信号s2を減算して得
た減算信号（s1−s2）をコンパレータ４，５，６の各非
反転入力端子にそれぞれ供給する。

【００２０】これに応じて、その反転入力端子に「＋
Ａ」電圧が印加されているコンパレータ４は減算信号
（s1−s2）と電圧「＋Ａ」とをレベル比較して得た比較
信号ａ（ａ＝s1−s2＞＋Ａ）を、また、その反転入力端
子が接地（基準レベル「０」に）されているコンパレー
タ５は上記減算信号（s1−s2）と基準レベル「０」とを
比較して得た比較信号ｂ（ｂ＝s1−s2＞０）を、そし
て、その反転入力端子に「−Ａ」電圧が印加されている
コンパレータ６は上記減算信号（s1−s2）と電圧「−
Ａ」とを比較して得た比較信号ｃ（ｃ＝s1−s2＞−Ａ）
を検出回路７，８にそれぞれ供給する。

【００２１】ここで、３つのコンパレータ４，５，６は
次の各不等式の演算を実行する。そして、出力ａ，出力
ａの反転を以下に示す（数３）、出力ｂ，出力ｂの反転
を以下に示す（数４）、出力ｃ，出力ｃの反転を以下に
示す（数５）と定義する。

【００２２】

【数３】

【００２３】

【数４】

【００２４】

【数５】コンパレータ４はｙｋと（ｙｐ＋Ａ）との大小比較（＝
（ｙｋ−ｙｐ）と「＋Ａ」との大小比較（数３））、コ
ンパレータ５はｙｋとｙｐとの大小比較（＝（ｙｋ−ｙ
ｐ）と「０」との大小比較（数４））、そしてコンパレ
ータ６はｙｋと（ｙｐ−Ａ）との大小比較（＝（ｙｋ−
ｙｐ）と「−Ａ」との大小比較（数５）をそれぞれ行
う。

【００２５】この後、検出回路７はコンパレータ４，
５，６からそれぞれ供給される比較信号ａ，ｂ，ｃ及
び、検出回路８から供給される図８に示したβ値
（「１」あるいは「０」）に基づいて演算し、図８に示
した遷移型ｉあるいは遷移型ｉｉｉの判別を行い、遷移
型ｉ，ｉｉｉと判定されたときに出力される上記したパ
ルス信号x を出力すると共に、遷移型ｉのときに「１」
となり、他のときは「０」となるパルス信号ｖ、遷移型
ｉｉｉのときに「１」となり、他のときは「０」となる
パルス信号ｗを出力する。また、遷移型ｉｉであるとパ
ルス信号ｖ，ｗ，x はいずれも「０」となる。

【００２６】上記した遷移型検出動作を行う図９の遷移
型検出回路からの出力されるパルス信号ｖ，ｗは図１０
に示すデコード用シフトレジスタ回路９に供給すること
により、図１１に示すシフト動作によって、遷移型検出
信号はデコード再生される。

【００２７】図１０に示すデコード用シフトレジスタ回
路９はシリアル入力／パラレル出力、パラレル入力／シ
リアル出力の切換が可能な多段構成のシフトレジスタSR
1 ，SR2 、シフトレジスタSR1 ，SR2 の段数と同数のバ
ッファから構成されるバッファ群１０，１１から構成さ
れる。

【００２８】バッファ群１０はシフトレジスタSR1 のパ
ラレル入出力側にその入力側が接続され、シフトレジス
タSR2 のパラレル入出力側にその出力側が接続される。
バッファ群１１はシフトレジスタSR2 のパラレル入出力
側にその入力側が接続され、シフトレジスタSR1 のパラ
レル入出力側にその出力側が接続される。

【００２９】ここで、シフトレジスタSR1 の端子９ａに
は上記した遷移型検出回路からのパルス信号ｖが、シフ
トレジスタSR2 の端子９ｂには遷移型検出回路からのパ
ルス信号ｗがそれぞれ供給される。

【００３０】上記した図９の遷移型検出回路からの出力
信号であるパルス信号ｖ，ｗを図１０に示すデコード用
シフトレジスタ回路９に供給することにより、後述する
図１１に示すシフト動作によって、検出信号は端子９ｃ
からデコード再生される。

【００３１】これによって、ビタビ復号信号を得ること
ができる。

【００３２】即ち、図１１（Ａ）に示すように、シフト
レジスタSR1 ，SR2 の入力端子９ａ，９ｂに遷移型検出
回路から遷移型ｉｉの検出結果（パルス信号ｖ，ｗはい
ずれも「０」）が供給されると、シフトレジスタSR1 ，
SR2 間のパラレルシフトはなく、各入力端子９ａ，９ｂ
に印加された「０」，「０」のパルス信号ｖ，ｗがシフ
トレジスタSR1 ，SR2 にシリアル入力されシフトクロッ
クに同期してそれぞれ格納される。

【００３３】この後、遷移型検出回路の検出結果が遷移
型ｉｉから遷移型ｉに変化すると、同図（Ｂ）に示すよ
うに、シフトレジスタSR2 からシフトレジスタSR1 への
パラレルシフトが発生し、シフトレジスタSR1 に格納さ
れてあるデータをシフトレジスタSR2 に格納されてある
データに置き換えた後、各入力端子９ａ，９ｂに印加さ
れた「１」，「０」のパルス信号ｖ，ｗがシフトレジス
タSR1 ，SR2 にシリアル入力されシフトクロックに同期
してそれぞれ格納される。

【００３４】この後、遷移型検出回路の検出結果が遷移
型ｉから遷移型ｉｉに変化すると、同図（Ｃ）に示すよ
うに、シフトレジスタSR1 ，SR2 間のパラレルシフトは
なく、同図（Ｂ）に示したようにシフトレジスタSR1 ，
SR2 にそれぞれ格納されてある信号「０」，「１」、
「０」，「０」のデータの後に、各入力端子９ａ，９ｂ
に印加された「０」，「０」のパルス信号ｖ，ｗがシフ
トレジスタSR1 ，SR2 にシリアル入力されシフトクロッ
クに同期してそれぞれ格納される。

【００３５】この後、遷移型検出回路の検出結果が遷移
型ｉｉから遷移型ｉに変化すると、同図（Ｄ）に示すよ
うに、シフトレジスタSR2 からシフトレジスタSR1 への
パラレルシフトが発生し、シフトレジスタSR1 に格納さ
れてあるデータ「０」，「１」，「０」をシフトレジス
タSR2 に格納されてあるデータに置き換えた後、各入力
端子９ａ，９ｂに印加された「１」，「０」のパルス信
号ｖ，ｗがシフトレジスタSR1 ，SR2 にシリアル入力さ
れシフトクロックに同期してそれぞれ格納される。こ
の後、遷移型検出回路の検出結果が遷移型ｉから遷移型
ｉｉに変化すると、同図（Ｅ）に示すように、シフトレ
ジスタSR1 ，SR2 間のパラレルシフトはなく、同図
（Ｄ）に示したようにシフトレジスタSR1 ，SR2 にそれ
ぞれ格納されてあるデータ「０」，「０」，「０」，
「１」、「０」，「０」，「０」，「０」の後段に、各
入力端子９ａ，９ｂに印加された信号「０」，「０」の
パルス信号ｖ，ｗがシフトレジスタSR1 ，SR2 にシリア
ル入力されシフトクロックに同期してそれぞれ格納され
る。

【００３６】この後、遷移型検出回路の検出結果が遷移
型ｉｉから遷移型ｉｉｉに変化すると、同図（Ｆ）に示
すように、シフトレジスタSR1 からシフトレジスタSR2
へのパラレルシフトが発生し、シフトレジスタSR2に格
納されているデータ「０」，「０」，「０」，「０」，
「０」をシフトレジスタSR1 に格納されているデータ
「０」，「０」，「０」，「１」，「０」で書換えた
後、各入力端子９ａ，９ｂに印加された信号「０」，
「１」がシフトレジスタSR1 ，SR2 にシリアル入力され
シフトクロックに同期してそれぞれ格納される。

【００３７】この後、遷移型検出回路の検出結果が遷移
型ｉｉｉから遷移型ｉに変化すると、同図（Ｇ）に示す
ように、シフトレジスタSR2 からシフトレジスタSR1 へ
のパラレルシフトが発生し、シフトレジスタSR1 に格納
されているデータ「０」，「０」，「０」，「１」，
「０」，「０」をシフトレジスタSR2 に格納されている
データ「０」，「０」，「０」，「１」，「０」，
「１」で書換えた後、各入力端子９ａ，９ｂに印加され
た信号「１」，「０」がシフトレジスタSR1 ，SR2 にシ
リアル入力されシフトクロックに同期してそれぞれ格納
される。

【００３８】こうして、図１０に示すデコード用シフト
レジスタ回路９（シフトレジスタSR1 ）のデコード出力
端子９ｃからは、同図（Ｇ）に示すように、シリアルシ
フト後の遷移状態が確定したビタビ復号信号が得られ
る。

【００３９】

【発明が解決しようとする課題】上記したように、ビタ
ビ復号は３値再生信号の振幅の時系列的な遷移状態
（「＋Ａ」，「０」，「−Ａ」の３値間を遷移する状
態）を各サンプル値毎に確定することによって得られる
ため、この再生信号の振幅波形変動の影響を強く受け
る。そこで、従来は自動利得制御回路（ＡＧＣ回路）で
ビタビ復号回路の入力振幅を一定範囲内に保つことが行
われていた。

【００４０】しかし、再生信号出力の全体的なレベルを
ＡＧＣ回路により一定に保つことができたとしても、Ｖ
ＴＲにおける再生の際にビタビ復号法を適用するに際
し、ＶＴＲからの再生信号においては磁気ヘッドに対す
る磁気テープの当り、あるいは、ドロップアウト等によ
る局所的なレベル変動があり、さらに、高速サーチ等を
行うときには再生出力レベルは大きく変化することを考
慮し、これらの影響を完全に回避可能なように、再生信
号の振幅変動の影響を回避する対策が求められていた。

【００４１】

【課題を解決するための手段】上記した課題を解決する
ために、本発明は下記の構成になる記録再生方法を提供
する。

【００４２】再生信号をサンプリングして得た現時点の
サンプル値をｙｋ、この現時点以前であって第１または
第３の遷移型と判定された時点のサンプル値のうち前記
現時点に最も近い時点のサンプル値をｙｐ、前記再生信
号の理想的な振幅レベルをＡとしたとき、前記サンプル
値ｙｋ，ｙｐ、前記振幅レベルＡ、または、前記サンプ
ル値ｙｋ，ｙｐ、前記振幅レベルＡ相互の加減算により
得た加減算信号が少なくとも供給されて前記サンプル値
ｙｋ，ｙｐのレベル比較を行うコンパレータを備えたビ
タビ復号回路において、前記再生信号のエンベロープを
検出し、その検出結果に応じて前記コンパレータの演算
における前記振幅レベルＡの値を変化させることを特徴
とするビタビ復号回路。

【００４３】

【実施例】本発明になるビタビ復号回路は、大略、復号
すべき再生信号のエンベロープを検出して得た検出結果
に応じてコンパレータの演算に用いられる振幅レベルＡ
（＋Ａ，−Ａ）の値を変化追従させるように構成したも
のであり、これによって、再生信号の振幅変動の大きさ
に対応してコンパレータの演算を行うから、従って、ビ
タビ復号されたデータはレベル変動の影響受けない高信
頼性を有するものである。

【００４４】図１，図３，図４はそれぞれ本発明の第
１，第２，第３実施例のブロック構成図、図２はノイズ
が重畳された再生信号波形を説明する図である。前述し
たものと同一構成部分には同一符号を付し、その説明を
省略する。

【００４５】まず、本発明の第１実施例について説明す
る。

【００４６】遷移型検出回路２０は、図１に示すよう
に、前述した図９に示す遷移型検出回路の構成中、サン
プル／ホールド回路１の入力側とコンパレータ４，６の
各反転入力端子間に後述するピークレベル検出回路２１
を介挿したものに等しい。このピークレベル検出回路２
１によって振幅レベルが変動した３値再生信号が供給さ
れた場合であっても、この影響を受けずに遷移型検出を
安定に行うことができるものである。

【００４７】上記した遷移型検出回路２０はサンプル／
ホールド回路（Ｓ／Ｈ）１，２、減算器３、コンパレー
タ４，５，６、検出回路７，８、ピークレベル検出回路
２１から構成される。ピークレベル検出回路２１はサン
プル／ホールド回路１の入力側に供給される３値再生信
号を所定時間遅延する時間合わせディレイライン（時間
合わせＤＬ）２２、３値再生信号波形の上側（基準レベ
ル「０」より「＋」側）のピークレベルを検出するピー
クレベル検出回路２３、３値再生信号波形の下側（基準
レベル「０」より「−」側）のピークレベルを検出する
ピークレベル検出回路２４から構成される。

【００４８】ピークレベル検出回路２３はそのアノード
がディレイライン２２の入力側に接続されカソードがコ
ンパレータ４の反転入力端子に接続されたダイオードD
1，一端がダイオードD1のカソードに接続され他端が接
地されたコンデンサC1，コンデンサC1と並列接続された
抵抗R1からなる。

【００４９】同様に、ピークレベル検出回路２４はその
カソードがディレイライン２２の入力側に接続されアノ
ードがコンパレータ６の反転入力端子に接続されたダイ
オードD2，一端がダイオードD2のアノードに接続され他
端が接地されたコンデンサC2，コンデンサC2と並列接続
された抵抗R2からなる。

【００５０】さて、時間合わせディレイライン２２を介
してサンプル／ホールド回路１は外部から供給され所定
時間遅延された３値再生信号を基準クロックCKに同期し
てサンプル／ホールドして得た出力信号s1（現時点のサ
ンプル値ｙｋ）を、サンプル／ホールド回路２及び減算
器３の一方の非反転入力端子にそれぞれ印加する。

【００５１】サンプル／ホールド回路２は入力する信号
s1を検出回路７から供給されるパルス信号x に同期して
サンプル／ホールドして得た出力信号s2（現時点以前で
あって、遷移型ｉ，ｉｉｉと判定された時点のサンプル
値のうち、現時点に最も近い時点のサンプル値ｙｐ）を
減算器３の他方の反転入力端子に印加する。

【００５２】減算器３は信号s1から信号s2を減算して得
た減算信号（s1−s2）をコンパレータ４，５，６の各非
反転入力端子にそれぞれ供給する。

【００５３】これに応じて、その反転入力端子にピーク
レベル検出回路２３からのピークレベル電圧＋Ａが印加
されているコンパレータ４は減算信号（s1−s2）とピー
クレベル信号＋Ａとをレベル比較して得た比較信号ａ
（ａ＝s1−s2＞＋Ａ）を、また、その反転入力端子が接
地（基準レベル（「０」に）されているコンパレータ５
は上記減算信号（s1−s2）と基準レベル「０」とを比較
して得た比較信号ｂ（ｂ＝s1−s2＞０）を、そして、反
転入力端子にピークレベル検出回路２４からのピークレ
ベル電圧−Ａが印加されているコンパレータ６は上記減
算信号（s1−s2）とピークレベル電圧−Ａとを比較して
得た比較信号ｃ（ｃ＝s1−s2＞−Ａ）を検出回路７，８
にそれぞれ供給する。

【００５４】なお、ここでは、説明の便宜上、ピークレ
ベル検出回路２３からのピークレベル検出電圧を「＋
Ａ」、ピークレベル検出回路２４からのピークレベル検
出電圧を「−Ａ」とした。

【００５５】ここで、３つのコンパレータ４，５，６は
次の各不等式の演算を実行する。

【００５６】コンパレータ４はｙｋと（ｙｐ＋Ａ）との
大小比較（＝（ｙｋ−ｙｐ）と「＋Ａ」との大小比較
（数３））、コンパレータ５はｙｋとｙｐとの大小比較
（＝（ｙｋ−ｙｐ）と「０」との大小比較（数４））、
そしてコンパレータ６はｙｋと（ｙｐ−Ａ）との大小比
較（＝（ｙｋ−ｙｐ）と「−Ａ」との大小比較（数５）
をそれぞれ行う。

【００５７】この後、検出回路７はコンパレータ４，
５，６からそれぞれ供給される比較信号ａ，ｂ，ｃ及び
検出回路８から供給される図８に示すβ値（「１」ある
いは「０」）に基づいて演算し、上記したパルス信号x
を出力すると供に、図８に示した遷移型ｉあるいは遷移
型ｉｉｉの判別を行い、遷移型ｉのときに「１」とな
り、他のときは「０」となるパルス信号ｖ、遷移型ｉｉ
ｉのときに「１」となり、他のときは「０」となるパル
ス信号ｗを出力する。

【００５８】また、遷移型ｉｉであるとパルス信号ｖ，
ｗはいずれも「０」となる。

【００５９】こうして、上記した遷移型検出回路２０を
用いることによって、エンベロープ（入力レベル）が変
動した再生信号が供給された場合であっても、遷移型検
出を誤検出なく行うことができる。

【００６０】しかしながら、図２に示すような振幅レベ
ルが大きく変動した再生信号にさらに正弦波状のノイズ
が重畳した信号が遷移型検出回路２０に供給されると、
上記したピークレベル検出回路２１はこのノイズである
正弦波エンベロープを再生信号自体のピークレベルとし
てピーク検出してしまい、この遷移型検出を誤検出して
しまう虞れがあることを防止するために、図３に示す本
発明の第２実施例の遷移型検出回路３０を用いることに
よって誤検出を回避できる。

【００６１】ここでは後述するように、差動アンプ３
４，３５を用いてノイズであるエンベロープを除去しよ
うとするものである。

【００６２】遷移型検出回路３０は、図３に示すよう
に、前述した図１の遷移型検出回路２０の構成中、ピー
クレベル検出回路２１の構成を変更しただけのものと等
しい。

【００６３】ピークレベル検出回路３１は時間合わせデ
ィレイライン２２、ピークレベル検出回路２３，２４、
バッファ３２，３３、差動アンプ３４，３５から構成さ
れる。前述したものと同一構成部分には同一符号を付
し、その説明を省略する。

【００６４】上記したピークレベル検出回路２３の出力
側（抵抗R1側）とコンパレータ４の反転入力端子間はバ
ッファ３２と差動アンプ３４とを縦続接続したものが介
挿接続され、また、上記したピークレベル検出回路２４
の出力側（抵抗R2側）とコンパレータ６の反転入力端子
間にはバッファ３３と差動アンプ３５とが縦続接続され
たものが介挿接続されている。

【００６５】ピークレベル検出回路２３からのピークレ
ベル検出信号はバッファ３２にて増幅された後、差動ア
ンプ３４の非反転入力端子に供給されると共に、差動ア
ンプ３５の反転入力端子に供給される。同様に、ピーク
レベル検出回路２４からのピークレベル検出信号はバッ
ファ３３にて増幅された後、差動アンプ３４の反転入力
端子に供給されると共に、差動アンプ３５の非反転入力
端子に供給される。

【００６６】こうして、差動アンプ３４からは常時、信
号のピークレベル検出電圧「＋Ａ」が出力され、また、
差動アンプ３５からは常時、信号のピークレベル電圧
「−Ａ」が出力されるから、従って、遷移型検出回路３
０に正弦波状のノイズが重畳した再生信号が供給されて
も、上記したピークレベル検出回路３１の出力は一定値
を保つことができるので、常時良好な遷移型検出を行う
ことができる。

【００６７】上記したように、振幅レベルが変動した３
値再生信号が供給された場合であっても、常時、遷移型
検出を行うことができる構成をＮＲＺＩ符号用ビタビ復
号器に適用した例を図４に示す。

【００６８】ＮＲＺＩ符号用ビタビ復号器４０は、同図
に示すように、前述したピークレベル検出回路２１、現
時点以前であって遷移型ｉ，ｉｉｉと判定された時点の
サンプル値のうち現時点に最も近い時点のサンプル値ｙ
ｐをホールドするサンプル／ホールド回路（ｙｐ）４
１、サンプル値ｙｐと再生信号をサンプリングして得た
現時点のサンプル値ｙｋとを加算する加算器４２、接点
４３ａ，４３ｂ，４３ｃを備え再生信号の理想的な振幅
レベルである、後述するピークレベル検出回路２３，２
４から供給されるピークレベル検出信号＋Ａ，−Ａを切
換選択するスイッチ回路４３、増幅器（β）４４、加算
器４２からの加算信号を＋Ａ，０，−Ａで比較して得た
比較信号をそれぞれ出力するコンパレータ４５，４６、
コンパレータ４５，４６の各出力が供給されるＥＸ−Ｏ
Ｒ回路４７，４８、接点４９ａ，４９ｂ，４９ｃを備え
ＥＸ−ＯＲ回路４８の出力（データＤ1 ）に応じて切換
えられるスイッチ回路４９、スイッチ回路４９を介して
データＤ1 が印加されるアドレスカウンタ５０、ポイン
タレジスタ５１、接点５２ａ，５２ｂ，５２ｃを備えＥ
Ｘ−ＯＲ回路４７の出力に応じて切換えられるスイッチ
回路５２、ＲＡＭ５３を有する。

【００６９】ここで、上記したピークレベル検出回路２
１は、サンプル／ホールド回路４１の入力側に供給され
る３値再生信号を所定時間遅延する時間合わせディレイ
ライン２２，ピークレベル検出回路２３，２４から構成
されており、ピークレベル検出回路２３の出力側はコン
パレータ４５の非反転入力端子に接続された接点４３ｃ
を備えたスイッチ回路４３の接点４３ａに接続され、ま
た、ピークレベル検出回路２４の出力側はスイッチ回路
４３の接点４３ｂに接続される。

【００７０】こうして、スイッチ回路４３の可動接点４
３ｃの切換に応じてコンパレータ４５の非反転入力端子
にはピークレベル検出回路２３にて検出された３値再生
信号波形の上側（基準レベル「０」より「＋」側）のピ
ークレベル信号、あるいは、ピークレベル検出回路２４
にて検出された３値再生信号波形の下側（基準レベル
「０」より「−」側）のピークレベル検出信号＋Ａ，−
Ａが供給される。

【００７１】このＮＲＺＩ符号用ビタビ復号器４０の動
作は、まず、ＲＡＭ５３の k番地のデータを読み出す。
つぎに、yk−ypが０と−Ａ・βの範囲内であるかどうか
を調べ。範囲内なら、ＲＡＭ５３に「０」を書き込む。
そうでなければ−β（yk−yp）をＲＡＭ５３の p番地に
書き込む。さらに、βを sgn（yk−yp）に更新する。さ
らに、サンプル／ホールド回路４１にてykをホールドす
る。ポインタレジスタ５１の内容を pから kに変える。
アドレスカウンタ５０を kから k＋１に増加する。

【００７２】以上を順次繰り返す。

【００７３】

【発明の効果】本発明になるビタビ復号回路は、再生信
号のエンベロープを検出し、その検出結果に応じてコン
パレータの演算に用いられる振幅レベルＡの値を変化さ
せるよう構成したから、再生信号のレベル変動によって
コンパレータの演算結果が変動することを回避でき、再
生信号のレベル変動に無関係にコンパレータは常時安定
した演算結果を出力できるので極めて安定した復号を行
うことができ、例えば、ＶＴＲにおける再生系の構成部
分の一部に本発明回路を適用することによって、磁気ヘ
ッドに対する磁気テープの当りあるいはドロップアウト
等による局所的なレベル変動、高速サーチ等によって生
じる再生信号のレベル変動の悪影響を完全に回避でき、
極めて信頼性の高い高品質な復号を行うことができる効
果がある。

【図面の簡単な説明】

【図１】本発明の第１実施例のブロック構成図である。

【図２】ノイズが重畳された再生信号波形を説明する図
である。

【図３】本発明の第２実施例のブロック構成図である。

【図４】本発明の第３実施例のブロック構成図である。

【図５】磁気記録でビタビアルゴリズムを適用する際に
考えられる２つの状態を示す図である。

【図６】再生信号の遷移状態を説明する図である。

【図７】３通りの遷移型を説明する図である。

【図８】トレリスの３通りの遷移型を判定する判定方法
を説明する図である。

【図９】再生信号からトレリス上の遷移型を判定検出す
る検出回路の構成を示す図である。

【図１０】デコード用シフトレジスタ回路の基本構成を
示す図である。

【図１１】図１０に示すデコード用シフトレジスタ回路
９のシフト動作を説明する図である。

【符号の説明】

４，５，６コンパレータＡ振幅レベルｉ第１の遷移型ｉｉ第２の遷移型ｉｉｉ第３の遷移型ｙｋ，ｙｐサンプル値

Claims

【特許請求の範囲】

【請求項１】再生信号をサンプリングして得た現時点の
サンプル値をｙｋ、この現時点以前であって第１または第３の遷移型と判定
された時点のサンプル値のうち前記現時点に最も近い時
点のサンプル値をｙｐ、前記再生信号の理想的な振幅レベルをＡとしたとき、前記サンプル値ｙｋ，ｙｐ、前記振幅レベルＡ、また
は、前記サンプル値ｙｋ，ｙｐ、前記振幅レベルＡ相互
の加減算により得た加減算信号が少なくとも供給されて
前記サンプル値ｙｋ，ｙｐのレベル比較を行うコンパレ
ータを備えたビタビ復号回路において、前記再生信号のエンベロープを検出し、その検出結果に
応じて前記コンパレータの演算における前記振幅レベル
Ａの値を変化させることを特徴とするビタビ復号回路。