JPH0659706A

JPH0659706A - 適応制御装置

Info

Publication number: JPH0659706A
Application number: JP20993292A
Authority: JP
Inventors: Toshikatsu Fujiwara; 敏勝藤原
Original assignee: Mitsubishi Heavy Industries Ltd
Current assignee: Mitsubishi Heavy Industries Ltd
Priority date: 1992-08-06
Filing date: 1992-08-06
Publication date: 1994-03-04

Abstract

(57)【要約】【目的】制御性能を向上できると共に定常偏差を無く
すことができ、かつ、数値計算上の問題を回避できるよ
うにする。【構成】プロセス１の制御量ｙ(t) を目標値ｒ(t) に
追従させることを目的とした系において、制御偏差ｅ
(t) ５０と可変ゲインＫ(t) を乗算器５１により乗算
し、その値を第１の位相補償器６９に供給する。第１の
位相補償器６９の出力は、上下限付係数器６４に入力し
てループゲインを調節する。また、制御偏差ｅ(t) ５０
を積分部７１により積分し、その積分結果と上下限付係
数器６４の出力とを加算器６０により加算して第２の位
相補償器７０に送る。この第２の位相補償器７０の出力
は、上下限付フィルタ６８により高周波ノイズを除去し
た後、操作量ｕ(t) としてプロセス１に入力する。制御
偏差ｅ(t) ５０がある限り、積分部７１の積分機能によ
り操作量が修正され、定常偏差が徐々に零となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プロセス、機械製品等
に適用される適応制御装置に関する。

【０００２】

【従来の技術】図６に、プロセス、機械製品等に適用さ
れる従来の適応制御装置の代表例を示す。

【０００３】プロセス１は、既知外乱ｄ(t) ２と操作量
ｕ(t) ３を入力とし、制御量ｙp(t)４を出力する。この
制御量ｙp(t)４は、規範モデル５の出力ｙm(t)６に追従
する必要がある。なお、規範モデル５の入力ｕm(t)７
は、別途、指令値として与えられる。また、規範モデル
５の第２の出力ｘm(t)８は、規範モデル５の中間変数で
ある。本来であれば制御量ｙp(t)４と出力ｙm(t)６を比
較して、その制御偏差を小さくするように操作量ｕ(t)
３を動かすわけであるが、ここでは制御安定化のために
Ｇb(s)なる伝達関数部９をプロセス１に並行して配置
し、制御量ｙp(t)４とＧb(s)なる伝達関数部９の出力１
０を加算器１１で加算した、いわゆる拡張したプロセス
の制御量の値をｙa(t)１２としたときの出力ｙm(t)６と
ｙa(t)１２の偏差ｅz(t)１３を減算器１４で求めて、こ
の偏差ｅz(t)１３を大きくするための操作量ｕ(t) ３を
以下の手法で求めている。操作量ｕ(t) ３を算出するた
めの構成要素は、大きくは３つに分けられる。その一つ
は次の通りである。

【０００４】偏差ｅz(t)１３を乗算器１５，１６の片側
入力とし、乗算器１５の他方には後述の積分器１７の出
力ＫIe(t) １８を入力し、乗算器１６の他方には後述の
係数器１９の出力Ｋpe(t) ２０を入力する。そして、乗
算器１５，１６の各出力は、加算器２１に供給されて加
算される。

【０００５】ここで、積分器１７の出力ＫIe(t) １８
は、係数器２２を介して減算器２３の−端子に入力され
る。そして、減算器２３の出力は積分器１７の入力とな
る。また、減算器２３の＋端子には係数器２４の出力が
入力される。係数器１９，２４には共に乗算器２５の出
力が入力され、この乗算器２５には両入力端子に減算器
１４から出力される偏差ｅz(t)１３が入力される。同様
に、操作量ｕ(t) ３を算出するための二つめの構成要素
について説明する。

【０００６】規範モデル５の第２の出力ｘm(t)８を乗算
器２６，２７の片側入力とし、乗算器２６の他方には後
述の積分器２８の出力ＫIx(t) ２９を入力し、乗算器２
７の他方には後述の係数器３０の出力Ｋpx(t) ３１を入
力する。そして、乗算器２６，２７の各出力は、加算器
３２に供給されて加算される。

【０００７】ここで、積分器２８の出力ＫIx(t) ２９
は、係数器３３を介して減算器３４の−端子に入力され
る。そして、減算器３４の出力は積分器２８の入力とな
る。また、減算器３４の＋端子には、係数器３５の出力
が入力される。係数器３０，３５には共に乗算器３６の
出力が入力され、乗算器３６には減算器１４から出力さ
れる偏差ｅz(t)１３と規範モデル５の第２の出力ｘm(t)
８が入力される。

【０００８】三つめの構成要素は、規範モデル５の入力
ｕm(t)７を乗算器３７，３８の片側入力とし、乗算器３
７の他方には後述の積分器３９の出力ＫIu(t) ４０を入
力し、乗算器３８の他方には後述の係数器４１の出力Ｋ
pu(t) ４２を入力する。そして、乗算器３７，３８の各
出力は、加算器４３に供給されて加算される。

【０００９】ここで、積分器３９の出力ＫIu(t) ４０
は、係数器４４を介して減算器４５の−端子に入力され
る。そして、減算器４５の出力は、積分器３９の入力と
なる。また、減算器４５の＋端子には、係数器４６の出
力が入力される。係数器４１，４６には共に乗算器４７
の出力が入力され、この乗算器４７には減算器１４から
出力される偏差ｅz(t)１３と規範モデル５の入力ｕm(t)
７が入力される。以上の各構成要素の加算器２１，３
２，４３の各出力は、加算器４８に入力され、この加算
器４８の出力がプロセス１に対する操作量ｕ(t) ３とな
る。

【００１０】なお、Ｇb(s)なる伝達関数９は、簡単なケ
ースでは、１次遅れ要素でよく、同様に規範モデル５も
簡単なケースでは１次遅れ要素の出力を第１の出力ｙm
(t)６とし、出力ｙm(t)の微分値に相当する値を第２の
出力ｘm(t)８とすればよい。ここで、積分器１７，２
８，３９の各出力は、最小値として零またはそれ以上の
正の値でリミットをかける必要がある。また、係数器１
９，３０，４１の各出力にも、最小値として零またはそ
れ以上の正の値でリミットをかける必要がある。

【００１１】

【発明が解決しようとする課題】上記従来の適応制御装
置は、基本的に比例動作であり、制御性能の向上に限界
がある。また、定常偏差が残り、好ましくない。更に、
可変ゲイン部のゲインの値が大きくなると数値計算が困
難である。また、多変数制御系に拡張すると制御系が複
雑になり、実用的でないという問題がある。

【００１２】本発明は上記の点を考慮してなされたもの
で、制御性能を向上できると共に定常偏差を無くすこと
ができ、かつ、数値計算上の問題を回避できる適応制御
装置を提供することを目的とする。また、本発明は、相
互干渉の強い多変数系の制御対象に対しても制御性能を
向上し得る適応制御装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】

（第１の発明）

【００１４】この第１の発明は、プロセスの制御量ｙを
目標値ｒに追従させることを目標とした適応制御装置に
おいて、上記プロセスの制御量ｙと目標値ｒとの制御偏
差を求める手段と、閉ループ制御系の上流側に設けら
れ、上記制御偏差と可変ゲインを乗算した値が入力され
る第１の位相進み補償器と、上記可変ゲインの値は、基
本的には制御偏差を入力とし、その自乗値を比例ゲイン
倍した値と、自乗値を一次遅れ特性を介して得た値の両
方を加算した値から指定した最大値と最小値の範囲内で
求める手段と、上記第１の位相進み補償器のパラメータ
を可変ゲインの最小値から増分に比例する値として求め
る手段と、上記閉ループ制御系の下流側に設けられた第
２の位相進み補償器と、上記第１の位相進み補償器の出
力側に設けられたループゲイン調整部と、上記制御偏差
を積分する可変リセット型の積分部と、この積分部のリ
セット率を上記第１の位相進み補償器のパラメータの逆
数に比例して制御する手段と、上記積分部の出力と上記
ループゲイン調整部の出力とを加算して上記第２の位相
進み補償器に入力する加算器と、上記第２の位相進み補
償器の下流側に設けられ、上記プロセスの操作量を得る
フィルタとを具備したことを特徴とする。（第２の発明）

【００１５】この第２の発明は、上記第１の発明におけ
る適応制御装置を単独系として多変数制御系の適応制御
装置を構成し、制御偏差に乗ずる可変ゲインの値は、基
本的には制御偏差を入力とし、その自乗値を比例ゲイン
倍した値と自乗値を一次遅れ特性要素を介して得た値の
両方を加算した値に、更に他の系から制御偏差に関連す
る信号を取り込んで比例ゲイン倍した値と一次遅れ特性
要素を介して得た値の両方を加算して求め、かつ、指定
した最大値と最小値の範囲内に入るように設定しことを
特徴とする。

【００１６】

【作用】

（第１の発明）

【００１７】制御偏差と可変ゲインが乗算され、その値
が閉ループ制御系の上流側に設けた第１の位相補償器に
供給される。上記可変ゲインの値は、基本的には制御偏
差を入力とし、自乗値を比例ゲイン倍した値と、上記自
乗値を一次遅れ特性を介して得た値の両方を加算した値
から求め、かつ定数器で指定した最大値と最小値の範囲
に入るように制御される。

【００１８】上記第１の位相補償器の適切なパラメータ
は、可変ゲインの最小値から増分に比例して求められ
る。第１の位相補償器の出力は、ループゲイン調節部を
介して加算器に入力される。

【００１９】また、上記制御偏差は、積分部に送られて
積分されて加算器に入力され、ループゲイン調節部の出
力と加算されて第２の位相補償器に送られる。この第２
の位相補償器は、第１の位相補償器と合わせてプロセス
の遅れを補償する。そして、上記第２の位相補償器の出
力は、上下限付フィルタにより高周波ノイズが除去され
た後、操作量としてプロセスに入力される。上記のよう
に閉ループ系に第１の位相補償器および第２の位相補償
器を設置したことにより、プロセスの遅れを補償して制
御性能を向上することができる。また、制御偏差がある
限り、積分部の積分機能により操作量が修正され、定常
偏差が徐々に零になる。ループゲイン調節部のゲインに
より第１の位相補償器の出力を第２の位相補償器に伝え
る割合を調節でき、制御安定化を直感的に行なうことが
できる。（第２の発明）

【００２０】この第２の発明では、他の単独系の制御偏
差に関連する信号を取込み、比例ゲイン部と１次遅れ要
素部の簡単な回路を介して得られる値を可変ゲイン部の
ゲインとして追加される。この結果、多変数系の相互干
渉の強い制御対象に対する制御性能を向上することがで
きる。

【００２１】

【実施例】以下、図面を参照して本発明の一実施例を説
明する。（第１実施例）本実施例に係る適応制御装置の回路構成
を図１及び図２にブロック線図で示す。

【００２２】図１において、プロセス１は、外乱ｄ(t)
２と操作量ｕ(t) ３を入力とし、制御量ｙ(t) ４が出力
される。この制御量ｙ(t) ４は減算器４９に入力され、
目標値ｒ(t) と比較されて制御偏差ｅ(t) ５０が求めら
れる。ここで、制御量ｙ(t)４は目標値ｒ(t) に追従さ
せる必要がある。以下に制御偏差ｅ(t) ５０を小さくす
るための操作量ｕ(t) ３を求める方法について説明す
る。

【００２３】制御偏差ｅ(t) ５０を乗算器５１（この乗
算器５１の部分を可変ゲイン部と呼ぶことにする）の片
側入力とし、乗算器５１の他方には後述の除算器５２
（図２参照）の出力であるＫ(t) ５３を入力する。乗算
器５１の出力は、第１の位相補償器６９を構成する加算
器５５および微分器５６に入力される。

【００２４】この微分器５６の出力は乗算器６１の片側
に入力され、乗算器６１の他の側には、後述の加算器６
２（図２参照）の出力であるパラメータＴ(t) ６３が入
力される。そして、乗算器６１の出力は上記加算器５５
に入力され、この加算器５５の出力が第１の位相補償器
６９の出力として取り出され、ループゲイン調節部であ
る上下限付係数器６４を介して加算器６０に入力され
る。ここで、上下限付係数器とは、係数器の出力が指定
された上下限値で制限されることを意味している。

【００２５】また、上記減算器４９から出力される制御
偏差ｅ(t) ５０は、積分部７１に入力される。この積分
部７１は、乗算器５４および積分器５９からなる可変リ
セット型であり、上記制御偏差ｅ(t) ５０が乗算器５４
に片側入力され、他の側には後述の係数器５７（図２参
照）の出力Ｒ(t) ５８がリセット率として入力される。
そして、積分器５９の出力が積分部７１の出力として取
り出され、加算器６０へ送られる。

【００２６】上記加算器６０は、積分部７１と上下限付
係数器６４の出力を加算し、その加算出力は、第２の位
相補償器７０を構成する加算器６５および微分器６６に
供給され、微分器６６の出力は係数器６７を介して加算
器６５に入力される。そして、加算器６５の出力が第２
の位相補償器７０の出力として取り出され、上下限付フ
ィルタ６８を介して操作量ｕ(t) ３となり、プロセス１
に入力される。なお、簡単なフィルタの例としては、１
次遅れ要素があり、フィルタは上下限値の設定が可能で
ある。以下に、上記Ｋ(t) ５３、Ｔ(t) ６３およびＲ
(t) ５８の求め方について図２により説明する。

【００２７】まず、Ｋ(t) ５３の算出する回路について
説明する。上記減算器４９により求めた制御偏差ｅ(t)
５０を除算器７２の分子に入力し、分母に加算器７３の
出力を入力する。除算器７２の出力は、乗算器７４の両
側に入力されて自乗される。乗算器７４の出力は、係数
器７５，７６に入力される。そして、係数器７５の出力
は減算器７７の正側に入力され、負側には乗算器７８の
出力が入力される。減算器７７の出力は積分器７９を介
して乗算器７８と加算器８０に入力される。

【００２８】また、乗算器７８の他の側には定数器８１
の出力８２が入力される。係数器７６の出力は加算器８
０に入力され、加算器８０の出力は加算器８３に入力さ
れる。加算器８３の他の側には、後述の除算器８４の出
力ｘk が入力される。除算器８４の分子側には乗算器８
５の出力が入力され、分母側には減算器８６の出力が入
力される。この減算器８６の正側にはＫ(t) ５３の最大
値Ｋmax が設定できる定数器８７と、同じく、負側には
最小値Ｋmin が設定できる定数器８８の各出力が入力さ
れる。

【００２９】また、定数器８７の出力は、分子として値
１を持つ除算器８９の分母側に入力され、この除算器８
９により得られる値が乗算器９０の片側に入力される。
乗算器９０の他の側には加算器８３の出力が入力され
る。同様に、加算器８３の出力は除算器５２の分子側に
入力され、分母側には加算器７３の出力が入力されて、
除算器５２の出力がＫ(t) ５３となる。ここで、加算器
７３には値１を発生する定数器９１の出力と乗算器９０
の出力が入力される。次に、Ｔ(t) ６３とＲ(t) ５８を
算出する回路について説明する。

【００３０】上記除算器５２から出力されるＫ(t) ５３
は減算器９２の正側に入力され、負側には定数器８８の
出力Ｋmin が入力される。減算器９２の出力は係数器９
３を介して加算器６２の片側に入力され、他の側には第
１の位相補償器６９のパラメータとなるＴ(t) ６３の最
小値Ｔmin が設定できる定数器９４の出力が入力され
る。

【００３１】そして、加算器６２の出力がＴ(t) ６３と
なり、同時に、Ｔ(t) ６３は分子として値１を持つ除算
器９５の分母側に入力され、除算器９５の出力は係数器
５７を介してＲ(t) ５８となる。

【００３２】次に上記実施例の動作を説明する。上記の
ようにプロセス１の制御量ｙ(t) を目標値ｒ(t) に追従
させることを目的とした系において、制御偏差ｅ(t) ５
０と可変ゲインＫ(t) ５３が乗算器５１により乗算さ
れ、その値が上流側に設けた第１の位相補償器６９に供
給される。上記可変ゲインＫ(t) ５３の値は、基本的に
は制御偏差ｅ(t) ５０を入力とし、乗算器７４により求
めた自乗値を乗算器７６で比例ゲイン倍した値と、上記
自乗値を積分器７９による一次遅れ特性を介して得た値
の両方を加算器８０で加算した値から求め、かつ可変ゲ
インＫ(t) ５３の値が定数器８７，８８で指定した最大
値と最小値の範囲に入るように制御される。また、ゲイ
ンが大きくなるに従い、可変ゲイン算出部の入力値を減
らすように除算器７２へのフィードバック制御が行なわ
れる。これによりゲインが大きくなり過ぎないように調
整される。

【００３３】上記第１の位相補償器６９の適切なパラメ
ータＴ(t) ６３は、可変ゲインの最小値から増分に比例
して求められる。この第１の位相補償器６９の適切なパ
ラメータの最小値は、定数器９４により設定される。上
記第１の位相補償器６９の出力は、ループゲイン調節部
である上下限付係数器６４を介して加算器６０に入力さ
れる。

【００３４】また、上記減算器４９から出力される制御
偏差ｅ(t) ５０は、積分部７１に送られ、乗算器５４を
介して積分器５９に入力される。この積分器５９は可変
リセット型であり、乗算器５４に入力されるリセット率
Ｒ(t) ５８は、パラメータＴ(t) ６３が除算器９５およ
び係数器５７を介して与えられるもので、第１の位相補
償器６９のパラメータＴ(t) ６３の逆数に比例してい
る。上記積分部７１の出力は、加算器６０に送られ、上
下限付係数器６４の出力と加算されて第２の位相補償器
７０に送られる。

【００３５】この第２の位相補償器７０は、上流側の第
１の位相補償器６９と合わせてプロセスの遅れを補償す
る。第２の位相補償器７０パラメータは固定で、その値
は指定可能である。

【００３６】そして、上記第２の位相補償器７０の出力
は、上下限付フィルタ６８により高周波ノイズが除去さ
れた後、操作量ｕ(t) としてプロセス１に入力される。
上記上下限付フィルタ６８の出力は、操作端の制限値に
合わせて上下限値が設定される。

【００３７】上記のように閉ループ系に第１の位相補償
器６９および第２の位相補償器７０を設置したことによ
り、プロセスの遅れを補償して制御性能を向上すること
ができる。また、第１の位相補償器６９は、位相進み程
度を表わすパラメータＴ(t)６３がオンラインで自動的
に求めることができるので、プロセスに経時変化がある
場合でも、常に適切な値を持つ位相補償器となる。

【００３８】また、減算器４９から出力される制御偏差
ｅ(t) ５０がある限り、積分部７１の積分機能により操
作量が修正され、定常偏差が徐々に零になる。また、積
分部７１の適切なゲインはオンラインで求まり、たえず
適切な積分動作になる。

【００３９】更に可変ゲイン部（乗算器５１）の数値計
算を安定して行なうことができる。即ち、ゲインが大き
くなるに従い、その値を除算器７２の分母に入力し、可
変ゲイン算出部の入力値を除算器７２で減らしてゲイン
が大きくなり過ぎないように動作する。

【００４０】上記可変ゲイン部（乗算器５１）における
ゲインの変動可能範囲が、定数器８７および定数器８８
により指定した最大ゲインの値Ｋmax と最小ゲインの値
Ｋmin の範囲を越えることがない回路になっているの
で、見通しの良い調整が可能である。

【００４１】ループゲイン調節部である上下限付係数器
６４のゲインαにより第１の位相補償器６９の出力を下
流側の第２の位相補償器７０に伝える割合を調節でき、
制御安定化を直感的に行なうことができる。また、上下
限付係数器６４によりα倍して得られる出力は指定した
上下限値内に抑えられる。（第２実施例）

【００４２】次に本発明の第２実施例に係る適応制御装
置を図３ないし図５を参照して説明する。この実施例で
は、多変数系として２変数系について示したもので、図
３に示すように第１番目の単独系２００Ａおよび第２番
目の単独系２００Ｂにより構成される。

【００４３】プロセス１は、外乱ｄ(t) ２と操作量ｕ₁
(t) ３およびｕ₂(t) ３′を入力とし、制御量ｙ₁(t)
４およびｙ₂(t) ４′が出力される。ここで、制御量ｙ
₁(t) ４およびｙ₂(t) ４′は目標値ｒ₁(t) およびｒ
₂(t) ′に追従させる必要がある。

【００４４】第１番目の単独系２００Ａは、減算器４９
から出力される制御偏差ｅ₁(t) ５０を小さくするため
の操作量ｕ₁(t) ３を求めているが、上記第１実施例と
同様の構成であるので、同じ機能の要素は同一符号を付
して説明を省略する。

【００４５】また、第２番目の単独系２００Ｂは、減算
器４９′から出力される制御偏差ｅ₁(t) ５０′を小さ
くするための操作量ｕ₁(t) ３′を求めているが、第１
番目の単独系２００Ａと同様の構成であるので、同じ機
能の要素は符号にダッシュを付して説明を省略する。し
かして、第１番目の単独系２００ＡにおけるＫ₁(t) ５
３、Ｔ₁(t) ６３およびＲ₁(t) ５８は、図４に示す回
路により求める。また、第２番目の単独系２００Ｂにお
けるＫ₁(t) ５３′、Ｔ₁(t) ６３′およびＲ₁(t) ５
８′は、図５に示す回路により求める。

【００４６】まず、第１番目の単独系２００Ａにおける
Ｋ₁(t) ５３を算出する回路について説明する。図３に
おける減算器４９で求めた制御偏差ｅ₁(t) ５０を除算
器７２の分子に入力し、分母に加算器７３の出力を入力
する。除算器７２の出力は乗算器７４の両側に入力さ
れ、自乗される。乗算器７４の出力は乗算器７５，７６
に入力される。そして、乗算器７５の他の側には定数器
９６の出力が入力され、その出力は減算器７７の正側に
入力され、負側には乗算器７８の出力が入力される。減
算器７７の出力は積分器７９に入力され、その出力は乗
算器７８および加算器８０に入力される。また、乗算器
７８の他の側には定数器８１の出力８２が入力される。
乗算器７６の他の側には定数器９７の出力が入力され、
出力は加算器８０に入力される。

【００４７】また、加算器８０の出力は加算器９８を介
して加算器８３に入力される。加算器９８には、後述の
加算器１０４の出力と３変数系以上の場合のＺ₁(t)
が、そして加算器８３の他の側には、後述の除算器８４
の出力が入力される。除算器８４の分子側には乗算器８
５の出力が入力され、分母側には減算器８６の出力が入
力される。減算器８６の正側にはＫ₁(t) ５３の最大値
Ｋmax ₁が設定できる定数器８７と、同じく、負側には
最小値Ｋmin ₁が設定できる定数器８８各出力がの入力
される。また、定数器８７の出力は、分子として値１を
持つ除算器８９の分母側に入力して得られる値を乗算器
９０の片側に入力する。乗算器９０の他の側には加算器
８３の出力が入力される。同様に、加算器８３の出力は
除算器５２の分子側に入力され、分母側には加算器７３
の出力が入力されて、除算器５２の出力がＫ₁(t) ５３
となる。ここで、加算器７３には値１を発生する定数器
９１の出力と乗算器９０の出力が入力される。次に、Ｔ
₁(T) とＲ₁(t) を算出する回路について説明する。

【００４８】上記除算器５２から出力されるＫ₁(t) ５
３は減算器９２の正側に入力され、負側には定数器８８
の出力が入力される。上記減算器９２の出力は係数器９
３を介して加算器６２の片側に入力され、他の側には第
１の位相補償器６９のパラメータとなるＴ₁(t) の最小
値Ｋmin ₁が設定できる定数器９４の出力が入力され
る。

【００４９】そして、加算器６２の出力がＴ₁(t) ６３
となり、同時に、Ｔ₁(t) ６３は分子として値１を持つ
除算器９５の分母側に入力され、除算器９５の出力は係
数器５７を介してＲ₁(t) ５８となる。次に、多変数系
対応としての回路について説明する。

【００５０】図５に示す第２番目の単独系２００Ｂにお
ける乗算器７４′の出力を、乗算器９９と乗算器１００
に入力する。そして、乗算器９９の他の側には第２番目
の単独系２００Ｂにおける定数器９６′（図５参照）の
出力が入力され、その出力は減算器１０１の正側に入力
される。また、負側には乗算器１０２の出力が入力され
る。減算器１０１の出力は積分器１０３に入力され、積
分器１０３の出力は乗算器１０２と加算器１０４に入力
される。また、乗算器１０２の他の側には定数器８１の
出力８２が入力される。乗算器１００の他の側には第２
番目の単独系２００Ｂの定数器９７′（図５参照）の出
力が入力され、その出力は加算器１０４に入力される。
また、加算器１０４の出力は加算器９８に入力される。

【００５１】なお、第２番目の単独系２００Ｂについて
も上記図４と同様に構成された図５に示す回路が設けら
れており、多変数系対応としては、乗算器９９′と乗算
器１００′の入力が第１番目の単独系２００Ａから取込
まれること以外は、第１番目の単独系２００Ａの機能と
同じであるので、同じ機能の要素符号にダッシュを付し
て説明を省略する。

【００５２】以上では、２変数系について説明したが、
３変数系になれば、要素番号９９から１０４と同じ機能
のものが追加され、第３番目の単独系からの信号により
作動し、その出力はＺ₁(t) となり、加算器９８に加え
られる。更に、それ以上の多変数系についても同様な対
処で回路が構成される。

【００５３】この第２実施例によれば、他の単独系の制
御偏差に関連する信号を取込み、比例ゲイン部と１次遅
れ要素部の簡単な回路を介して得られる値を可変ゲイン
部のゲインとして追加するようにしているので、多変数
系の相互干渉の強い制御対象に対する制御性能を向上す
ることができる。

【００５４】

【発明の効果】以上詳記したように本発明によれば、制
御性能を向上できると共に定常偏差を無くすことがで
き、かつ、数値計算上の問題を回避できる適応制御装置
を提供することができる。また、本発明によれば、相互
干渉の強い多変数系の制御対象に対しても制御性能を向
上し得る適応制御装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係る適応制御装置の主要
部を示すブロック図。

【図２】同実施例に係る適応制御装置の他の部分を示す
ブロック図。

【図３】本発明の第２実施例に係る適応制御装置の主要
部を示すブロック図。

【図４】同実施例に係る適応制御装置の他の部分を示す
ブロック図。

【図５】同実施例に係る適応制御装置の他の部分を示す
ブロック図。

【図６】従来の適応制御装置を示すブロック図。

【符号の説明】

１…プロセス、２…外乱ｄ(t) 、３…
操作量ｕ(t) 、４…制御量ｙ(t) 、５…規範モデ
ル、６…出力ｙm(t)、７…入力ｕm(t)、
８…出力ｘm(t)、９…Ｇb(s)なる伝達関数、１
１…加算器、１２…ｙa(t)、１３…
偏差ｅz(t)、１４…減算器、１５，１６…乗算器、
１７…積分器、１８…出力ＫIe(t) 、１９…
係数器、２０…出力ＫPe(t) 、２１…加算
器、２２…係数器、２３…減算器、
２４…係数器、２５〜２７…乗算器、２８
…積分器、２９…出力ＫIx(t) 、３０…係数器、
３１…出力ＫPx(t) 、３２…加算器、３
３…係数器、３４…減算器、３５…係数器、
３６〜３８…乗算器、３９…積分器、４０
…出力ＫIu(t) 、４１…係数器、４２…出
力ＫPu(t) 、４３…加算器、４４…係数器、
４５…減算器、４６…係数器、４７…
乗算器、４８…加算器、４９…減算器、
５０…制御偏差ｅ(t) 、５１…乗算器、５２…除
算器、５３…Ｋ(t) 、５４…乗算
器、５５…加算器、５６…微分器、
５７…係数器、５８…Ｒ(t) 、５９…積分器、
６０…加算器、６１…乗算器、６２
…加算器、６３…Ｔ(t) 、６４…上下限付係
数器、６５…加算器、６６…微分器、６７…
係数器、６８…上下限付フィルタ、６９…第１
の位相補償器、７１…積分部、７０…第２の位
相補償器、７２…除算器、７３…加算器、７４
…乗算器、７５，７６…乗算器、７７…減算器、
７８…乗算器、７９…積分器、８０…
加算器、８１…定数器、８３…加算
器、８４…除算器、８５…乗算器、８７，
８８…定数器、８９…除算器、９０…乗算器、
９１…定数器、９２…減算器、９３
…係数器、９４…定数器、９５…除算器。

Claims

【特許請求の範囲】

【請求項１】プロセスの制御量ｙを目標値ｒに追従さ
せることを目標とした適応制御装置において、上記プロセスの制御量ｙと目標値ｒとの制御偏差を求め
る手段と、閉ループ制御系の上流側に設けられ、上記制御偏差と可
変ゲインを乗算した値が入力される第１の位相進み補償
器と、上記可変ゲインの値は、基本的には制御偏差を入力と
し、その自乗値を比例ゲイン倍した値と、自乗値を一次
遅れ特性を介して得た値の両方を加算した値から指定し
た最大値と最小値の範囲内で求める手段と、上記第１の位相進み補償器のパラメータを可変ゲインの
最小値から増分に比例する値として求める手段と、上記閉ループ制御系の下流側に設けられた第２の位相進
み補償器と、上記第１の位相進み補償器の出力側に設けられたループ
ゲイン調整部と、上記制御偏差を積分する可変リセット型の積分部と、この積分部のリセット率を上記第１の位相進み補償器の
パラメータの逆数に比例して制御する手段と、上記積分部の出力と上記ループゲイン調整部の出力とを
加算して上記第２の位相進み補償器に入力する加算器
と、上記第２の位相進み補償器の下流側に設けられ、上記プ
ロセスの操作量を得るフィルタとを具備したことを特徴
とする適応制御装置。
【請求項２】請求項１記載の適応制御装置を単独系と
して多変数制御系を構成してなる適応制御装置におい
て、制御偏差に乗ずる可変ゲインの値は、基本的には制
御偏差を入力とし、その自乗値を比例ゲイン倍した値と
自乗値を一次遅れ特性要素を介して得た値の両方を加算
した値に、更に他の系から制御偏差に関連する信号を取
り込んで比例ゲイン倍した値と一次遅れ特性要素を介し
て得た値の両方を加算して求め、かつ、指定した最大値
と最小値の範囲内に入るように設定しことを特徴とする
適応制御装置。