JPH05313704A - 適応制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 制御性能を向上すると共に定常偏差を無く
し、かつ、既知外乱がプロセスに加わった場合の制御量
変動を効果的に抑制できるようにする。 【構成】 プロセス１に並行して操作量を入力とする一
次遅れ特性要素５２を設け、その出力５３とプロセス１
の制御量ｙp を加算した拡張プロセス制御量ｙaを目標
値ｒに追従させる系において、目標値ｒと制御量ｙa と
の偏差ｅz を第１の位相進み補償器５４を介してフィー
ドバックする。この第１の位相進み補償器５４の下流側
に第２の位相進み補償器９３を設け、各補償器５４，９
３のパラメータをオンライン学習させる。更に、目標値
ｒを用いて定常偏差を除去する第１のフィードフォワー
ド補償手段及び既知外乱の信号を用いてプロセスの遅れ
を補償する第２のフィードフォワード補償手段を設け、
そのパラメータをオンライン学習させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプロセス、機械製品等に
適用される適応制御装置に関する。

【０００２】

【従来の技術】図３に、プロセス、機械製品等に適用さ
れる従来の適応制御装置の代表例を示す。

【０００３】プロセス１は、既知外乱（ｄ(t) ）２と操
作量（ｕ(t) ）３を入力とし、制御量（ｙp(t)）４を出
力する。この制御量（ｙp(t)）４は、規範モデル５の出
力ｙm(t)６に追従する必要がある。なお、規範モデル５
の入力ｕm(t)７は、別途、指令値として与えられる。ま
た、規範モデル５の第２の出力ｘm(t)８は、規範モデル
５の中間変数である。本来であれば制御量（ｙp(t)）４
と出力ｙm(t)６を比較して、その制御偏差を小さくする
ように操作量（ｕ(t) ）３を動かすわけであるが、ここ
では制御安定化のためにＧb(s)なる伝達関数部９をプロ
セス１に並行して配置し、制御量（ｙp(t)）４とＧb(s)
なる伝達関数部９の出力１０を加算器１１で加算した、
いわゆる拡張したプロセスの制御量の値をｙa(t)１２と
したときの出力ｙm(t)６とｙa(t)１２の偏差ｅz(t)１３
を減算器１４で求めて、この偏差ｅz(t)１３を小さくす
るための操作量（ｕ(t) ）３を以下の手法で求めてい
る。操作量（ｕ(t) ）３を算出するための構成要素は、
大きくは３つに分けられる。その一つは、次の通りであ
る。

【０００４】偏差ｅz(t)１３を乗算器１５，１６の片側
入力とし、乗算器１５の他方には後述の積分器１７の出
力ＫIe(t) １８を入力し、乗算器１６の他方には後述の
係数器１９の出力Ｋpe(t) ２０を入力する。そして、乗
算器１５，１６の各出力は、加算器２１に供給されて加
算される。

【０００５】ここで、積分器１７の出力ＫIe(t) １８
は、係数器２２を介して減算器２３の−端子に入力され
る。そして、減算器２３の出力は積分器１７の入力とな
る。また、減算器２３の＋端子には係数器２４の出力が
入力される。係数器１９，２４には共に乗算器２５の出
力でか入力され、この乗算器２５は両入力端子に減算器
１４から出力される偏差ｅz(t)１３が入力となる。同様
に、操作量（ｕ(t) ）３を算出するための二つめの構成
要素について説明する。

【０００６】規範モデル５の第２の出力ｘm(t)８を乗算
器２６，２７の片側入力とし、乗算器２６の他方には後
述の積分器２８の出力ＫIx(t) ２９を入力し、乗算器２
７の他方には後述の係数器３０の出力Ｋpx(t) ３１を入
力する。そして、乗算器２６，２７の各出力は加算器３
２に供給されて加算される。

【０００７】ここで、積分器２８の出力ＫIx(t) ２９
は、係数器３３を介して減算器３４の−端子に入力され
る。そして、減算器３４の出力は積分器２８の入力とな
る。また、減算器３４の＋端子には、係数器３５の出力
が接続される。係数器３０，３５には共に乗算器３６の
出力が入力され、乗算器３６には減算器１４から出力さ
れる偏差ｅz(t)１３と規範モデル５の第２の出力ｘm(t)
８が入力される。

【０００８】三つめの構成要素は、規範モデル５の入力
ｕm(t)７を乗算器３７，３８の片側入力とし、乗算器３
７の他方には後述の積分器３９の出力ＫIu(t) ４０を入
力し、乗算器３８の他方には後述の係数器４１の出力Ｋ
pu(t) ４２を入力する。そして、乗算器３７，３８の各
出力は加算器４３に供給されて加算される。

【０００９】ここで、積分器３９の出力ＫIu(t) ４０
は、係数器４４を介して減算器４５の−端子に入力され
る。そして、減算器４５の出力は積分器３９の入力とな
る。また、減算器４５の＋端子には、係数器４６の出力
が入力される。係数器４１，４６には共に乗算器４７の
出力が入力され、この乗算器４７には減算器１４から出
力される偏差ｅz(t)１３と規範モデル５の入力ｕm(t)７
が入力される。以上の各構成要素の加算器２１，３２，
４３の各出力は、加算器４８に入力され、この加算器４
８の出力がプロセス１に対する操作量（ｕ(t) ）３とな
る。

【００１０】なお、Ｇb(s)なる伝達関数９は、簡単なケ
ースでは、１次遅れ要素でよく、同様に規範モデル５も
簡単なケースでは１次遅れ要素の出力を出力ｙm(t)６と
し、そして出力ｙm(t)の微分値に相当する値を第２の出
力ｘm(t)８とすればよい。ここで、積分器１７，２８，
３９の各出力は、最小値として零またはそれ以上の正の
値でリミットをかける必要がある。また、係数器１９，
３０，４１の各出力にも、最小値として零またはそれ以
上の正の値でリミットをかける必要がある。

【００１１】

【発明が解決しようとする課題】上記従来の適応制御装
置は、基本的には比例動作であり、制御性能の向上に限
界がある。また、定常偏差が残り、好ましくない。

【００１２】更に、既知外乱がプロセスに加わった場合
の制御量の変動抑制がフィードフォワード補償器で行な
われないので、既知外乱変動時の制御性能が悪いという
問題がある。

【００１３】本発明は上記実情に鑑みてなされたもの
で、制御性能を向上できると共に定常偏差を無くし、か
つ、既知外乱がプロセスに加わった場合の制御量変動を
効果的に抑制できる適応制御装置を提供することを目的
とする。

【００１４】

【課題を解決するための手段】本発明に係る適応制御装
置は、プロセスに並行して操作量を入力とする一次遅れ
特性要素を設け、その出力とプロセスの制御量ｙp を加
算して得られる拡張したプロセスの制御量ｙa を目標値
ｒに追従させることを目標とした制御系において、閉ル
ープ制御系の上流側に設けられた第１の位相進み補償器
と、閉ループ制御系の下流側に設けられた第２の位相進
み補償器と、上記第１及び第２の位相進み補償器のパラ
メータを制御偏差が最小になるようにオンライン学習に
より求める第１の学習手段と、目標値ｒを制御系のメイ
ンループに設けた加算点に入力して定常偏差を除去する
第１のフィードフォワード補償手段と、既知外乱の信号
を用いてプロセスの遅れを補償する第２のフィードフォ
ワード補償手段と、上記第１及び第２のフィードフォワ
ード補償手段のパラメータを制御偏差が最小になるよう
にオンライン学習による求める第２の学習手段と、上記
プロセスに並行して設けられた一次遅れ特性要素の時定
数を制御偏差が最小になるようにオンライン学習により
求める第３の学習手段とを備えたことを特徴とする。

【００１５】

【作用】上記のように位相進み補償器を２個所に設ける
ことにより、プロセスの遅れを補償した操作量を求める
ことができる。また、位相進みの程度を表わすパラメー
タをオンラインで自動的に求めることにより、プロセス
に経時変化がある場合でも絶えず適切な値を持つ位相補
償器とすることができる。

【００１６】また、目標値をフィードフォワード補償と
して使用する場合に、加算点をバイパスループではな
く、メインループに配置したことにより、フィードフォ
ワード補償による効果と、定常偏差除去の２点を同時に
改善できる。

【００１７】更に、既知外乱によるフィードフォワード
補償器の適切なパラメータは、第１の位相進み補償器で
進められた偏差に着目して修正されるため、プロセスの
遅れが補償された有効なフィードフォワード補償が行な
われる。

【００１８】また、安定化のためにプロセスに並行して
設けた一次遅れ特性要素の時定数をオンライン学習で求
められるので、プロセスに経時変化がある場合でも常に
高い制御性能を維持することができる。

【００１９】

【実施例】以下、図面を参照して本発明の一実施例を説
明する。本発明装置の回路構成を図１及び図２にブロッ
ク線図で示す。なお、図３に示した従来装置と同一部分
には、同一符号を付して詳細な説明は省略する。

【００２０】図１において、プロセス１は、既知外乱
（ｄ(t) ）２と操作量（ｕ(t) ）３を入力とし、制御量
（ｙp(t)）４が出力される。ここで、制御量（ｙp(t)）
４は目標値ｒ(t) ４９に追従させる必要がある。なお、
本来であれば、制御量（ｙp(t)）４と目標値ｒ(t) ４９
を減算器５０で比較して、その制御偏差（ｅy(t)）５１
を小さくするような操作量（ｕ(t) ）３を求めることに
なるが、ここでは制御安定化のために可変時定数Ｔ(t)
を持つ１次遅れ特性要素５２の出力５３と制御量（ｙp
(t)）４を加算器１１で加算した、所謂拡張したプロセ
スの制御量の値をｙa(t)１２としたときの目標値ｒ(t)
４９とｙa(t)１２の偏差ｅz(t)１３を減算器１４で求
め、この偏差ｅz(t)１３を小さくするための操作量（ｕ
(t) ）３を並行して以下の方法で求めている。操作量
（ｕ(t) ）３を算出するための構成要素は、大きくは３
つに分けられる。その一つは、次の通りである。

【００２１】減算器１４から出力される偏差ｅz(t)１３
を第１の位相進み補償器５４を介して取り出し、その値
ｅ＊z(t)５５を乗算器１５，１６の片側入力とし、乗算
器１５の他方には後述の加算器５６の出力ＫIe(t) ５７
を入力し、乗算器１６の他方には後述の上下限付係数器
５８の出力Ｋpe(t) ５９を入力する。

【００２２】ここで、第１の位相進み補償器５４は、偏
差ｅz(t)１３を加算器６０及びフィルタ付微分器６１に
供給し、このフィルタ付微分器６１の出力を乗算器６２
の片側に入力する。この乗算器６２の他方の入力端子に
は、後述の加算器６３の出力Ｔ(t) ６４を入力する。そ
して、乗算器６２の出力を加算器６０を介して取り出
し、第１の位相進み補償器５４の出力とし、乗算器１
５，１６に入力する。この乗算器１５，１６の各出力
は、加算器６５に供給されて加算される。

【００２３】上記加算器５６の出力ＫIe(t) ５７は、図
２に示すようにバイアス設定器６６と上下限付積分器６
７の各出力が加算器５６に供給されて得られる。また、
上下限付積分器６７の出力は係数器６８を介して減算器
６９の−端子に入力され、減算器６９の出力は上下限付
積分器６７の入力となる。ここで、上下限付積分器とは
積分器の出力が指定された上下限値で制限されることを
意味している。なお、上下限付係数器も同様である。ま
た、減算器６９の＋端子には、係数器７０の出力が入力
される。上下限付係数器５８と係数器７０の入力には、
ともに乗算器７１の出力が入力され、この乗算器７１の
両入力端子には第１の位相進み補償器５４の出力値ｅz
(t)５５が入力される。同様に、操作量（ｕ(t) ）３を
算出するための二つめの構成要素について説明する。

【００２４】図１において、目標値ｒ(t) ４９を乗算器
７２，７３の片側入力とし、乗算器７２の他方には後述
の積分器７４の出力ＫIr(t) ７５を入力し、乗算器７３
の他方には後述の係数器７６の出力Ｋpr(t) ７７を入力
する。そして、乗算器７２，７３の各出力は加算器７８
に供給されて加算される。

【００２５】また、上記積分器７４には、図２に示すよ
うに係数器７９の出力が入力される。係数器７６，７９
には、ともに乗算器８０の出力が入力され、この乗算器
８０には制御偏差ｅy(t)５１と目標値ｒ(t) ４９が入力
される。但し、目標値ｒ(t)４９は零にはならないもの
とする。

【００２６】三つめの構成要素は、図１に示すように既
知外乱（ｄ(t) ）２を乗算器８１，８２の片側入力と
し、乗算器８１の他方には後述の積分器８３の出力ＫId
(t) ８４を入力し、乗算器８２の他方には後述の係数器
８５の出力Ｋpd(t) ８６を入力する。そして、乗算器８
１，８２の各出力は加算器６５に供給されて加算され
る。ここで、積分器８３の出力ＫId(t) ８４は図２に示
すように係数器８７を介して減算器８８の−端子に入力
される。この減算器８８の出力は、積分器８３に入力さ
れる。また、減算器８８の＋端子には係数器８９の出力
が入力される。係数器８５，８９には、ともに乗算器９
０の出力が入力され、乗算器９０には第１の位相進み補
償器５４の出力値ｅ＊z(t)５５と既知外乱（ｄ(t) ）２
が入力される。

【００２７】以上の各構成要素で得られた図１の加算器
６５の出力ｕp(t)９１は、加算器７８の入力となり、同
時に１次遅れ特性要素５２の入力となる。そして、加算
器７８の出力９２は後述の第２の位相進み補償器９３及
び例えば一次遅れ特性要素等のフィルタ９４を介して操
作量（ｕ(t) ）３となる。

【００２８】ここで、１次遅れ特性要素５２は、出力ｕ
p(t)９１を＋端子の入力とする減算器９５と、その出力
を乗算器９６の片側入力とし、乗算器９６の出力を積分
器９７に入力する構成とする。但し、減算器９５の−端
子には積分器９７の出力を入力し、乗算器９６の他方の
側には、後述の逆数発生器９８の出力Ｔ^-1(t) ９９が入
力される。また、積分器９７の出力は係数器１００を介
して出力され、その値が１次遅れ特性要素５２の出力５
３となる。一般に係数器１００の値は小さな値にしてお
く必要がある。

【００２９】次に第２の位相進み補償器９３の構成を述
べる。加算器７８の出力９２は、加算器１０１とフィル
タ付微分器１０２に供給され、フィルタ付微分器１０２
の出力は乗算器１０３の入力となり、他の側には出力Ｔ
(t) ６４が入力され、乗算器１０３の出力は係数器１０
４を介して加算器１０１に供給され、加算器１０１の出
力が第２の位相進み補償器９３の出力となる。

【００３０】更に、出力Ｔ(t) ６４及び出力Ｔ^-1(t) ９
９の求め方を以下に述べる。図２に示すように出力Ｔ
(t) ６４は、バイアス設定器１０５と上下限付積分器１
０６の各出力が加算器６３に供給されて得られる。ま
た、上下限付積分器１０６の出力は係数器１０７を介し
て減算器１０８の−端子に入力される。そして、減算器
１０８の出力は上下限付積分器１０６の入力となる。ま
た、減算器１０８の＋端子には係数器１０９の出力が入
力される。係数器１０９には乗算器１１０の出力が入力
され、乗算器１１０の両入力端子には偏差ｅz(t)１３が
入力される。

【００３１】上記のように第１の位相進み補償器５４及
び第２の位相進み補償器９３を設けたことにより、プロ
セスの遅れを補償した操作量ｕ(t) が得られ、制御性能
を向上することができる。

【００３２】また、位相進みの程度を表わすパラメータ
Ｔ(t) をオンラインで自動的に求めているので、プロセ
スに経時変化がある場合でも、位相補償器５４，９３
は、常に適切な値を維持することができる。

【００３３】更に、目標値ｒ(t) をフィードフォワード
補償として使用する場合に、加算点をバイパスループで
はなく、メインループに配置し、かつ、最小にする値を
制御偏差そのものにしたことにより、フィードフォワー
ド補償の働きに加えて、定常偏差を少なくできる回路構
成となる。すなわち、制御偏差がある限り、積分機能に
より操作量の修正動作が働き、定常偏差を零にすること
ができる。

【００３４】また、既知外乱（ｄ(t) ）２によるフィー
ドフォワード補償器の適切なパラメータは、位相進み補
償器５４で進められた偏差ｅ＊z(t)に着目して修正され
るため、プロセスの遅れが補償された有効なフィードフ
ォワード補償となり、制御性能をより顕著に向上するこ
とができる。

【００３５】更にまた、安定化のために設けた１次遅れ
特性要素の適切なパラメータをオンラインで学習できる
ので、プロセスに経時変化があっても、常に高い制御性
能を維持することができる。また、第２の位相進み補償
器９３の下流側にフィルタ９４を設けたことにより、耐
ノイズ性の劣化を改善できる。

【００３６】第１の位相進み補償器５４と第２の位相進
み補償器９３の各パラメータは同じ値ではなく、変えた
方がよい場合があるが、その割合を係数器で変えられる
ように構成しているので、種々の制御対象に適した制御
装置とすることができる。

【００３７】

【発明の効果】以上詳記したように本発明によれば、制
御性能を向上できると共に定常偏差を無くし、かつ、既
知外乱がプロセスに加わった場合の制御量変動を効果的
に抑制できる適応制御装置を提供することがをてきる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る適応制御装置の主要部
を示すブロック図。

【図２】同実施例に係る適応制御装置の他の部分を示す
ブロック図。

【図３】従来の適応制御装置を示すブロック図。

【符号の説明】

１…プロセス、２…既知外乱（ｄ(t) ）、３…操作量
（ｕ(t) ）、４…制御量（ｙp(t)）、５…規範モデル、
９…伝達関数部、１１，２１，３２，４３，４８…加算
器、１２…拡張したプロセスの制御量ｙa(t)、１３…偏
差ｅz(t)、１４，２３，３４，４５，５０…減算器、１
５，１６，２５，２６，２７，３６，３７，３８，４７
…乗算器、１７，２８，３９…積分器、１８…出力ＫIe
(t) 、１９，２２，２４，３０，３３，３５，４１，４
４，４６…係数器、５１…制御偏差ｅy(t)、５２…一次
遅れ特性要素、５４…第１の位相進み補償器、５５…ｅ
^* z(t)、５６，６０，６５…加算器、５８…上下限付係
数器、６１…フィルタ付微分器、６６，１０５…バイア
ス設定器、６７，１０６…上下限付積分器、７１，７
２，７３…乗算器、７４，８３，９７…積分器、９３…
第２の位相進み補償器、９４…フィルタ、９８…逆数発
生器、１０２…フィルタ付微分器。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 プロセスに並行して操作量を入力とする
   一次遅れ特性要素を設け、その出力とプロセスの制御量
   ｙp を加算して得られる拡張したプロセスの制御量ｙa
   を目標値ｒに追従させることを目標とした制御系におい
   て、 閉ループ制御系の上流側に設けられた第１の位相進み補
   償器と、 閉ループ制御系の下流側に設けられた第２の位相進み補
   償器と、 上記第１及び第２の位相進み補償器のパラメータを制御
   偏差が最小になるようにオンライン学習により求める第
   １の学習手段と、 目標値ｒを制御系のメインループに設けた加算点に入力
   して定常偏差を除去する第１のフィードフォワード補償
   手段と、 既知外乱の信号を用いてプロセスの遅れを補償する第２
   のフィードフォワード補償手段と、 上記第１及び第２のフィードフォワード補償手段のパラ
   メータを制御偏差が最小になるようにオンライン学習に
   よる求める第２の学習手段と、 上記プロセスに並行して設けられた一次遅れ特性要素の
   時定数を制御偏差が最小になるようにオンライン学習に
   より求める第３の学習手段とを具備したことを特徴とす
   る適応制御装置。