JPH0658943B2 - 基板電圧発生回路 - Google Patents
基板電圧発生回路Info
- Publication number
- JPH0658943B2 JPH0658943B2 JP60033786A JP3378685A JPH0658943B2 JP H0658943 B2 JPH0658943 B2 JP H0658943B2 JP 60033786 A JP60033786 A JP 60033786A JP 3378685 A JP3378685 A JP 3378685A JP H0658943 B2 JPH0658943 B2 JP H0658943B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- charge pump
- substrate voltage
- circuit
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の基板電圧発生回路に関するもので
ある。
ある。
第４図に特開昭５８−１０５５６３号公報に示された従
来の基板電圧発生回路を示す。第５図にこの回路の動作
波形を示す。第４図において、１，２はノード、３は基
板に接続された端子、４，５はキャパシタである。この
例では、半導体基板がＰ型であり、従って、負の基板電
圧を内部発生させる場合の例を示す。第５図(a)，(b)に
示す／ＲＡＳ，／ＣＡＳは、各々、外部入力信号Ext．
／ＲＡＳ，Ext．／ＣＡＳに同期した内部信号、第５図
(c)，(d)に示すＲＡＳ，ＣＡＳは、各々、／ＲＡＳ，／
ＣＡＳの相補信号である。第４図に示すノード１，２に
は、外部入力信号Ext．／ＲＡＳ，Ext．／ＣＡＳに同期
した第５図(e)，(f)に示すチャージポンプ信号ＣＰ１，
ＣＰ２が印加され、端子３には電子がポンプされ、基板
に負電圧が発生する。チャージポンプ信号ＣＰ１，ＣＰ
２が外部入力信号Ext．／ＲＡＳ，Ext／ＣＡＳのサイク
ルに同期しているのは、一般にサイクルタイムが短いほ
ど回路中のＦＥＴ等の素子からインパクトイオン化によ
り発生したホールの発生率が増加し、大きなチャージポ
ンプ能力を必要とするからである。
来の基板電圧発生回路を示す。第５図にこの回路の動作
波形を示す。第４図において、１，２はノード、３は基
板に接続された端子、４，５はキャパシタである。この
例では、半導体基板がＰ型であり、従って、負の基板電
圧を内部発生させる場合の例を示す。第５図(a)，(b)に
示す／ＲＡＳ，／ＣＡＳは、各々、外部入力信号Ext．
／ＲＡＳ，Ext．／ＣＡＳに同期した内部信号、第５図
(c)，(d)に示すＲＡＳ，ＣＡＳは、各々、／ＲＡＳ，／
ＣＡＳの相補信号である。第４図に示すノード１，２に
は、外部入力信号Ext．／ＲＡＳ，Ext．／ＣＡＳに同期
した第５図(e)，(f)に示すチャージポンプ信号ＣＰ１，
ＣＰ２が印加され、端子３には電子がポンプされ、基板
に負電圧が発生する。チャージポンプ信号ＣＰ１，ＣＰ
２が外部入力信号Ext．／ＲＡＳ，Ext／ＣＡＳのサイク
ルに同期しているのは、一般にサイクルタイムが短いほ
ど回路中のＦＥＴ等の素子からインパクトイオン化によ
り発生したホールの発生率が増加し、大きなチャージポ
ンプ能力を必要とするからである。
一般に、回路の集積化が進みトランジスタのゲート長が
短くなって素子数が増大してくると、チャージポンプ能
力が不足してくる。チャージポンプ能力を増大させるに
は、 (a)チャージポンプ用キャパシタの容量を増加させる。
短くなって素子数が増大してくると、チャージポンプ能
力が不足してくる。チャージポンプ能力を増大させるに
は、 (a)チャージポンプ用キャパシタの容量を増加させる。
(b)チャージポンプ信号の振幅を増加させる。
(c)チャージポンプ信号の周波数を増加させる。
の方法がある。
しかしながら、(a)については、通常キャパシタンス面
積の増大を招き、集積化を妨げる要因となる。(b)につ
いては、振幅を増大させるためには複雑な回路を必要と
する。(c)については、上記のような従来例では、周波
数は外部入力信号の周波数になる。
積の増大を招き、集積化を妨げる要因となる。(b)につ
いては、振幅を増大させるためには複雑な回路を必要と
する。(c)については、上記のような従来例では、周波
数は外部入力信号の周波数になる。
従来の基板電圧発生回路は以上のように構成されている
ので、半導体集積回路の集積化が進み、トランジスタの
ゲート長が短くなり、インパクトイオン化により発生す
るキャリアが多くなるにつれて、チャージポンプの能力
不足が問題となってくる。
ので、半導体集積回路の集積化が進み、トランジスタの
ゲート長が短くなり、インパクトイオン化により発生す
るキャリアが多くなるにつれて、チャージポンプの能力
不足が問題となってくる。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、簡単な付加回路によりチャージ
ポンプ能力を増強できる基板電圧発生回路を提供するこ
とにある。
の目的とするところは、簡単な付加回路によりチャージ
ポンプ能力を増強できる基板電圧発生回路を提供するこ
とにある。
このような問題点を解決するために本発明は、チャージ
ポンプ信号の周波数を整数倍する増倍手段を設けるよう
にしたものである。
ポンプ信号の周波数を整数倍する増倍手段を設けるよう
にしたものである。
本発明においては、増倍手段の出力によりチャージポン
プを行なう。
プを行なう。
本発明に係わる基板電圧発生回路の一実施例を第１図に
示す。第１図において６ａ，６ｂはチャージポンプ用キ
ャパシタ４，５に接続された増幅手段としてのチャージ
ポンプ信号発生回路、７〜１０はＦＥＴである。第１図
において第４図と同一部分又は相当部分には同一符号が
付してある。チャージポンプ信号発生回路６ａおよび６
ｂは、内部信号／ＲＡＳ，相補信号ＲＡＳおよび内部信
号／ＣＡＳ，相補信号ＣＡＳを入力し、それぞれの２倍
の周波数のパルスφCP1およびφCP2を発生する。これに
より、チャージポンプ用キャパシタ４，５に印加される
チャージポンプ信号の周波数は従来の２倍となり、従っ
て、チャージポンプ能力は倍増する。
示す。第１図において６ａ，６ｂはチャージポンプ用キ
ャパシタ４，５に接続された増幅手段としてのチャージ
ポンプ信号発生回路、７〜１０はＦＥＴである。第１図
において第４図と同一部分又は相当部分には同一符号が
付してある。チャージポンプ信号発生回路６ａおよび６
ｂは、内部信号／ＲＡＳ，相補信号ＲＡＳおよび内部信
号／ＣＡＳ，相補信号ＣＡＳを入力し、それぞれの２倍
の周波数のパルスφCP1およびφCP2を発生する。これに
より、チャージポンプ用キャパシタ４，５に印加される
チャージポンプ信号の周波数は従来の２倍となり、従っ
て、チャージポンプ能力は倍増する。
第２図は、第１図中のチャージポンプ信号発生回路６
ａ，６ｂの一実施例を示す。第２図において、１１ａ，
１１ｂはＮＯＴ回路、１２は排他的論理和回路、１３，
１４は入力端子である。また、第３図は第２図に示す回
路の動作波形を示す。
ａ，６ｂの一実施例を示す。第２図において、１１ａ，
１１ｂはＮＯＴ回路、１２は排他的論理和回路、１３，
１４は入力端子である。また、第３図は第２図に示す回
路の動作波形を示す。
次にこのチャージポンプ信号発生回路の実施例の動作に
ついて第２図，第３図を用いて説明する。第２図に示す
入力端子１３に第３図(a)に示す内部信号／ＲＡＳが入
力され、入力端子１４に第３図(b)に示す相補信号ＲＡ
Ｓが入力される。ＮＯＴ回路１１ａ，１１ｂは相補信号
ＲＡＳを遅延し、第３図(c)に示す遅延信号ＲＡＳＤと
する。排他的論理和回路１２は、内部信号／ＲＡＳと遅
延信号ＲＡＳＤとの排他的論理和をとり、第３図(d)に
示すチャージポンプ信号φCP1を出力する。内部信号が
／ＣＡＳで相補信号がＣＡＳ信号の場合も同様な動作を
行ない、チャージポンプ信号φCP2を出力する。
ついて第２図，第３図を用いて説明する。第２図に示す
入力端子１３に第３図(a)に示す内部信号／ＲＡＳが入
力され、入力端子１４に第３図(b)に示す相補信号ＲＡ
Ｓが入力される。ＮＯＴ回路１１ａ，１１ｂは相補信号
ＲＡＳを遅延し、第３図(c)に示す遅延信号ＲＡＳＤと
する。排他的論理和回路１２は、内部信号／ＲＡＳと遅
延信号ＲＡＳＤとの排他的論理和をとり、第３図(d)に
示すチャージポンプ信号φCP1を出力する。内部信号が
／ＣＡＳで相補信号がＣＡＳ信号の場合も同様な動作を
行ない、チャージポンプ信号φCP2を出力する。
なお、本実施例では、チャージポンプ信号発生回路が１
つであり、１サイクル当たり２回のパルスを発生する例
を示したが、さらに、チャージポンプ信号φCP1とその
相補信号とを同様なチャージポンプ信号発生回路に入力
すれば、その出力の周波数は、サイクル周波数の４倍と
なる。このようにチャージポンプ信号発生回路は、一般
に、入力信号の整数倍の周波数の信号を発生することが
可能である。
つであり、１サイクル当たり２回のパルスを発生する例
を示したが、さらに、チャージポンプ信号φCP1とその
相補信号とを同様なチャージポンプ信号発生回路に入力
すれば、その出力の周波数は、サイクル周波数の４倍と
なる。このようにチャージポンプ信号発生回路は、一般
に、入力信号の整数倍の周波数の信号を発生することが
可能である。
また本実施例においては、チャージポンプ信号の発生源
の信号は、外部入力信号サイクルに同期した信号を用い
る場合を示したが、これは外部入力信号によらない発振
器出力を用いる場合であってもよい。
の信号は、外部入力信号サイクルに同期した信号を用い
る場合を示したが、これは外部入力信号によらない発振
器出力を用いる場合であってもよい。
以上説明したように本発明は、チャージポンプ信号の周
波数を整数倍する増倍手段を設けることにより、この増
倍手段の出力によりチャージポンプを行なうようにした
ので、チャージポンプ能力を増大した基板電圧発生回路
を実現できる効果がある。
波数を整数倍する増倍手段を設けることにより、この増
倍手段の出力によりチャージポンプを行なうようにした
ので、チャージポンプ能力を増大した基板電圧発生回路
を実現できる効果がある。
第１図は本発明に係わる基板電圧発生回路の一実施例を
示す回路図、第２図は本回路を構成するチャージポンプ
信号発生回路の一実施例を示す回路図、第３図はそのチ
ャージポンプ信号発生回路の動作を説明するための動作
波形図、第４図は従来の基板電圧発生回路を示す回路
図、第５図はその動作を説明するための動作波形図であ
る。 ３……端子、４，５……キャパシタ、６ａ，６ｂ……チ
ャージポンプ信号発生回路、１１ａ，１１ｂ……ＮＯＴ
回路、１２……排他的論理和回路、１３，１４……入力
端子。
示す回路図、第２図は本回路を構成するチャージポンプ
信号発生回路の一実施例を示す回路図、第３図はそのチ
ャージポンプ信号発生回路の動作を説明するための動作
波形図、第４図は従来の基板電圧発生回路を示す回路
図、第５図はその動作を説明するための動作波形図であ
る。 ３……端子、４，５……キャパシタ、６ａ，６ｂ……チ
ャージポンプ信号発生回路、１１ａ，１１ｂ……ＮＯＴ
回路、１２……排他的論理和回路、１３，１４……入力
端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 熊野谷 正樹 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 堂阪 勝己 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 宮武 秀司 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内
Claims (3)
- 【請求項１】チャージポンプ用キャパシタを駆動するた
めのチャージポンプ信号を発生する基板電圧発生回路に
おいて、前記チャージポンプ信号の周波数を整数倍する
増倍手段を備え、この増倍手段の出力によりチャージポ
ンプを行なうことを特徴とする基板電圧発生回路。 - 【請求項２】チャージポンプ信号は，外部入力信号サイ
クルに同期した信号であることを特徴とする特許請求の
範囲第１項記載の基板電圧発生回路。 - 【請求項３】増倍手段は，外部入力信号に同期した信号
とその遅延信号との排他的論理和をとることにより原信
号の２倍の周波数のチャージポンプ信号を発生すること
を特徴とする特許請求の範囲第１項記載の基板電圧発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033786A JPH0658943B2 (ja) | 1985-02-21 | 1985-02-21 | 基板電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033786A JPH0658943B2 (ja) | 1985-02-21 | 1985-02-21 | 基板電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61193475A JPS61193475A (ja) | 1986-08-27 |
| JPH0658943B2 true JPH0658943B2 (ja) | 1994-08-03 |
Family
ID=12396152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60033786A Expired - Lifetime JPH0658943B2 (ja) | 1985-02-21 | 1985-02-21 | 基板電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658943B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4883976A (en) * | 1987-12-02 | 1989-11-28 | Xicor, Inc. | Low power dual-mode CMOS bias voltage generator |
| JPH0278904A (ja) * | 1988-09-14 | 1990-03-19 | Toupure Kk | 回転形工具の測定方法 |
| JPH04170062A (ja) * | 1990-11-02 | 1992-06-17 | Nec Ic Microcomput Syst Ltd | 基板電位発生回路 |
-
1985
- 1985-02-21 JP JP60033786A patent/JPH0658943B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61193475A (ja) | 1986-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154088A (en) | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit | |
| US4455628A (en) | Substrate bias generating circuit | |
| KR950002726B1 (ko) | 기판전압 발생기의 전하 펌프 회로 | |
| JPS5911662A (ja) | オンチツプ・バイアス発生器 | |
| KR890005159B1 (ko) | 백 바이어스 전압 발생기 | |
| JP2548908B2 (ja) | 昇圧回路 | |
| JPH0324092B2 (ja) | ||
| JPH0658943B2 (ja) | 基板電圧発生回路 | |
| JPS61117859A (ja) | 基板ポンプ回路 | |
| JPH04355666A (ja) | 高電圧発生回路 | |
| JPS59147524A (ja) | パルス発生回路 | |
| JP3477097B2 (ja) | 集積回路装置 | |
| JPH0677781A (ja) | 発振回路 | |
| JPS5962215A (ja) | 電圧制御発振回路 | |
| KR0118634Y1 (ko) | 주파수 체배기 | |
| JP3396555B2 (ja) | 半導体ポンプ回路 | |
| JPH0799625B2 (ja) | 基板バイアス電圧発生器 | |
| JPH0216043B2 (ja) | ||
| JPS6090410A (ja) | 波形スライス回路 | |
| SU366556A1 (ru) | Генератор мощных коротких импульсов | |
| JPH03141668A (ja) | 基板電位発生装置 | |
| JP2000299990A (ja) | パルス発生回路 | |
| JPH11194142A (ja) | ピークホールド回路 | |
| JPH01300710A (ja) | 逓倍回路 | |
| JPH02126718A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |