JPH0656841U - 表面実装形ｃｐｕ回路基板 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 基板の表面実装形ＣＰＵの取り外しと半田付
けを要することなく、プログラム開発あるいはメンテナ
ンスを行うことができるようにする。 【構成】 ＣＰＵにはホールド要求入力端子への入力に
よりホールド状態になるものを用い、ホールド状態のと
きにおいても動作状態にある信号の出力側にコントロー
ルゲート付きのバスバッファ回路２を接続し、このバス
バッファ回路はコントロールゲートに入力したときに、
その出力信号がハイインピーダンスとなるものであり、
前記表面実装形ＣＰＵの電源、ホールド要求入力端子、
前記バスバッフア回路のコントロールゲート、及びＣＰ
Ｕとバスバッフア回路の出力端子側にそれぞれ結線され
たコネクタを設け、前記表面実装形のＣＰＵと同等の機
能を有するリード挿入形のＣＰＵ５を備えたアダプタ基
板を前記コネクタに接続する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、表面実装形のＣＰＵが半田付けされている回路基板に関する。

【０００２】

【従来の技術】

近年、装置の小形化やコストダウンのため、リード挿入形（パッケージのリー ドをプリント配線基板などのスルーホールに挿入して半田付け実装するタイプ） のＩＣ（集積回路）から、同一機能を有する表面実装形（配線基板などの表面に 平面的に直接半田付け実装するタイプ）のＩＣの採用が増えてきており、装置の 主制御を行うＣＰＵにも、表面実装形の採用が増えている。図１は、リード挿入 形のＣＰＵの例を示す。図２は、表面実装形のＣＰＵの例を示す。

【０００３】 ところで、ＣＰＵ基板を用いてプログラムの開発やシステムのメンテナンスの ための解析をするには、通常ＩＣＥ（ In Sircuit Emulator) とよばれるツール を使用するのが一般的である。このＩＣＥの使用を可能にするためには、使用さ れているＣＰＵと同一のピン配列形状を有するＩＣＥプローブを、実使用状態で ＣＰＵが実装されている箇所に、実ＣＰＵの代わりに挿入する必要がある。

【０００４】 しかしながら、ＩＣＥプローブは、標準的にはリード挿入形ＣＰＵ用に製作さ れているので、フラットパッケージである表面実装形ＣＰＵを採用した場合は、 これに直接使用しうるＩＣＥプローブがないのが現状である。

【０００５】 そこで、従来は、次のような方法が一般的に取られている。 （一）表面実装形ＣＰＵと同機能を有するリード挿入形ＣＰＵのピン配列に対応 するパターン配列を設計製作し、これに合うＣＰＵソケットを装着し、このＣＰ Ｕソケットに標準ＩＣＥプローブを接続してプログラム開発又はメンテナンスな どを行っている。そして、量産時に表面実装形のパターン配列によりＣＰＵ基板 を製作している。 （二）図３に示すように、最初から表面実装形ＣＰＵ３１のパターン配列により 本体基板Ａを製作し、ＣＰＵ３１の全信号を外部にコネクタ３２₁ 〜３２₄ を介 して取出す形態とし、リード挿入形ＣＰＵを実装しうるＣＰＵソケット３３を設 けた形態のアダプタ基板Ｂを用意し、前記本体基板ＡにＣＰＵ３１を実装せずに 、ソケット３３にリード挿入形ＣＰＵ（図示せず）を実装したアダプタ基板Ｂを コネクタ３４₁ 〜３４₄ により本体基板Ａに接続して、プログラム開発をしたり 、あるいはＣＰＵ３１を実装し、アダプタ基板Ｂの前記ＣＰＵソケット３３にプ ロローブを接続して、ＩＣＥを使用可能としている。

【０００６】

【解決しようとする技術課題】

上記（一）の方法は、ＣＰＵ回路基板を、プログラム開発時用と、量産時用と の２種類必要とするので、コストアップになる欠点がある。また、量産時にはＣ ＰＵ回路基板単位にＩＣＥが使用できないなど、トラブル発生時点でのＣＰＵ周 りの解析を行うメンテナンス性に問題があった。

【０００７】 また、上記（二）の方法は、アダプタ基板Ｂ上のリード挿入形ＣＰＵと本体基 板Ａ上の表面実装形ＣＰＵ３１の信号の衝突を避けるために、メンテナンス時に おいては、本体基板上の表面実装形ＣＰＵ３１を取り外し、メンテナンス終了時 に再び半田付けしなればならないので、作業性が悪いという問題があった。

【０００８】 本考案は、上記の問題点に鑑み、表面実装形ＣＰＵを半田付け実装した本体基 板に、リード挿入形ＣＰＵを実装したアダプタ基板を、コネクタで簡単に接続す るだけで、すなわち、本体基板の表面実装形ＣＰＵの取り外しと再度半田付けす る必要なしに、プログラム開発あるいはメンテナンスを行うことができるように した表面実装形ＣＰＵを搭載した回路基板を提供することを目的とする。

【０００９】

【課題を解決するための手段】

上記の目的を達成するため、本考案に係る表面実装形ＣＰＵ回路基板は、ＣＰ Ｕにはホールド要求入力端子への入力によりホールド状態になるものを用い、ホ ールド状態のときにおいても動作状態にある信号の出力側にコントロールゲート 付きのバスバッファ回路を接続し、このバスバッファ回路はコントロールゲート に入力したときに、その出力信号がハイインピーダンスとなるものであり、前記 表面実装形ＣＰＵの電源、ホールド要求入力端子、前記バスバッフア回路のコン トロールゲート、及びＣＰＵとバスバッフア回路の出力端子側にそれぞれ結線さ れたコネクタを設け、前記表面実装形のＣＰＵと同等の機能を有するリード挿入 形のＣＰＵを備えたアダプタ基板を前記コネクタに接続した場合に、前記リード 挿入形ＣＰＵに前記電源が供給されるとともに、前記ホールド要求入力端子と前 記バスバッファ回路のコントロールゲートにそれぞれ入力するようにしたことを 特徴としている。

【００１０】

【作用】

外部装置であるアダプタ基板が本体基板にコネクタを介して接続されていない 時は、本体基板に半田付けされている表面実装形ＣＰＵがホールド状態とならな いので、ＣＰＵ本来の動作が可能である。

【００１１】 アダプタ基板がコネクタを介して本体基板に接続された時は、アダプタ基板を 介して、本体基板に半田付けされている表面実装形ＣＰＵのホールド要求入力端 子及びバスバッファ回路のコントロールゲートに入力され、そのＣＰＵの全出力 信号がハイインピーダンスとされる。また、本体基板のＣＰＵの全入力信号も、 アダプタ基板に接続されるので、アダプタ基板に搭載されているＣＰＵ側からの 制御が可能になる。つまり、アダプタ基板の接続により本体基板のＣＰＵに代わ って、アダプタ基板のＣＰＵを外部接続装置に接続させてプログラム開発をした り、あるいは、アダプタ基板のリード挿入形ＣＰＵに代えてプローブを接続して ＩＣＥ使用によりメンテナンスを行うことができる。

【００１２】

【実施例】

次に、図４の図面に基づいて本考案の実施例について説明する。

【００１３】 図４において、一点鎖線の枠で示されたＢＥの部分は、アダプタ基板であり、 それ以外の部分ＡＥは本体基板である。本体基板ＡＥは、表面実装形のＣＰＵ１ と、バスバッファ回路２を有している。ＣＰＵ１は、ホールド要求入力端子１１ を有して、そのホールド要求入力端子１１に入力された時は、ホールド状態とな って、出力信号ｓａ，…がハイインピーダンスとなるものである。しかし、ホー ルド状態でも、ハイインピーダンスにならない出力信号ｓｂもある。このような 信号には、リセット信号やクロック信号等がある。この考案では、このような、 ホールド状態でも一部動作している信号の出力側に、バスバッファ回路２を接続 している。このバスバッファ回路は、コントロールゲート２１を有しており、こ のコントロールゲートにハイレベルの制御信号ｓｃが入力しない状態のときは、 ＣＰＵ１からの信号ｓｂをそのままＣＰＵバス３に出力するが、ハイレベルの制 御信号が入力している状態のときは、ＣＰＵ１からの信号ｓｂを出力させない機 能を有するものである。バスバッファ回路２のコントロールゲート２１は、抵抗 器２２を介して接地されている。

【００１４】 そして、この考案では、本体基板ＡＥに、外部装置であるアダプタ基板ＢＥを 接続するためのコネクタ４₁ ，４₂ を備えている。コネクタ４₁ は、本体基板Ａ Ｅの電源Ｄ_CC、ＣＰＵ１のホール要求入力端子１１、バスバッファ回路２のコン トロールゲート２１及び、本体基板ＡＥのＣＰＵ１及びバスバッファ回路２の各 出力線とそれぞれ接続されている。

【００１５】 アダプタ基板ＢＥは、本体基板ＡＥの表面実装形ＣＰＵ１と同一機能を有する リード挿入形ＣＰＵ５を装着したものであり、そのＣＰＵの電源側に接続された コネクタ６₁ 、ＣＰＵ５の出力端子に接続されたコネクタ６₂ を有している。従 って、アダプタ基板ＢＥは、コネクタ６₁ ，６₂ を介して本体基板ＡＥと着脱可 能である。

【００１６】 通常は、本体基板ＡＥはアダプタ基板ＢＥには接続されていない。この状態で は、抵抗器２２によりバスバッファ回路２のコントロールゲート２１の制御信号 ｓｃがローレベル（Ｌ）になっているので、ＣＰＵ１は非ホールド状態にあり、 また、バスバッファ回路２は導通状態となっているので、ＣＰＵ１の全出力信号 ｓａ，ｓｂがＣＰＵバス３と接続され、本体基板ＡＥのＣＰＵ１が通常の運用モ ードで稼動される。

【００１７】 これに対して、メンテナンス時に、アダプタ基板ＢＥの各コネクタ６₁ ，６ 2 を本体基板ＡＥの各コネクタ４₁ ，４₂ に接続したときは、本体基板の電源Ｖ CCがコネクタ４₁ ，６₁ を介してアダプタ基板ＢＥのＣＰＵ５に与えられるとと もに、このアダプタ基板を折り返して、本体基板ＡＥのＣＰＵ１のホールド要求 入力端子１１にホールド要求信号が与えられ、かつ、バスバッファ回路２のコン トロールゲート２１の制御信号ｓｃがハイレベルとなる。これにより、本体基板 のＣＰＵ１はホールド状態となり、大部分の信号ｓａはハイインピーダンスとな る。ＣＰＵ１がホールド状態でも、リセット信号やクロック信号などの動作して いる信号ｓｂはバスバッファ回路２が不導通状態にあるので、結局、全てのバス ライン３はアダプタ基板ＢＥ上のＣＰＵ５のみに接続されたこととなる。

【００１８】 従って、アダプタ基板ＢＥの接続により、自動的に、本体基板ＡＥの表面実装 形ＣＰＵ１に代わって、アダプタ基板上のリード挿入形ＣＰＵ５が稼動されるこ ととなり、外部接続装置との間でプログラム開発が可能になる。また、アダプタ 基板ＢＥのＣＰＵのソケットにＩＣＥプローブを接続することにより、本体基板 ＡＥの外部接続装置のメンテナンスを行うことができる。

【００１９】

【考案の効果】

上記のように、本考案に係る表面実装形ＣＰＵ基板回路においては、本体基板 のコネクタにアダプタ基板を接続することによりホールド状態になるとともに、 バスバッファ回路が非導通状態になるようにし、かつ、アダプタ基板のＣＰＵが 本体基板の電源及び全入出力バスに接続されるようにしたので、表面実装形ＣＰ Ｕが半田付けされたままで、アダプタ基板を接続するだけで、稼動するＣＰＵを アダプタ基板側に切り替えることができから、アダプタ基板を用意するだけで、 何時でもＩＣＥを使用してメンテナンスを容易迅速に行うことができる。

【００２０】 また、プログラム開発時用ＣＰＵと、量産時用ＣＰＵとを同一のものとするこ とができ、従って、コスト低減の効果が得られる。また、メンテナンス時に、Ｃ ＰＵの取り外し及び再半田付けとが不要であるので、作業性が格段に向上される 。さらに、本体基板にはバスバッファ回路と抵抗器を追加するだけで済むので、 表面実装形ＣＰＵがリード挿入形ＣＰＵに比し安価である利点を活用することが でき、保守性に優れたＣＰＵ基板を提供することができる。

【図面の簡単な説明】

【図１】リード挿入形ＩＣの一例を示す斜視図である。

【図２】表面実装形ＩＣの一例を示す斜視図である。

【図３】表面実装形ＣＰＵに対する従来のプログラム開
発又はメンテナンス方法の一例を示す斜視図である。

【図４】本考案の回路基板の構成を示す回路図である。

【符号の説明】

ＡＥ 本体基板 １ 表面実装形ＣＰＵ １１ ホールド要求入力端子 ２ バスバッファ回路 ２１ コントロールゲート ３ ＣＰＵバス ４1,４2 コネクタ ＢＥ アダプタ基板 ５ リード挿入形ＣＰＵ ６1 ，６2 コネクタ

───────────────────────────────────────────────────── フロントページの続き (72)考案者 伊藤 修 岩手県花巻市城内４番３号 株式会社新興 製作所内 (72)考案者 鈴木 雅彦 神奈川県横浜市港北区綱島東４丁目３番１ 号 松下通信工業株式会社内 (72)考案者 斎木 一秀 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)考案者 保里 房生 静岡県田方郡大仁町大仁570番地 東京電 気株式会社大仁工場内

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 表面実装形ＣＰＵが搭載された回路基板
   において、 （イ）前記ＣＰＵにはホールド要求入力端子への入力に
   よりホールド状態になるものを用い、 （ロ）ホールド状態のときにおいても動作状態にある信
   号の出力側にコントロールゲート付きのバスバッファ回
   路を接続し、このバスバッファ回路はコントロールゲー
   トに入力したときに、その出力信号がハイインピーダン
   スとなるものであり、 （ハ）前記表面実装形ＣＰＵの電源、ホールド要求入力
   端子、前記バスバッフア回路のコントロールゲート、及
   びＣＰＵとバスバッフア回路の出力端子側にそれぞれ結
   線されたコネクタを設け、 （ニ）前記表面実装形のＣＰＵと同等の機能を有するリ
   ード挿入形のＣＰＵを備えたアダプタ基板を前記コネク
   タに接続した場合に、前記リード挿入形ＣＰＵに前記電
   源が供給されるとともに、前記ホールド要求入力端子と
   前記バスバッファ回路のコントロールゲートにそれぞれ
   入力するようにしたことを特徴とする表面実装形ＣＰＵ
   回路基板。