JPH05297994A - Ｃｐｕ回路 - Google Patents
Ｃｐｕ回路Info
- Publication number
- JPH05297994A JPH05297994A JP4126670A JP12667092A JPH05297994A JP H05297994 A JPH05297994 A JP H05297994A JP 4126670 A JP4126670 A JP 4126670A JP 12667092 A JP12667092 A JP 12667092A JP H05297994 A JPH05297994 A JP H05297994A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- circuit
- connector
- bus
- ice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 ＣＰＵを回路基板等に実装したままＩＣＥ
（イン サーキット エミュレータ）の使用を可能にし
たＣＰＵ回路を得る。 【構成】 回路基板に実装したＣＰＵ１，装置内回路１
２，及びＩＣＥ１４が接続されるコネクタ２を相互にバ
ス５〜８で接続するともに、このバスを制御するための
信号ライン９，１０をセレクタ３，４によってＣＰＵ１
とコネクタ２とで選択的に切り替え、かつコネクタ２に
切り替えたときにＣＰＵ１が装置内回路から電気的に切
り離されるように信号ライン９，１０の状態を設定す
る。
（イン サーキット エミュレータ）の使用を可能にし
たＣＰＵ回路を得る。 【構成】 回路基板に実装したＣＰＵ１，装置内回路１
２，及びＩＣＥ１４が接続されるコネクタ２を相互にバ
ス５〜８で接続するともに、このバスを制御するための
信号ライン９，１０をセレクタ３，４によってＣＰＵ１
とコネクタ２とで選択的に切り替え、かつコネクタ２に
切り替えたときにＣＰＵ１が装置内回路から電気的に切
り離されるように信号ライン９，１０の状態を設定す
る。
Description
【０００１】
【産業上の利用分野】本発明はＣＰＵを用いた回路に関
し、特に自動実装による量産を目的としたＱＦＰパッケ
ージのＣＰＵを使用する回路に関する。
し、特に自動実装による量産を目的としたＱＦＰパッケ
ージのＣＰＵを使用する回路に関する。
【０００２】
【従来の技術】従来のＣＰＵを用いた回路では修理及び
ソフトウェアデバック時にＩＣＥを使用できるようにＣ
ＰＵを直接プリント基板に取付けるのではなく、ＩＣソ
ケットを使用してそこにＰＧＡもしくはＰＬＣＣパッケ
ージのＣＰＵを実装していた。又、製造コストを抑える
ためにＱＦＰパッケージのＣＰＵを直接プリント基板に
取付ける回路構成にした時は、一度ＣＰＵを取外して変
換用のＩＣソケットを取付け、それにＩＣＥのプローブ
を装着していた。
ソフトウェアデバック時にＩＣＥを使用できるようにＣ
ＰＵを直接プリント基板に取付けるのではなく、ＩＣソ
ケットを使用してそこにＰＧＡもしくはＰＬＣＣパッケ
ージのＣＰＵを実装していた。又、製造コストを抑える
ためにＱＦＰパッケージのＣＰＵを直接プリント基板に
取付ける回路構成にした時は、一度ＣＰＵを取外して変
換用のＩＣソケットを取付け、それにＩＣＥのプローブ
を装着していた。
【０００３】
【発明が解決しようとする課題】上述した従来のＩＣソ
ケットを用い、そこにＣＰＵを実装する構成では、ＣＰ
Ｕが自動実装にならず後付けになるため、部品実装，部
品管理等の手間が二重になり、コストがかかるという問
題がある。又、コストを抑えるためにＱＦＰパッケージ
のＣＰＵを用いプリント基板に直接半田付けする手段で
は、不具合のために修理を行う際にＩＣＥを使用するこ
とができず、修理に時間がかかるという問題がある。本
発明の目的は、ＣＰＵを実装したままＩＣＥの使用を可
能にしたＣＰＵ回路を提供することにある。
ケットを用い、そこにＣＰＵを実装する構成では、ＣＰ
Ｕが自動実装にならず後付けになるため、部品実装，部
品管理等の手間が二重になり、コストがかかるという問
題がある。又、コストを抑えるためにＱＦＰパッケージ
のＣＰＵを用いプリント基板に直接半田付けする手段で
は、不具合のために修理を行う際にＩＣＥを使用するこ
とができず、修理に時間がかかるという問題がある。本
発明の目的は、ＣＰＵを実装したままＩＣＥの使用を可
能にしたＣＰＵ回路を提供することにある。
【０００４】
【課題を解決するための手段】本発明は、回路基板に実
装したＣＰＵ，装置内回路，及びＩＣＥが接続されるコ
ネクタを相互にバス接続するともに、このバスを制御す
るための信号ラインを前記ＣＰＵ，装置内回路，コネク
タ間に延設し、かつ装置内回路に接続される信号ライン
をセレクタによってＣＰＵとコネクタとで選択的に切り
替え、かつコネクタ側に切り替えたときにＣＰＵが装置
内回路から電気的に切り離されるように信号ラインの状
態を設定する。信号ラインとして、バスホールドリクエ
ストとアドレスストルーブが適用される。
装したＣＰＵ，装置内回路，及びＩＣＥが接続されるコ
ネクタを相互にバス接続するともに、このバスを制御す
るための信号ラインを前記ＣＰＵ，装置内回路，コネク
タ間に延設し、かつ装置内回路に接続される信号ライン
をセレクタによってＣＰＵとコネクタとで選択的に切り
替え、かつコネクタ側に切り替えたときにＣＰＵが装置
内回路から電気的に切り離されるように信号ラインの状
態を設定する。信号ラインとして、バスホールドリクエ
ストとアドレスストルーブが適用される。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の回路図である。ＣＰＵ１
と装置内回路１２は、アドレスバス５，データバス６，
制御系バス７，割込みバス８で接続されるが、これらの
バスは同時にコネクタ２に接続されている。前記アドレ
スバス５，データバス６，制御系バス７はＣＰＵ１にバ
スホールドリクエスト（ＨＬＤＲＱ）９のホールド要求
レベルが入力され、それが許可されるとハイインピーダ
ンスとなり、ＣＰＵ１と電気的に切り放される。その
時、アドレスストルーブ（ＡＳＴＢ）１０はローレベル
固定となる。
る。図１は本発明の一実施例の回路図である。ＣＰＵ１
と装置内回路１２は、アドレスバス５，データバス６，
制御系バス７，割込みバス８で接続されるが、これらの
バスは同時にコネクタ２に接続されている。前記アドレ
スバス５，データバス６，制御系バス７はＣＰＵ１にバ
スホールドリクエスト（ＨＬＤＲＱ）９のホールド要求
レベルが入力され、それが許可されるとハイインピーダ
ンスとなり、ＣＰＵ１と電気的に切り放される。その
時、アドレスストルーブ（ＡＳＴＢ）１０はローレベル
固定となる。
【０００６】そして、バスホールドリクエスト９にセレ
クタ３を、アドレスストルーブ１０にセレクタ４をそれ
ぞれ介挿し、これらセレクタ３，４の切り換えにより、
通常はＣＰＵ１をバスホールドリクエスト９とアドレス
ストルーブ１０により装置内回路１２に接続し、ＩＣＥ
１４を使用する時には前記コネクタ２に接続するように
している。このコネクタ２にはプローブ１３によりＩＣ
Ｅ１４が接続される。又、ＣＰＵ１とコネクタ２に基準
クロック用発振器１１が接続される。
クタ３を、アドレスストルーブ１０にセレクタ４をそれ
ぞれ介挿し、これらセレクタ３，４の切り換えにより、
通常はＣＰＵ１をバスホールドリクエスト９とアドレス
ストルーブ１０により装置内回路１２に接続し、ＩＣＥ
１４を使用する時には前記コネクタ２に接続するように
している。このコネクタ２にはプローブ１３によりＩＣ
Ｅ１４が接続される。又、ＣＰＵ１とコネクタ２に基準
クロック用発振器１１が接続される。
【０００７】このＣＰＵ回路によれば、ＩＣＥ１４を使
用する際には、セレクタ３，４によりバスホールドリク
エスト９とアドレスストルーブ１０をそれぞれ装置内回
路１２とコネクタ２で接続し、ＣＰＵ１に接続されるバ
スホールドリクエスト９はホールド要求レベル固定、ア
ドレスストルーブ１０は開放となるように切替えを行
う。これにより、ＣＰＵ１は装置内回路１２とは電気的
に切り放されて動作を止めるため、ＩＣＥ１４からプロ
ーブ１３を介して装置内回路１２を動作させることが可
能となる。即ち、ＣＰＵを装置に実装したまま装置から
電気的に切り放してＩＣＥを動作させることが可能とな
り、ＩＣソケットを用いた実装が不要となる。
用する際には、セレクタ３，４によりバスホールドリク
エスト９とアドレスストルーブ１０をそれぞれ装置内回
路１２とコネクタ２で接続し、ＣＰＵ１に接続されるバ
スホールドリクエスト９はホールド要求レベル固定、ア
ドレスストルーブ１０は開放となるように切替えを行
う。これにより、ＣＰＵ１は装置内回路１２とは電気的
に切り放されて動作を止めるため、ＩＣＥ１４からプロ
ーブ１３を介して装置内回路１２を動作させることが可
能となる。即ち、ＣＰＵを装置に実装したまま装置から
電気的に切り放してＩＣＥを動作させることが可能とな
り、ＩＣソケットを用いた実装が不要となる。
【０００８】
【発明の効果】以上説明したように本発明は、ＣＰＵを
装置に実装したまま装置から電気的に切り放し、ＩＣＥ
を動作させることが可能となる。これにより、ＩＣソケ
ットを実装し、これにＣＰＵを後付けすることが不要と
なり、製造コスト，部品管理コストを低減することがで
きる効果がある。又、ＣＰＵを直接プリント基板に実装
した場合でも、修理，検査時にＩＣＥが使用でき、効率
を改善する効果がある。
装置に実装したまま装置から電気的に切り放し、ＩＣＥ
を動作させることが可能となる。これにより、ＩＣソケ
ットを実装し、これにＣＰＵを後付けすることが不要と
なり、製造コスト，部品管理コストを低減することがで
きる効果がある。又、ＣＰＵを直接プリント基板に実装
した場合でも、修理，検査時にＩＣＥが使用でき、効率
を改善する効果がある。
【図１】本発明のＣＰＵ回路の一実施例の回路図であ
る。
る。
１ ＣＰＵ ２ コネクタ ３，４ セレクタ ５ アドレスバス ６ データバス ７ 制御系バス ８ 割込バス ９ ＨＬＤＲＱ（バスホールドリクエスト） １０ ＡＳＴＢ（アドレスストルーブ） １１ 基準クロック発振器 １２ 装置内回路 １３ プローブ １４ ＩＣＥ（イン サーキット エミュレータ）
Claims (2)
- 【請求項１】 回路基板に実装したＣＰＵ，装置内回
路，及びＩＣＥ（インサーキットエミュレータ）が接続
されるコネクタを相互にバス接続するともに、このバス
を制御するための信号ラインを前記ＣＰＵ，装置内回
路，コネクタ間に延設し、かつ装置内回路に接続される
信号ラインをセレクタによってＣＰＵとコネクタとで選
択的に切り替え、かつコネクタ側に切り替えたときにＣ
ＰＵが装置内回路から電気的に切り離されるように信号
ラインの状態を設定することを特徴とするＣＰＵ回路。 - 【請求項２】 信号ラインは、バスホールドリクエスト
とアドレスストルーブである請求項１のＣＰＵ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4126670A JPH05297994A (ja) | 1992-04-21 | 1992-04-21 | Ｃｐｕ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4126670A JPH05297994A (ja) | 1992-04-21 | 1992-04-21 | Ｃｐｕ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05297994A true JPH05297994A (ja) | 1993-11-12 |
Family
ID=14940961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4126670A Pending JPH05297994A (ja) | 1992-04-21 | 1992-04-21 | Ｃｐｕ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05297994A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10269101A (ja) * | 1997-03-27 | 1998-10-09 | Nec Corp | マイクロコンピュータのプログラム開発方法及びその方法に用いられるマイコン並びにデバッグ装置 |
-
1992
- 1992-04-21 JP JP4126670A patent/JPH05297994A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10269101A (ja) * | 1997-03-27 | 1998-10-09 | Nec Corp | マイクロコンピュータのプログラム開発方法及びその方法に用いられるマイコン並びにデバッグ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4084869A (en) | Interconnector for integrated circuit package | |
| US6771088B2 (en) | Method and apparatus for testing semiconductor devices using the back side of a circuit board | |
| US6263305B1 (en) | Software development supporting system and ROM emulation apparatus | |
| JPH05297994A (ja) | Ｃｐｕ回路 | |
| KR100393717B1 (ko) | 업그레이드 디바이스의 설치 시 그래픽 디바이스를디스에이블링하는 방법 및 장치 | |
| JP2959542B2 (ja) | 半導体装置 | |
| JPH11161524A (ja) | バス制御方式 | |
| JPS62120547A (ja) | インサ−キツトエミユレ−タ接続方式 | |
| CN210955087U (zh) | 调试板与产品板互连调试装置 | |
| JPH04238278A (ja) | 半導体装置 | |
| KR20010076665A (ko) | 디지털 티브이의 이더넷 장치 | |
| JPH0653372A (ja) | 機能モジュールの実装構造 | |
| JPH1140913A (ja) | 階層構造を有するプリント基板 | |
| JPS6379143A (ja) | マイクロコンピユ−タの接続装置 | |
| JP2600700Y2 (ja) | サーマルヘッド | |
| JPS58771A (ja) | Ｌｓｉソケツト搭載プリント板の試験方法 | |
| JPS598997B2 (ja) | 回路増設方式 | |
| JPH0656841U (ja) | 表面実装形ｃｐｕ回路基板 | |
| JP2001051865A (ja) | 電子制御装置の検査方法 | |
| JPS61181975A (ja) | モジユ−ル型集積回路装置 | |
| JPH11306128A (ja) | ゲーム機用拡張インターフェース | |
| JPS6329273A (ja) | バ−ンイン基板 | |
| JPH06282665A (ja) | Ｃｐｕエミュレータの接続構造およびこれに適用されるｃｐｕエミュレータのプローブ | |
| JPH07319723A (ja) | マイクロコンピュータシステム | |
| JPH04288631A (ja) | エミュレーションテスタの接続装置 |