JPH0654913B2 - 状伝送路の競合制御方法 - Google Patents
状伝送路の競合制御方法Info
- Publication number
- JPH0654913B2 JPH0654913B2 JP61242960A JP24296086A JPH0654913B2 JP H0654913 B2 JPH0654913 B2 JP H0654913B2 JP 61242960 A JP61242960 A JP 61242960A JP 24296086 A JP24296086 A JP 24296086A JP H0654913 B2 JPH0654913 B2 JP H0654913B2
- Authority
- JP
- Japan
- Prior art keywords
- control station
- master
- priority
- bit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、唯一のマスタ制御ステーションにより集中制
御される伝送路システムに係り、特に、複数の制御ステ
ーションの中からマスタ制御ステーションを迅速かつ確
実に決定する競合制御方法に関するものである。
御される伝送路システムに係り、特に、複数の制御ステ
ーションの中からマスタ制御ステーションを迅速かつ確
実に決定する競合制御方法に関するものである。
［従来の技術］ 複数の制御ステーションを含む伝送システムのマスタ制
御ステーションを唯一に決定する伝送路の競合制御方法
の従来例としては、ＩＥＥＥ標準８０２．４トークンパ
ッシングバスのアクセス方法および物理層仕様，ドラフ
トＥ（１９８３年９月）がある。
御ステーションを唯一に決定する伝送路の競合制御方法
の従来例としては、ＩＥＥＥ標準８０２．４トークンパ
ッシングバスのアクセス方法および物理層仕様，ドラフ
トＥ（１９８３年９月）がある。
この従来例においては、各制御ステーションが固有の優
先度情報を付加した競合信号を送出する。
先度情報を付加した競合信号を送出する。
競合信号を受信した制御ステーションは、受信した競合
信号内優先度情報と当該制御ステーション固有のすなわ
ち自らの優先度情報とを比較し、 （１）自らの優先度（優先コード）＞受信競合信号内優
先度であれば、受信競合信号をそれよりも下流に流さな
い。
信号内優先度情報と当該制御ステーション固有のすなわ
ち自らの優先度情報とを比較し、 （１）自らの優先度（優先コード）＞受信競合信号内優
先度であれば、受信競合信号をそれよりも下流に流さな
い。
（２）自らの優先度＜受信競合信号内優先度であれば、
自らの優先度情報を受信競合信号内優先度情報として書
換え、競合信号を下流に送出する。
自らの優先度情報を受信競合信号内優先度情報として書
換え、競合信号を下流に送出する。
（３）自らの優先度＝受信競合信号内優先度であれば、
自ら送出した競合信号が一巡したものと判断する。
自ら送出した競合信号が一巡したものと判断する。
このような比較判断方式により、自ら送出した競合信号
が一巡した制御ステーションが、マスタ権（網構成制御
権）を獲得し、優先度の低い制御ステーションは、高い
制御ステーションに制御権を譲るようになっている。
が一巡した制御ステーションが、マスタ権（網構成制御
権）を獲得し、優先度の低い制御ステーションは、高い
制御ステーションに制御権を譲るようになっている。
しかし、この従来方式は、マスタ制御ステーションが他
の制御ステーションにマスタ権を自由に移動させるこ
と、マスタ制御ステーションよりも高い優先度の制御ス
テーションが伝送システムに新たに加入した場合にマス
タ権が自動的にまたは意に反して新たな制御ステーショ
ンに移動してしまうこと等についての配慮を欠いてい
た。
の制御ステーションにマスタ権を自由に移動させるこ
と、マスタ制御ステーションよりも高い優先度の制御ス
テーションが伝送システムに新たに加入した場合にマス
タ権が自動的にまたは意に反して新たな制御ステーショ
ンに移動してしまうこと等についての配慮を欠いてい
た。
［発明が解決しようとする課題］ 上記従来技術においては、各制御ステーションに固有の
優先度情報のみを競合信号に付加して送出し、競合制御
を実行していたため、以下のような問題があった。
優先度情報のみを競合信号に付加して送出し、競合制御
を実行していたため、以下のような問題があった。
（ａ）競合制御により、優先度の最も高い制御ステーシ
ョンが固定的にマスタ権を獲得してしまうため、例えば
保守の時等において、伝送システム内の優先度の低い他
の制御ステーションにマスタ権を移動させ、この優先度
の低い制御ステーションの機能を確認することが不可能
であった。
ョンが固定的にマスタ権を獲得してしまうため、例えば
保守の時等において、伝送システム内の優先度の低い他
の制御ステーションにマスタ権を移動させ、この優先度
の低い制御ステーションの機能を確認することが不可能
であった。
（ｂ）伝送システムを構成しているマスタ制御ステーシ
ョンよりも優先度の高い制御ステーションが、障害回復
等により、網に新規加入した場合、マスタ権が新規加入
制御ステーションに移動してしまうので、旧マスタ制御
ステーションが持っていた伝送システム管理運営に必要
不可欠な各制御ステーションの情報を新規加入しマスタ
となった制御ステーションに再設定しなければならなか
った。したがって、伝送システムの集中管理が困難であ
った。
ョンよりも優先度の高い制御ステーションが、障害回復
等により、網に新規加入した場合、マスタ権が新規加入
制御ステーションに移動してしまうので、旧マスタ制御
ステーションが持っていた伝送システム管理運営に必要
不可欠な各制御ステーションの情報を新規加入しマスタ
となった制御ステーションに再設定しなければならなか
った。したがって、伝送システムの集中管理が困難であ
った。
なお、各制御ステーションの情報とは、各制御ステーシ
ョンのアドレスや各制御ステーションで発生したエラー
の統計情報等の重要な情報である。
ョンのアドレスや各制御ステーションで発生したエラー
の統計情報等の重要な情報である。
（ｃ）障害等により、一つの伝送システム内に複数のグ
ループが形成され、障害等の回復後、前記複数のグルー
プが結合する場合に、各グループのマスタ制御ステーシ
ョンはそれぞれに対等の優先度を持っていたことから、
結合後のマスタ制御ステーションが一義的には定まらな
いという欠点があった。
ループが形成され、障害等の回復後、前記複数のグルー
プが結合する場合に、各グループのマスタ制御ステーシ
ョンはそれぞれに対等の優先度を持っていたことから、
結合後のマスタ制御ステーションが一義的には定まらな
いという欠点があった。
（ｄ）マスタ制御ステーションと外部の上位ＣＰＵとの
間にインターフェース障害等の局部障害が発生した場
合、外部の上位ＣＰＵはマスタ制御ステーションの情報
収集が困難になってしまう。
間にインターフェース障害等の局部障害が発生した場
合、外部の上位ＣＰＵはマスタ制御ステーションの情報
収集が困難になってしまう。
そのような場合、保守作業の前に、他の制御ステーショ
ンにマスタ権を譲るために当該マスタ制御ステーション
の電源を切らなければならず、システム管理運営に必要
な情報が消えてしまうという問題があった。
ンにマスタ権を譲るために当該マスタ制御ステーション
の電源を切らなければならず、システム管理運営に必要
な情報が消えてしまうという問題があった。
本発明の目的は、指定した制御ステーションにマスタ権
を容易に移動しまたは保持できる伝送路の競合制御方法
を提供することである。
を容易に移動しまたは保持できる伝送路の競合制御方法
を提供することである。
［課題を解決するための手段］ 本発明は、上記目的を達成するために、複数の制御ステ
ーションが伝送路を介して接続され、各制御ステーショ
ンがマスタ権を確保する機能を有し、それぞれの制御ス
テーション固有の優先度情報の比較によりその内の唯一
の制御ステーションが前記マスタ権を確保しデータ伝送
と網構成とを集中管理するマスタ制御ステーションとし
て機能する伝送システムにおいて、複数の制御ステーシ
ョンの中から前記唯一のマスタ制御ステーションを決定
する際に、各制御ステーションが、前記マスタ権を確保
するための最高位優先度ビットと前記マスタ権を譲るた
めの最低位優先度ビットとを含む特権ビットをそれぞれ
固有の優先度情報に付加して競合信号を形成する機能を
有し、いずれかの特権ビットを付加した競合信号または
付加しない競合信号を送出し、それぞれ固有の優先度情
報の比較結果と特権ビットの有無とにより自らの優先度
が最も高いことを確認した制御ステーションが、唯一の
マスタ制御ステーションとなる伝送路の競合制御方法を
提案するものである。
ーションが伝送路を介して接続され、各制御ステーショ
ンがマスタ権を確保する機能を有し、それぞれの制御ス
テーション固有の優先度情報の比較によりその内の唯一
の制御ステーションが前記マスタ権を確保しデータ伝送
と網構成とを集中管理するマスタ制御ステーションとし
て機能する伝送システムにおいて、複数の制御ステーシ
ョンの中から前記唯一のマスタ制御ステーションを決定
する際に、各制御ステーションが、前記マスタ権を確保
するための最高位優先度ビットと前記マスタ権を譲るた
めの最低位優先度ビットとを含む特権ビットをそれぞれ
固有の優先度情報に付加して競合信号を形成する機能を
有し、いずれかの特権ビットを付加した競合信号または
付加しない競合信号を送出し、それぞれ固有の優先度情
報の比較結果と特権ビットの有無とにより自らの優先度
が最も高いことを確認した制御ステーションが、唯一の
マスタ制御ステーションとなる伝送路の競合制御方法を
提案するものである。
［作用］ 競合信号のマスタビットをオンすることにより、その競
合信号は最も優先度の高い優先度情報となり、スレーブ
ビットをオンすることにより、その競合信号は最も優先
度の低い優先度情報となる。
合信号は最も優先度の高い優先度情報となり、スレーブ
ビットをオンすることにより、その競合信号は最も優先
度の低い優先度情報となる。
したがって、この特権ビットを用いると、各制御ステー
ションの優先度を容易に変更できるので、従来の問題点
が以下のように解決される。
ションの優先度を容易に変更できるので、従来の問題点
が以下のように解決される。
（ａ）マスタ権を獲得する制御ステーションが固定的で
はなく容易に変えられるため、例えば保守の時等におい
て、伝送システム内に優先度の低い他の制御ステーショ
ンにマスタ権を移動させ、この優先度の低い制御ステー
ションの機能を確認することが可能となる。
はなく容易に変えられるため、例えば保守の時等におい
て、伝送システム内に優先度の低い他の制御ステーショ
ンにマスタ権を移動させ、この優先度の低い制御ステー
ションの機能を確認することが可能となる。
（ｂ）マスタ制御ステーションよりも優先度の高い制御
ステーションが、障害回復等により、網に新規加入した
場合でも、新規加入制御ステーションが特権ビットとし
てマスタビットを持っていなければ、マスタ権はこの新
規加入制御ステーションに移動することがなく、それま
でのマスタ制御ステーションが持っていた伝送システム
管理運営に必要不可欠な各制御ステーションの情報を新
規加入した制御ステーションに再設定する必要な無い。
したがって、伝送システムの集中管理が容易となる。
ステーションが、障害回復等により、網に新規加入した
場合でも、新規加入制御ステーションが特権ビットとし
てマスタビットを持っていなければ、マスタ権はこの新
規加入制御ステーションに移動することがなく、それま
でのマスタ制御ステーションが持っていた伝送システム
管理運営に必要不可欠な各制御ステーションの情報を新
規加入した制御ステーションに再設定する必要な無い。
したがって、伝送システムの集中管理が容易となる。
（ｃ）障害等により、一つの伝送システム内に複数のグ
ループが形成され、障害等の回復後、前記複数のグルー
プが結合する場合に、各グループのマスタ制御ステーシ
ョンのいずれかに特権ビットとしてマスタビットを保持
させ、かつ／または残りのグループのマスタ制御ステー
ションに特権ビットとしてスレーブビットを保持させれ
ば、マスタ制御ステーションが一義的に定まる。
ループが形成され、障害等の回復後、前記複数のグルー
プが結合する場合に、各グループのマスタ制御ステーシ
ョンのいずれかに特権ビットとしてマスタビットを保持
させ、かつ／または残りのグループのマスタ制御ステー
ションに特権ビットとしてスレーブビットを保持させれ
ば、マスタ制御ステーションが一義的に定まる。
（ｄ）マスタ制御ステーションと外部の上位ＣＰＵとの
間にインターフェース障害等の局部障害が発生した場合
でも、外部の上位ＣＰＵはマスタ制御ステーションの情
報を収集できる。
間にインターフェース障害等の局部障害が発生した場合
でも、外部の上位ＣＰＵはマスタ制御ステーションの情
報を収集できる。
そのような場合、保守作業の前に、他の制御ステーショ
ンにマスタ権を譲るために当該マスタ制御ステーション
の電源を切る必要は無く、マスタ制御ステーションおよ
び制御ステーションの特権ビットを書換えるだけで済
む。
ンにマスタ権を譲るために当該マスタ制御ステーション
の電源を切る必要は無く、マスタ制御ステーションおよ
び制御ステーションの特権ビットを書換えるだけで済
む。
したがって、システム管理運営に必要な情報の消失が防
止され、外部の上位ＣＰＵは他の制御ステーションを介
して前記インターフェース等の障害の原因を探ることが
可能である。
止され、外部の上位ＣＰＵは他の制御ステーションを介
して前記インターフェース等の障害の原因を探ることが
可能である。
［実施例］ 次に、図面を参照して、本発明の一実施例を説明する。
第４図は本発明の適用対象となるループ状伝送路システ
ムの全体構成の一例を示す系統図である。第４図におい
て、ループ状伝送路システムは、システムアベイラビリ
ティを向上させるために、伝送方向の異なる２組の伝送
路４，５で２重化されている。各制御ステーション７
は、上記の計算機６に接続されており、伝送制御部８
と、前記伝送路４，５にそれぞれ接続された受信回路９
および送信回路１０とを備えている。
ムの全体構成の一例を示す系統図である。第４図におい
て、ループ状伝送路システムは、システムアベイラビリ
ティを向上させるために、伝送方向の異なる２組の伝送
路４，５で２重化されている。各制御ステーション７
は、上記の計算機６に接続されており、伝送制御部８
と、前記伝送路４，５にそれぞれ接続された受信回路９
および送信回路１０とを備えている。
第５図は第４図伝送路システム内の制御ステーション７
のひとつの内部構成を示すブロック図である。制御ステ
ーション７は、前記受信回路９に接続された網構成コマ
ンド受信レジスタ７ａと、前記送信回路に接続された送
信データセレクタ７ｂと、網構成コマンド受信レジスタ
７ａの内容を記憶しそのまま次の制御ステーション７に
送信する場合に前記送信データセレクタ７ｂに出力する
網構成コマンド送信レジスタ７ｃと、受信伝送路を選択
する受信マルチプレクサ７ｄと、送信伝送路を選択する
送信マルチプレクサ７ｅと、指令やデータ等を格納する
ＲＡＭ７ｆと、制御プログラムを格納するＲＯＭ７ｇ
と、当該制御プログラムに従い制御ステーション７全体
の動作を制御するＭＰＵ７ｈとを含んでいる。
のひとつの内部構成を示すブロック図である。制御ステ
ーション７は、前記受信回路９に接続された網構成コマ
ンド受信レジスタ７ａと、前記送信回路に接続された送
信データセレクタ７ｂと、網構成コマンド受信レジスタ
７ａの内容を記憶しそのまま次の制御ステーション７に
送信する場合に前記送信データセレクタ７ｂに出力する
網構成コマンド送信レジスタ７ｃと、受信伝送路を選択
する受信マルチプレクサ７ｄと、送信伝送路を選択する
送信マルチプレクサ７ｅと、指令やデータ等を格納する
ＲＡＭ７ｆと、制御プログラムを格納するＲＯＭ７ｇ
と、当該制御プログラムに従い制御ステーション７全体
の動作を制御するＭＰＵ７ｈとを含んでいる。
第３図は競合信号のフォーマットの一例を示す図であ
る。ビット215〜28は、競合信号等の網構成コマンドの
区別をつけるための競合信号インジケータ３ａである。
網構成コマンドとは、ループの異常を検出したり、ルー
プの形態を変えることを指令する等の情報である。ビッ
ト27〜20の優先度情報３ｆは、優先度コード３ｅと本発
明で導入された特権ビット３ｂとに分けられる。特権ビ
ット３ｂは、さらに、最高位優先度ビット（マスタビッ
ト）３ｃと最低位優先度ビット（スレーブビット）３ｄ
とに分けて使用する。
る。ビット215〜28は、競合信号等の網構成コマンドの
区別をつけるための競合信号インジケータ３ａである。
網構成コマンドとは、ループの異常を検出したり、ルー
プの形態を変えることを指令する等の情報である。ビッ
ト27〜20の優先度情報３ｆは、優先度コード３ｅと本発
明で導入された特権ビット３ｂとに分けられる。特権ビ
ット３ｂは、さらに、最高位優先度ビット（マスタビッ
ト）３ｃと最低位優先度ビット（スレーブビット）３ｄ
とに分けて使用する。
第１図は本発明の伝送路の競合制御方法における競合信
号送出側の処理手順を示すフローチャートである。
号送出側の処理手順を示すフローチャートである。
この処理は、制御ステーションの電源投入時，複数ルー
プ結合時，他の制御ステーションからの競合信号受信時
に起動される。ＲＯＭ７ｇからプログラムを読み込んだ
ＭＰＵ７ｈは、まず、ＲＡＭ７ｆ内の自らの優先コード
格納エリアをゼロにクリアし、自らの優先コードを設定
する。優先コードとしては、各制御ステーションの個別
アドレスを用いることも可能である。
プ結合時，他の制御ステーションからの競合信号受信時
に起動される。ＲＯＭ７ｇからプログラムを読み込んだ
ＭＰＵ７ｈは、まず、ＲＡＭ７ｆ内の自らの優先コード
格納エリアをゼロにクリアし、自らの優先コードを設定
する。優先コードとしては、各制御ステーションの個別
アドレスを用いることも可能である。
次に、特権ビットのマスタ／スレーブビットにオン要求
があるか否かを判断する。この要求は、ハードウエア７
自身からの要求でもＣＰＵ６内のソフトウエアからの要
求でも良いし、また、マンマシンインターフェースを介
したオペレータのコンソール入力でも良い。自らの優先
コードの要求があった場合、マスタ／スレーブビットの
いずれかをオンにする。すなわち、マスタ／スレーブビ
ットが同時にオンとなることがないようになっている。
があるか否かを判断する。この要求は、ハードウエア７
自身からの要求でもＣＰＵ６内のソフトウエアからの要
求でも良いし、また、マンマシンインターフェースを介
したオペレータのコンソール入力でも良い。自らの優先
コードの要求があった場合、マスタ／スレーブビットの
いずれかをオンにする。すなわち、マスタ／スレーブビ
ットが同時にオンとなることがないようになっている。
網構成コマンド受信レジスタ７ａをゼロクリアし、網構
成コマンド送信レジスタ７ｃに自らの優先度情報を付加
した競合信号をセットする。網構成コマンド送信レジス
タ７ｂは、網構成コマンドを送出すべきか、伝送フレー
ムすなわち実際のデータを送出すべきか選択する。網構
成コマンド送信要求があるときは、網構成コマンドを送
出する。
成コマンド送信レジスタ７ｃに自らの優先度情報を付加
した競合信号をセットする。網構成コマンド送信レジス
タ７ｂは、網構成コマンドを送出すべきか、伝送フレー
ムすなわち実際のデータを送出すべきか選択する。網構
成コマンド送信要求があるときは、網構成コマンドを送
出する。
ここで、伝送フレームの送受信について簡単に説明す
る。ＣＰＵ６から伝送フレーム送信要求の起動が入る
と、伝送制御部８は伝送フレームを作成し、送信マルチ
プレクサ７ｅによる選択されたどちらかの伝送路の送信
回路１０からフレームが送信される。受信の場合も同様
に、受信マルチプレクサ７ｄにより選択される伝送路か
ら受信したフレームを、伝送制御部８を介して、ＣＰＵ
６に伝える。
る。ＣＰＵ６から伝送フレーム送信要求の起動が入る
と、伝送制御部８は伝送フレームを作成し、送信マルチ
プレクサ７ｅによる選択されたどちらかの伝送路の送信
回路１０からフレームが送信される。受信の場合も同様
に、受信マルチプレクサ７ｄにより選択される伝送路か
ら受信したフレームを、伝送制御部８を介して、ＣＰＵ
６に伝える。
第２図は本発明の伝送路を競合制御方法における競合信
号受信側の処理手順を示すフローチャートである。
号受信側の処理手順を示すフローチャートである。
この処理は、送信処理終了後に起動される。まず、網構
成コマンド受信レジスタ７ａの内容をＲＡＭｆ内に読み
込み、それが競合信号ではなく網構成コマンドであると
きには、読み込み動作を繰返す。
成コマンド受信レジスタ７ａの内容をＲＡＭｆ内に読み
込み、それが競合信号ではなく網構成コマンドであると
きには、読み込み動作を繰返す。
一方、競合信号であるときには、優先度情報内の特権ビ
ットのマスタビットがオンか否かを判定する。
ットのマスタビットがオンか否かを判定する。
マスタビットがオンであれば、最高位優先度の競合信号
であると判定し、自らの制御ステーションはマスタ権を
放棄したスレーブ制御ステーションとなり、他の制御ス
テーションにマスタ権を譲るために、自らの制御ステー
ションを送出する競合信号内の優先度情報を先に受信し
た優先度情報で書き換えて、次の制御ステーションに送
出する。
であると判定し、自らの制御ステーションはマスタ権を
放棄したスレーブ制御ステーションとなり、他の制御ス
テーションにマスタ権を譲るために、自らの制御ステー
ションを送出する競合信号内の優先度情報を先に受信し
た優先度情報で書き換えて、次の制御ステーションに送
出する。
マスタビットがオフであれば、次の処理に移り、スレー
ブビットがオンであるか否かを判定する。
ブビットがオンであるか否かを判定する。
スレーブビットがオンであれば、最低位優先度の競合信
号であると判定し、それよりも下流には情報を流さず、
読み捨てる。
号であると判定し、それよりも下流には情報を流さず、
読み捨てる。
スレーブビットがオフであれば、自らの制御ステーショ
ン優先コードと受信競合信号内の優先コードとを比較
し、自らの制御ステーション優先コードよりも受信競合
信号内の優先コードが大きい場合は、マスタビットがオ
ンの場合と同様に、自らの制御ステーションはスレーブ
となり、受信優先コードを下流に送出する。
ン優先コードと受信競合信号内の優先コードとを比較
し、自らの制御ステーション優先コードよりも受信競合
信号内の優先コードが大きい場合は、マスタビットがオ
ンの場合と同様に、自らの制御ステーションはスレーブ
となり、受信優先コードを下流に送出する。
両者が一致した場合は、自ら送出した競合信号がループ
内を一巡したことになるから、自らの競合信号内優先度
情報がループ内で最も優先度が高いと判断して、マスタ
権を獲得し、マスタ制御ステーションとなり、フレーム
生成や網構成制御処理を行なう。
内を一巡したことになるから、自らの競合信号内優先度
情報がループ内で最も優先度が高いと判断して、マスタ
権を獲得し、マスタ制御ステーションとなり、フレーム
生成や網構成制御処理を行なう。
自らの制御ステーション優先コードが受信競合信号内の
優先コードよりも大きい場合は、スレーブビットがオン
の時と同様に、受信した競合信号を読み捨てて、下流に
は流さず、受信レジスタを再び読み込む。この動作を繰
返し、自らの制御ステーションより優先度の高い競合信
号を受信せずに、ループ内の全制御ステーションに自ら
送出した競合信号が読み込まれ判断される時間が経過し
た場合、自ら送出した競合信号の優先度が最も高いが、
伝送路上に障害が発生したために、その競合信号が一巡
しなかったものと判断し、一巡した場合と同様に、マス
タ権を獲得する。
優先コードよりも大きい場合は、スレーブビットがオン
の時と同様に、受信した競合信号を読み捨てて、下流に
は流さず、受信レジスタを再び読み込む。この動作を繰
返し、自らの制御ステーションより優先度の高い競合信
号を受信せずに、ループ内の全制御ステーションに自ら
送出した競合信号が読み込まれ判断される時間が経過し
た場合、自ら送出した競合信号の優先度が最も高いが、
伝送路上に障害が発生したために、その競合信号が一巡
しなかったものと判断し、一巡した場合と同様に、マス
タ権を獲得する。
本実施例においては、競合信号内に特権ビットとしてマ
スタ／スレーブビットを設けることにより、以下の効果
が得られる。
スタ／スレーブビットを設けることにより、以下の効果
が得られる。
（ａ）優先度の低い優先権コード３ｅを有する制御ステ
ーションでも、マスタ権を自由に獲得できる。
ーションでも、マスタ権を自由に獲得できる。
（ｂ）ループを構成している制御ステーションよりも優
先度の高い制御ステーションが新たに加入しても、マス
タ権が移動せず、集中管理が容易になる。
先度の高い制御ステーションが新たに加入しても、マス
タ権が移動せず、集中管理が容易になる。
（ｃ）複数ループが結合する場合、所望の制御ステーシ
ョンにマスタ権を獲得させることができる。
ョンにマスタ権を獲得させることができる。
（ｄ）マスタ制御ステーションへのインターフェース部
分等に局部的異常が生じても、他の制御ステーションに
マスタ権を速やかに移動できる。
分等に局部的異常が生じても、他の制御ステーションに
マスタ権を速やかに移動できる。
なお、ここでは、ループ伝送路を例に採り本発明を説明
したが、マスタ／スレーブ関係となる複数の制御ステー
ションを例えばバス結合した伝送システムにも本発明を
適用できることは明らかである。
したが、マスタ／スレーブ関係となる複数の制御ステー
ションを例えばバス結合した伝送システムにも本発明を
適用できることは明らかである。
［発明の効果］ 本発明の特権ビットを用いると、各制御ステーションの
優先度を容易に設定／変更できるので、以下の効果が得
られる。
優先度を容易に設定／変更できるので、以下の効果が得
られる。
（ａ）マスタ権を獲得する制御ステーションが固定的で
はなく容易に変えられるため、伝送システム内の優先度
の低い他の制御ステーションにマスタ権を移動させ、こ
の優先度の低い制御ステーションの機能を確認すること
が可能となる。
はなく容易に変えられるため、伝送システム内の優先度
の低い他の制御ステーションにマスタ権を移動させ、こ
の優先度の低い制御ステーションの機能を確認すること
が可能となる。
（ｂ）マスタ制御ステーションよりも優先度の高い制御
ステーションが、網に新規加入した場合でも、新規加入
制御ステーションが特権ビットとしてマスタビットを持
っていなければ、マスタ権はこの新規加入制御ステーシ
ョンに移動することがなく、それまでのマスタ制御ステ
ーションが持っていた伝送システム管理運営に必要不可
欠な各制御ステーションの情報を新規加入した制御ステ
ーションに再設定する必要は無い。したがって、伝送シ
ステムの集中管理が容易となる。
ステーションが、網に新規加入した場合でも、新規加入
制御ステーションが特権ビットとしてマスタビットを持
っていなければ、マスタ権はこの新規加入制御ステーシ
ョンに移動することがなく、それまでのマスタ制御ステ
ーションが持っていた伝送システム管理運営に必要不可
欠な各制御ステーションの情報を新規加入した制御ステ
ーションに再設定する必要は無い。したがって、伝送シ
ステムの集中管理が容易となる。
（ｃ）一つの伝送システム内に複数のグループが形成さ
れ、障害等の回復後、前記複数のグループが結合する場
合に、各グループのマスタ制御ステーションのいずれか
に特権ビットとしてマスタビットを保持させ、かつ／ま
たは残りのグループのマスタ制御ステーションに特権ビ
ットとしてスレーブビットを保持させれば、マスタ制御
ステーションが一義的に定まる。
れ、障害等の回復後、前記複数のグループが結合する場
合に、各グループのマスタ制御ステーションのいずれか
に特権ビットとしてマスタビットを保持させ、かつ／ま
たは残りのグループのマスタ制御ステーションに特権ビ
ットとしてスレーブビットを保持させれば、マスタ制御
ステーションが一義的に定まる。
（ｄ）マスタ制御ステーションと外部の上位ＣＰＵとの
間にインターフェース障害等の局部障害が発生した場合
でも、外部の上位ＣＰＵはマスタ制御ステーションの情
報を収集できる。
間にインターフェース障害等の局部障害が発生した場合
でも、外部の上位ＣＰＵはマスタ制御ステーションの情
報を収集できる。
そのような場合、保守作業の前に、他の制御ステーショ
ンにマスタ権を譲るために当該マスタ制御ステーション
の電源を切る必要は無く、マスタ制御ステーションおよ
び制御ステーションの特権ビットを書換えるだけで済
む。
ンにマスタ権を譲るために当該マスタ制御ステーション
の電源を切る必要は無く、マスタ制御ステーションおよ
び制御ステーションの特権ビットを書換えるだけで済
む。
したがって、システム管理運営に必要な情報の消失が防
止され、外部の上位ＣＰＵは他の制御ステーションを介
して前記インターフェース等の障害の原因を採ることが
可能である。
止され、外部の上位ＣＰＵは他の制御ステーションを介
して前記インターフェース等の障害の原因を採ることが
可能である。
第１図は本発明の伝送路の競合制御方法における競合信
号送出側の処理手順を示すフローチャート、第２図は本
発明の伝送路の競合制御方法における競合信号受信側の
処理手順を示すフローチャート、第３図は競合信号のフ
ォーマットの一例を示す図、第４図は本発明の適用対象
となるループ状伝送路システムの全体構成の一例を示す
系統図、第５図は第４図伝送路システム内の制御ステー
ションのひとつの内部構成を示すブロック図である。 ３……競合信号フォーマット、 ３ａ……競合信号インジケータ、 ３ｂ……特権ビット、 ３ｃ……最高位優先ビット（マスタビット）、 ３ｄ……最低位優先ビット（スレーブビット）、 ３ｅ……優先度コード、 ３ｆ……優先度情報、 ４，５……二重化伝送路、 ６……計算機（ＣＰＵ）、 ７……制御ステーション、 ７ａ……網構成コマンド受信レジスタ、 ７ｂ……送信データセレクタ、 ７ｃ……網構成コマンド送信レジスタ、 ７ｄ……受信マルチプレクサ、 ７ｅ……送信マルチプレクサ、 ７ｆ……ＲＡＭ、 ７ｇ……ＲＯＭ、 ７ｈ……ＭＰＵ、 ８……伝送制御部、 ９……受信回路、 １０……送信回路。
号送出側の処理手順を示すフローチャート、第２図は本
発明の伝送路の競合制御方法における競合信号受信側の
処理手順を示すフローチャート、第３図は競合信号のフ
ォーマットの一例を示す図、第４図は本発明の適用対象
となるループ状伝送路システムの全体構成の一例を示す
系統図、第５図は第４図伝送路システム内の制御ステー
ションのひとつの内部構成を示すブロック図である。 ３……競合信号フォーマット、 ３ａ……競合信号インジケータ、 ３ｂ……特権ビット、 ３ｃ……最高位優先ビット（マスタビット）、 ３ｄ……最低位優先ビット（スレーブビット）、 ３ｅ……優先度コード、 ３ｆ……優先度情報、 ４，５……二重化伝送路、 ６……計算機（ＣＰＵ）、 ７……制御ステーション、 ７ａ……網構成コマンド受信レジスタ、 ７ｂ……送信データセレクタ、 ７ｃ……網構成コマンド送信レジスタ、 ７ｄ……受信マルチプレクサ、 ７ｅ……送信マルチプレクサ、 ７ｆ……ＲＡＭ、 ７ｇ……ＲＯＭ、 ７ｈ……ＭＰＵ、 ８……伝送制御部、 ９……受信回路、 １０……送信回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大貫 健 茨城県日立市大みか町５丁目２番１号 株 式会社日立製作所大みか工場内 (56)参考文献 特開 昭56−140741（ＪＰ，Ａ) 特開 昭59−110245（ＪＰ，Ａ)
Claims (1)
- 【請求項１】複数の制御ステーションが伝送路を介して
接続され、各制御ステーションがマスタ権を確保する機
能を有し、それぞれの制御ステーション固有の優先度情
報の比較によりその内の唯一の制御ステーションが前記
マスタ権を確保しデータ伝送と網構成とを集中管理する
マスタ制御ステーションとして機能する伝送システムに
おいて、 前記複数の制御ステーションの中から前記唯一のマスタ
制御ステーションを決定する際に、各制御ステーション
が、前記マスタ権を確保するための最高位優先度ビット
と前記マスタ権を譲るための最低位優先度ビットとを含
む特権ビットをそれぞれ固有の優先度情報に付加して競
合信号を形成する機能を有し、前記いずれかの特権ビッ
トを付加した競合信号または付加しない競合信号を送出
し、前記それぞれ固有の優先度情報の比較結果と前記特
権ビットの有無とにより自らの優先度が最も高いことを
確認した制御ステーションが、前記唯一のマスタ制御ス
テーションとなることを特徴とする伝送路の競合制御方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61242960A JPH0654913B2 (ja) | 1986-10-15 | 1986-10-15 | 状伝送路の競合制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61242960A JPH0654913B2 (ja) | 1986-10-15 | 1986-10-15 | 状伝送路の競合制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6398243A JPS6398243A (ja) | 1988-04-28 |
| JPH0654913B2 true JPH0654913B2 (ja) | 1994-07-20 |
Family
ID=17096789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61242960A Expired - Lifetime JPH0654913B2 (ja) | 1986-10-15 | 1986-10-15 | 状伝送路の競合制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654913B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02128544A (ja) * | 1988-11-09 | 1990-05-16 | Fujitsu Ltd | 送信マスタの決定方式 |
| JPH02234534A (ja) * | 1989-03-08 | 1990-09-17 | Hitachi Ltd | ネットワーク仮親局相互間の競合制御方式 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4354229A (en) * | 1980-03-10 | 1982-10-12 | International Business Machines Corporation | Loop initialization mechanism for a peer-to-peer communication system |
| JPS59110245A (ja) * | 1982-12-15 | 1984-06-26 | Meidensha Electric Mfg Co Ltd | マルチドロツプ方式の情報伝送方式 |
-
1986
- 1986-10-15 JP JP61242960A patent/JPH0654913B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6398243A (ja) | 1988-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1279406C (en) | Token passing network | |
| US5210871A (en) | Interprocessor communication for a fault-tolerant, mixed redundancy distributed information processing system | |
| JPS598105B2 (ja) | 遠隔プロセッサの初期設定方式 | |
| JPH1049507A (ja) | 並列計算機 | |
| JPH0325103B2 (ja) | ||
| US5473762A (en) | Method and system for pipelining bus requests | |
| JPH02500784A (ja) | 保留バスにおいて割り込み要求メッセージを処理するノード | |
| JPS647527B2 (ja) | ||
| JPH03292029A (ja) | 回路網を介して通信する通信方法及びそのステーション | |
| JPH09181737A (ja) | 小規模ネットワークにおける通信方法 | |
| US5442631A (en) | Communication control device | |
| US4868814A (en) | Multilevel concurrent communications architecture for multiprocessor computer systems | |
| JPH0654913B2 (ja) | 状伝送路の競合制御方法 | |
| JPS58132823A (ja) | マルチプレツクスデ−タバス制御方法 | |
| CA1119274A (en) | Communications processor | |
| JPS63263555A (ja) | 多重プロセッサシステム用のプロセッサモジュール自動判定システム | |
| JP2743780B2 (ja) | 分散処理装置 | |
| JPH063929B2 (ja) | ル−プ状伝送システムにおけるデ−タ伝送制御方法 | |
| JPS633538A (ja) | 二重ル−プ伝送方式 | |
| JPH05292555A (ja) | スイッチの制御方法およびスイッチシステム | |
| JPS6072053A (ja) | 機番設定方式 | |
| JPH0831083B2 (ja) | バス制御方式 | |
| JPS6074848A (ja) | シリアルデ−タ転送方式 | |
| JP3606957B2 (ja) | シリアルデータ伝送システム | |
| CN117148703A (zh) | 基于三模冗余can控制器的can链路控制方法和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |