JPH0654587B2 - シャツフリング方法 - Google Patents

Description

【発明の詳細な説明】 この発明はシヤツフリング処理方法に関し、特に、それ
に限定されるわけではないが、テレビジヨン信号のデジ
タルデータをシヤツフリングし、デシヤツフリングする
場合に誤りの修整をより容易にできるようにする方法に
関する。

例えばデジタルVTRに記録するようにするため、テレビ
ジヨン信号をデジタル化することに重要性が増してきて
いる。このデジタル化に当たつては、複合アナログビデ
オ信号又はコンポーネントアナログビデオ信号が各水平
走査ラインにわたつて一定間隔でサンプリングされ、そ
のサンプリング値がバイナリーデジタル信号に符号化さ
れる。そしてデジタルVTRからそのデジタル信号の再生
をすることによつて、もとのアナログビデオ信号の再現
信号を得ることができる。

記録されたデジタル信号は、アナログビデオ信号のサン
プル値に対応するデータワードと、次のような機能を果
たすデータワードあるいは少なくとも数ビツト分とから
なつている。すなわち、それは、デジタル信号を例えば
時間又はその内容によつて概略的に識別するためのもの
であり、また、そのサンプルがどの水平ライン及びどの
フイールドに属するかを識別するためのものであり、さ
らに、完全な再現テレビジヨン信号を形成すべく水平同
期信号、垂直同期信号及びカラーバースト信号をアナロ
グビデオ信号に再挿入することができるようにするため
のものである。アナログビデオサンプルに相当するデジ
タル信号の部分に関する限りは、もし記録ビデオ信号の
再現が常に完全になされるとするならば、そのデジタル
信号の部分すなわち、それぞれのサンプルを表わす各ワ
ード及び水平ラインについての一連のサンプルを表わす
一連のワードは、例えば８ビツトワードの形とすること
ができる。もちろん実際問題として再現された信号が完
全であることは通常まれで、各々のビツトあるいはワー
ド全体に欠陥が生じるもので、ドロツプアウトの場合に
は一連の複数ワードが全くなくなつてしまう。このよう
なエラーは再現されたテレビ画像においては明瞭な画像
劣化となり、このため、そのようなエラーの影響を除去
する手段を施さなければならない。

そのため使用される２つの方法としてエラー訂正とエラ
ー修整とがある。エラー訂正は、エラーを含むデータワ
ードが発見され、そのエラーが訂正されるものである。
このエラー訂正をなすには、簡単にはこのエラー訂正に
備えるべく付加ビツトが記録される。この付加ビツトを
用いることは、取り扱う情報量の増加となり、また、既
に高データレイトのものをさらにデータレイトを上げる
ことになる。そこで、エラー訂正の目的のため付加され
るビツト数とエラー訂正が達成される程度との両者のこ
とを考慮した折衷案が必要となる。

その一つの案は８ビツトのデジタルワードの各々を、そ
れと１対１に対応する10ビツトのデジタルワードに再符
号化することである。この10ビツトのワードは“０”と
“１”の数が実質的に等しく、また、“０”，“１”の
各デジツトが連続して長く続くことがないものであり、
この10ビツトのワードを用いるだけで、磁気テープの記
録特性により適合させることができ、さらに再生された
デジタル信号よりビツトレイトクロツク周波数を復元す
ることがより容易になるものである。しかしながらエラ
ー訂正のために重要なポイントは、付加ビツトによりエ
ラーワードが、エラーワードとして認識できるようにす
ることである。

訂正を行なつただけでは、エラーを生じていると認めら
れたけれども訂正できなかつたワードの問題が残る。こ
れは例えばドロツプアウトがある場合に生じる。これら
のエラーは修整される。

種々の修整の技術が既に提案されているが、一般には、
エラーの生じている、または消失したワードに相当する
サンプルに隣接するサンプルに相当するワードが使用で
きることを利用する。簡単な例として１水平ラインにつ
いての連続する３サンプルを考える。もし、その真中の
サンプルに相当するワードにエラーが生じ、あるいはそ
のワードが消失しているときは、そのワードの両側のサ
ンプルの平均値をとることによつて、正しいサンプルの
適切な近似値を得ることができる。

しかしながら、あいにくとエラーワードまたは消失ワー
ドは単一のワードとして生じるよりも、バースト状に連
続するワードとして応々にしてよく生じる。事実、ある
種のエラー訂正技術においては、あるワードにエラーが
発見されると、そのエラーワードのそばのいくつかのワ
ードは、明らかにエラーが生じているとして認識されな
くても、それらのワードにエラーが生じていると自動的
に仮定してしまう。データワードが通常の信号の流れ、
つまりもともとの連続するサンプル及び連続する水平ラ
インの系列でもつて記録される限りは、修整技術は、隣
接する正しいワードまたは少なくとも近くの正しいワー
ドの欠落のため使用できそうもないこととなる。

この問題を解決するため、エラーワードが分散するよう
に記録に先だつてデジタルワードの順序をシヤツフル
し、再生後、その順序をデ・シヤツフルすることが提案
されている。この場合において、データを取り扱う装置
の複雑さや装置の量が容認できないくらいに増加しない
ようにすることが必要である。

かかる点に鑑み、この発明は、シヤツフリング及びデシ
ヤツフリングのための装置があまり複雑となったり、大
規模となったりすることなくして、デシヤツフリング時
に誤りの修整を容易に行うことのシヤツフリング方法を
提案しようとするのである。

以下に、本発明のシヤツフリング方法を説明する。

すなわち、この発明は１ブロツクのデータがそれぞれア
ドレスを有するデータワードからなり、上記アドレスが
上記ブロツクを構成するデータワードの複数ラインのど
のラインに上記データワードが位置しているかを表わす
とともに上記ライン上における上記データワードの位置
を表わすようにした上記１ブロツクのデータをシヤツフ
リングする方法であつて、上記各々のデータワードに対
して、上記ラインの各々についての連続するサンプルの
元のライン番号に同じ数を連続的に加算することにより
元のアドレスのラインが新たなラインに変更されるよう
な新たなアドレスであつて、かつ、その元のラインにお
ける他のデータワードに関しては上記データワードの位
置が変更されないような新たなアドレスを割り当てるよ
うにしたデータ処理方法である。また、具体的には、例
えば次のような方法を提供するものである。

すなわち、１ブロツクのデータは０から95まで連続的に
番号付けされた96本のラインからなり、その各ラインは
０から511まで連続的に番号付けされた512個のワードか
らなつている。そして、この１ブロツクのデータを、１
ライン当たり127ワードの96ライン分の容量の第１、第
２、第３及び第４の記憶回路のアドレスにシヤツフリン
グする方法であつて以下のような手段からなる。

すなわち、各ラインの第ｘ番目のワードは、その数ｘを
４で割つた余りが0、1、2、3のいずれであるかによつて、
それぞれ第１、第２、第３及び第４の記憶回路に割り当
てられる。

そして、第１、第２、第３及び第４の記憶回路の各々の
各ライン（メモリー）においては、その入力ワードに０
から126までの番号が連続的に与えられる。

そして、ｙをもとのライン番号とし、加算が〔mod.96〕
の加算であるとすれば、第１の記憶回路においては、そ
の各ラインの第ｘ′番目のワードは新たなライン ２５ｙ＋２４ｘ′ に割り当てられ、第２の記憶回路においては、その各ラ
インの第ｘ′番目のワードは新たなライン ６＋２５ｙ＋２４ｘ′ に割り当てられ、第３の記憶回路においてその各ライン
のｘ′番目のワードは新たなライン １２＋２５ｙ＋２４ｘ′ に割り当てられ、第４の記憶回路においてその各ライン
のｘ′番目のワードは新たなライン １８＋２５ｙ＋２４ｘ′ に割り当てられる。

なお、この発明による方法は垂直パリテイワードが生成
されるべき場合にも使用可能である。

次に、この発明の一実施例を図を参照しながら説明しよ
う。

ここで、第１図はこの発明の一例が使用されたデジタル
テレビジヨン信号の処理装置の一例を示している。第２
図は、第１図の装置の一部をより詳細に示しており、第
３図は第１図の装置の一部を、さらにより詳細に示して
いる。

以下、述べる具体例はテレビジヨン信号に対応するデジ
タル信号のワードの順序をシヤツフリングしそのデジタ
ル信号をVTRで記録するようにし、VTRからの再生後、そ
のワードの順序をデシヤツフリングするようにするもの
である。

この場合、実際上のビデオのフイールドのみが記録さ
れ、水平及び垂直同期情報、またカラーバースト信号は
記録時除去され、再生後付加される。625ライン形PALテ
レビジヨン方式においては、実際上の各ビデオのフイー
ルドは288本の水平ラインを含んでいる。もつとも異な
るテレビジヨン方式で、また、１フイールド当たり異な
る水平ライン数であるものにもこの発明が容易に適用可
能である。記録に当たつては、各フイールドはそれぞれ
96本の水平ラインからなる上側、中央、下側の三つの部
分に等分される。したがつて、記録されたデジタル信号
は各フイールドについて３つの96本のライン分からなる
ブロツクからなつている。そのデジタルワードはその各
96本のラインからなるブロツク内でシヤツフルがなされ
る。使用するVTRでは、磁気テープ上にデータの１フイ
ールド当たり３本の斜めのトラツクを形成して記録され
る。したがつて、１本の斜めのトラツクにはそれぞれ96
本のライン分のブロツクが割り当てられる。そして、さ
らに、VTRの１回のヘリカルスキヤンにわたつて１水平
ラインのデータが広がるようにシヤツフリングがなされ
る。このヘリカルスキヤンは磁気テープの一方のエツジ
の近傍から他方のエツジの近傍までの１本の斜めのトラ
ツク全体である。このようにすることによつて、同一水
平ラインからの隣接するワードの一群が欠陥を生じ、ま
た消失してしまう可能性が減少する。

フイールドを他の異なる水平ライン数からなるブロツク
に分割することは、他の記録方式を採るVTRにとつてよ
り有利になるであろうことは明白である。

各水平ラインが512サンプルから成つていると仮定しよ
う。すると、これは各96ライン分のブロツクは96×512
サンプルから成ることを意味する。予め定められたラン
ダムな方法で96×512個のサンプルをシヤツフルするプ
ログラムを作成することは容易ではあろうが、その実施
のためには過大な量のハードウエアが要求されることと
なる。そのため、以下に述べる実施例においては、アド
レス演算を使用する。

各データワードは元の各８ビツトワードに対応する10ビ
ツトワードである。10ビツトワードへの変換は、上述し
た理由によりなされ、しかも一般的な手法によつてなす
ことができる。この10ビツトワードによつて再生後のエ
ラー訂正の十分な可能性が生まれる。

エラー訂正に備えて、垂直パリテイワードが記録前であ
つて、かつ、シヤツフリング後に形成され、再生及び垂
直方向のデシヤツフリングの後、これらのパリテイワー
ドに基づいたパリテイチエツクがなされる。このこと
は、なし得るシヤツフリングに何らかの制限を賦課して
いることになる。

最後に、使用するVTRとしては２ヘツドでもよく、その
ため、デジタル信号は２チヤンネルに復調されるが、以
下に述べる実施例は、例えば４ヘツドを用いたものにも
容易に変更できる。

次に第１図について説明すると、これは、シヤツフリン
グ及びデシヤツフリングが実行される記録及び再生装置
の主要部のブロツク図である。

テレビジヨン信号の連続するフイールドの連続する水平
ラインについての連続するサンプルに対応する10ビツト
ワードからなる入力データは、入力端子(1)を通じて電
子的なスイツチ(2)に供給され、このスイツチ(2)からは
１水平ライン分毎にデータが交互に１ライン記憶回路
(3)及び(4)にそれぞれ供給される。この記憶回路(3)及
び(4)においては、予め定められたプログラムに従つ
て、各水平ラインのワードのシヤツフリングが実行され
る。このような水平のシヤツフリングは既に提案されて
いるので、ここではその詳細については説明しない。

記憶回路(3)及び(4)からの出力が電子的なスイツチ(5)
を通じて取り出され、これが電子的なスイツチ(6)を通
じてその入力データの96ライン分のブロツク毎に交互に
96ライン記憶回路(7)及び(8)に供給される。この記憶回
路(7)及び(8)においては、詳細に後述するような方法
で、垂直のシヤツフリングがなされる。96ライン分のブ
ロツクからなる出力が記憶回路(7)及び(8)から電子的な
スイツチ(9)を通じて交互に取り出され、それが垂直パ
リテイ発生回路(10)を通じてVTR(11)に供給されて記録
される。

VTR(11)よりの再生時は、再生されたデータワードはエ
ラー検出回路(12)に供給され、不適正なデータワードが
検出される。そのデータワードは、垂直パリテイ発生回
路(13)に供給されるとともに電子的なスイツチ(14)を通
じて96ライン分のブロツク毎に交互に96ライン記憶回路
(15)及び(16)に供給され、この記憶回路(15)及び(16)に
おいて垂直のデシヤツフリングが実行される。記憶回路
(15)及び(16)からの出力が電子的なスイツチ(17)を通じ
て交互に取り出され、その出力はデータワードの訂正回
路(18)に供給される。この訂正回路(18)は垂直パリテイ
発生回路(13)にも接続されている。

垂直パリテイを使用するデータワードの訂正の後、１水
平ライン分毎のデータが、電子的なスイツチ(19)を介し
て１ライン記憶回路(20)及び(21)に交互に供給され、こ
の記憶回路(20)及び(21)において、水平のデシヤツフリ
ングが実行される。記憶回路(20)及び(21)からの出力が
電子的なスイツチ(22)を通じて交互に取り出され、修整
回路(23)に供給される。この修整回路(23)においては、
エラーのあるデータワードの修整がなされ、それが出力
端子(24)に取り出される。

第１図はこの装置の概要の構成を示すものであるが、デ
ータの取り扱いに都合のよい速度とすることができるよ
うにするためには、いくつかにデマルチブレツクス（分
割）することが望ましいことは明白である。

次に説明する第２図は、部分的及び非常に簡略化された
形ではあるが、第１図の記憶回路(7)及び(8)に対して、
このデマルチブレツクスをいかにして実現することがで
きるかを示している。この第２図においては必要な電子
的スイツチは省略されている。

第２図において、第１図の記憶回路(3)及び(4)からスイ
ツチ(5)を通じて取り出された入力データは４つの同様
の記憶回路A,B,C及びＤにそれぞれ供給されるように４
経路にデマルチブレツクスされる。それぞれの記憶回路
A,B,C及びＤは２つの96ライン記憶回路からなり、記憶
回路(7)及び(8)に相当するものと考えることができる。
そして、４経路にデマルチブレツクスしたことにより、
データを1/4の速度で取り扱うことができる。また、記
憶回路A,B,C及びＤを構成する８個の96ライン記憶回路
の各々は96×127（512÷４）個のデータワードを記憶で
きるようにすればよいのであるが、読み出しと書き込み
動作を分離する必要があるため、各々の記憶回路A,B,C
及びＤにはそのような96ライン記憶回路が２個必要であ
る。

２ヘツド形VTRの場合には、記憶回路Ａ及びＢの出力及
び記憶回路Ｃ及びＤの出力は、それぞれマルチプレツク
ス（複合化）されてヘツド(1)及びヘツド(2)にそれぞれ
供給される。これを実行するため例えば、記憶回路Ａ及
びＢを構成する４個の96ライン記憶回路より出力が、1/
4ラインオフセツトの連続性を保つて、ヘツド(1)に供給
すべき出力信号を形成するため取り出される。この技術
はヘツドの数が１個あるいは４個であるような他のVTR
に適切なように変更することが可能である。

以上のようなデマルチプレツクスを達成するために記憶
回路にデータを割り当てる方法及び垂直のシヤツフリン
グの方法は、表１及び表２を参照しながら以下述べるこ
ととする。記憶回路A,B,C及びＤの各々は１ライン当た
り127ワードずつの96ライン記憶回路として考えること
ができるから、記憶回路A,B,C及びＤへの書き込みにつ
いては即座に考えられる。

先ず、この表１においては、１本の水平ラインの０から
511までの番号（これらの番号は水平シヤツフリング後
のサンプルの順序に関するものである）が付される連続
する入力サンプルが考えられている。

サンプル「0」は記憶回路Ａに、サンプル「1」は記憶回路Ｃ
に、サンプル「2」は記憶回路Ｂに、サンプル「3」は記憶回
路Ｄに、それぞれ割り当てられる。そして、この巡回的
な割り当てが512個のサンプルが全て記憶されるまで、
繰り返される。このとき、各記憶回路A,B,C及びＤには1
27サンプルずつが記憶される。また、第２図を参照する
と、記憶回路Ａ及びＢの一方に、また、記憶回路Ｃ及び
Ｄの一方に、上述の方法により連続するサンプルを割り
当てるとすれば、連続するサンプルがヘツド(1)及び(2)
に交互に供給されることが理解できよう。

さて、表２について説明するに、この表は、96ライン分
ブロツクのうちのライン「0」のサンプルが、記憶回路A,
B,C及びＤのどのライン（メモリー）に割り当てられる
かを示している。この場合、ここでは垂直のシヤツフリ
ングについてのみ言及していることに注意しなければな
らない。すなわち、いずれかの１つのラインに属するデ
マルチプレツクスされたサンプルの順序を変えずに、あ
るサンプルが割り当てられるラインが変えられるのであ
る。

このように、ライン「0」のうちの記憶回路Ａに供給され
る連続するサンプルの各々は、24ずつ加えられたライン
に順次割り当てられる。したがつて、そのライン割り当
ては0,24,48,72,0,24……と連続する。記憶回路Ａは96
ライン分であるので、72に24を加えると、それは次のラ
イン割り当てのライン０となる（ライン９６とはならな
い。何故ならそれは存在しないからである）。換言すれ
ば、使用される加算は、加算結果が95以上とならないよ
うな〔mod.96〕の加算である。

この規則は基本的には他の記憶回路B,C及びＤに対して
同様である。ただし、それぞれの記憶回路B,C及びＤ
は、記憶回路Ａに関して12，６及び18ラインオフセツト
を有している。

ライン「0」における修整のため、特に近接サンプルが得
られるようにするため、これらの規則に対する他の変更
が必要である。すなわち、それは、連続するライン番号
の各々に対する24ずつの加算であり、さらに〔mod.96〕
の加算を用いることである。

こうして、ライン「1」の最初のサンプルはライン１には
行かずに、ライン25（１＋24）に行き、ライン「1」の２
番目のサンプルはライン13（１＋12オフセツト）には行
かずに、ライン37（１＋24＋12オフセツト）に行く。

次に説明する表３は、その最初の８ラインのサンプルの
再割り当てを示している。

こうして、例えば記憶回路Ａに割り当てられるライン
「0」の最初のサンプルはライン０に行き、２番目のサン
プルはライン24に、３番目のサンプルはライン48に、４
番目のサンプルはライン72に、５番目のサンプルはライ
ン０に、というように順次移つてゆく。

また、記憶回路Ｂに割り当てられるライン「1」の最初の
サンプルはライン37に、２番目のサンプルはライン61
に、というように順次移動し、記憶回路Ｃに割り当てら
れるライン「2」の最初のサンプルはライン56に、２番目
のサンプルはライン80に、というように順次移動し、さ
らに記憶回路Ｄに割り当てられるライン「3」の最初のサ
ンプルはライン93に、２番目のサンプルはライン21に、
というように順次移動するものである。

さらに一般的に述べるとすると、１から４までの番号が
付けられた１ライン当たり127ワードの４個の96ライン
記憶回路の各アドレスに、１ラインあたり０から511ま
での連続番号が付された512個のワードからなり、０か
ら95までの連続番号が付された96ライン分の１ブロツク
が次のような規則に従つて割り当てられる。

１．各ラインの第ｘ番目のワードは、その数ｘを４で割
つた余りが0,1,2,3のいずれであるかによつて、それぞ
れの記憶回路1,2,3及び４に割り当てられる。

２．記憶回路1,2,3及び４の各々の各ライン（メモリ
ー）においては、その入力ワードに０から126までの番
号が連続的に与えられる。

そして、ｙをもとのライン番号とし、加算が〔mod.96〕
の加算であるとすれば、 ３．記憶回路１（上述の例では記憶回路Ａ）において
は、その各ラインの第ｘ′番目のワードは新たなライン 25ｙ＋24ｘ′ に割り当てられる。

４．記憶回路２（上述の例では記憶回路Ｃ）において
は、その各ラインの第ｘ′番目のワードは新たなライン ６＋25ｙ＋24ｘ′ に割り当てられる。

５．記憶回路３（上述の例では記憶回路Ｂ）においてそ
の各ラインのｘ′番目のワードは新たなライン １２＋25ｙ＋24ｘ′ に割り当てられる。

６．記憶回路４（上述の例では記憶回路Ｄ）においてそ
の各ラインのｘ′番目のワードは新たなライン １８＋25ｙ＋24ｘ′ に割り当てられる。

この規則を実行するためには、そのラインにおける４サ
ンプルのグループ中のそのサンプルの位置の情報が必要
である。そして、この位置に応じて0,24,48又は72がそ
のライン番号に加算されるものであるが、このとき、そ
のサンプルが割り当てられる記憶回路によつて、0,6,1
2,又は18の固定のオフセツトを伴うようにされる。これ
らの動作は全て基礎的な算術処理であり、しかも単に
〔mod.96〕の加算を用いるだけでよい。

表４は、ライン「８」におけるサンプル８に当初近接し
ていたサンプルの位置を示す部分的な割り当て表であ
る。これはライン56におけるサンプル８と環状につなが
るものとなる。

表４においては、６ライン以下に散乱されるサンプルも
やがて環状になる。そして、これによれば、上記の散乱
は十分な広がりを有し、それは修整をするのに十分な隣
接サンプルを確実に利用できるほどのものであることが
理解できよう。

次に第３図について説明する。この第３図は上述の規則
に従つたデータ処理を実行するための装置の一例を詳細
に示すものである。

第２図の記憶回路Ａ，Ｂ，Ｃ及びＤの各々は２個の96ラ
インRAM（各記憶回路は各ラインのサンプルの1/4を収容
できればよいから、より正確には２個の96×127ワードR
AM）である。

２個ずつのRAM（以下単にRAMという）Ａ及びＢは共通の
入出力(30)を有し、またRAM Ｃ及びＤは共通の入出力
(31)を有する。そして、これら入出力の各々は、並列の
８ビツトワードからなる入力及び出力をそれぞれの記憶
回路Ａ，Ｂ，Ｃ及びＤの、選択されたアドレスに、また
は選択されたアドレスから与える。

また、この装置はサンプルカウンタ(32)を有し、このカ
ウンタ(32)は入力端子(33)に供給されるサンプルレイト
のクロツクパルスをカウントする。そして127（０から1
26）までカウントするとラインカウンタ(34)のクロツク
端子にキヤリーパルスを供給する。

ラインカウンタ(34)は192（０から191）、すなわち２×
96までカウントしたときリセットされる。このラインカ
ウンタ(34)は10個の出力を有し、この10個の出力はPROM
(35)のそれぞれの入力に接続される。このPROM(35)は８
個の出力を有し、それぞれ書き込みアドレスバツフア(3
6)及び読み出しアドレスバツフア(37)の入力端に接続さ
れる。PROM(35)はラインカウンタ(34)の出力を、０から
95までの範囲内でライン番号を意味する並列８ビツトワ
ードに変換する。さらに、サンプルカウンタ(32)の下位
２ビットの情報は、あるラインにおける４サンプルのグ
ループの範囲内で、各々のサンプルの位置を識別する目
的のため、読み出しアドレスバツフア(37)に２ビット出
力として供給される。

上述した規則に従つた、データのシヤツフリング及びデ
シヤツフリングを含む実際の算術的動作は、読み出しア
ドレスバツフア(37)及び論理回路(38)(39)(40)(41)にお
いて実行される。この論理回路(38)(39)(40)及び(41)の
各々は８個の入力を有し、これら入力はそれぞれ書き込
みアドレスバツフア(36)の８個の出力と接続されるとと
もに読み出しアドレスバツフア(37)の８個の出力と接続
されている。論理回路(38)(39)(40)及び(41)の各々は、
また、８個の出力を有し、これら出力はそれぞれRAM
Ａ，Ｂ，Ｃ及びＤの８個のアドレス入力に接続される。
なお、第３図の構成において、※を付して示したブロツ
クはそれぞれ１個のICで構成することができる。

読み出し及び書き込みを制御するため、読み出し、書き
込み切換信号が入力端子(42)に供給される。この入力端
子(42)は、直接的に書き込みアドレスバツフア(36)のイ
ネーブル端子及び論理回路(38)(39)(40)及び(41)のそれ
ぞれのコントロール端子に供給されるとともに、インバ
ータ(43)を介して読み出しアドレスバツフア(37)のイネ
ーブル端子に供給される。このようにすれば、読み出し
と書き込みは分離され、前の96ライン分のブロツクが読
み出されるとき、次の96ライン分のブロツクがRAMＡ，
Ｂ，Ｃ及びＤに集合される。データに対する総合の遅延
量は、96ライン分の期間よりも若干大きい。

この装置では、書き込み中はシヤツフリングがなされな
いようにされる。すなわち、入力サンプルはラインシヤ
ツフリングされることなく、巡回的にRAMＡ，Ｂ，Ｃ及
びＤに書き込まれる。これは論理回路(38)(39)(40)及び
(41)において、図の／の下の＋０によつて示されてい
る。

読み出し時に、読み出しアドレスバツフアによつてシヤ
ツフリングが一部実行される。そのシヤツフリングはラ
イン番号を25倍し、連続するサンプルのライン番号に0,
24,48,72,0……を加えるものである。また、論理回路(3
8)(39)(40)及び(41)によつても、一部シヤツフリングが
実行される。つまり、図の／の上の+0,+12,+6及び+18に
よつてそれぞれ示される0,12,6及び18ラインオフセツト
が付加されるのである。

記憶回路Ａ，Ｂ，Ｃ及びＤから読み出された出力データ
は、必要な垂直のシヤツフリングがされる。垂直のデシ
ヤツフリングは第１図の記憶回路(15)及び(16)において
とおおよそ同様の方法で達成される。

次に第１図の垂直パリテイ発生回路(10)の動作について
詳細に検討するに、シヤツフリングと訂正処理の間の相
互作用について述べる。

訂正に使用される垂直パリテイV/Pは、同一水平位置で
あつて、ブロツクの全体にわたつて４ライン間隔のサン
プルの〔mod.2〕の加算（イクスクルーシブオア）によ
つて形成される。こうして、96ラインの１ブロツクに対
してそれぞれ、24個のサンプルワードの〔mod.2〕の加
算によつて垂直パリテイワードが形成され、その結果得
られる垂直パリテイワードによりそのブロツクに４ライ
ン分が付加される。これは表５を参照することにより容
易に理解できよう。なお、この表５においては、実際に
は96ラインのブロツクが用いられるのであるが、簡単の
ため、１ブロツクが12ラインからなるものとして示し
た。表５において、印で示すのはイクスクルーシブオ
アの動作を示している。

第１図から明らかなように、垂直パリテイ発生回路(10)
はシヤツフルされたデータについて動作する。再生後、
垂直パリテイワードは、垂直パリテイ発生回路(13)にお
いて再生されたシヤツフルされているデータから同様に
して形成され、再生された垂直パリテイワードと比較さ
れる。エラーがなければ、両者は同一であるはずであ
る。しかしながら、分離された動作であるため、エラー
検出回路でエラーの生じているワードが検出される。も
し、いずれかの垂直パリテイグループ内においてエラー
を生じているのが１サンプルワードだけであるときは、
再生された垂直パリテイワードと再び形成された垂直パ
リテイワードが異なることによりそのエラーを生じてい
るサンプルを常に訂正することができる。この動作を完
了するためには、データを96ライン分ブロツクを遅らせ
なければならないが、いずれにせよ、この遅れは垂直の
デシヤツフリングに生じるものである。

大概のシヤツフリング処理の場合には、非常に複雑にな
るという犠牲を払わなければ、デシヤツフリング前に積
算されたエラー情報はデシヤツフリング後には役に立た
ないというような方法でサンプルワードの変更をするよ
うになつていることに注意すべきである。

しかしながら、この例の場合には、そのような複雑性は
回避されている。

その理由は、第１に水平のシヤツフリング及びデシヤツ
フリングは、訂正回路を全く除いて記憶回路(3)(4)及び
(20)(21)で実行されるためである。第２に、得られた垂
直パリテイグループ内のサンプルワードは、垂直のシヤ
ツフリングによつて異なるラインに置き換えられるけれ
ども、常に同じ垂直パリテイグループ内に残るというこ
とである。例えば、表３を見れば、ライン「０」のサン
プルはライン0,24,48,72……であり、またライン４のサ
ンプルはライン4,28,52,76……である。この関係を維持
することは、実質的に訂正回路の複雑さを減少させるも
のである。

ここで、本発明によるシヤツフリングの前後におけるブ
ロツク内の各ライン及び各データワード（各入力サンプ
ル）相互の関係を以下に説明する。

〔表６〕はシヤツフリング前の各ラインのデータワード
の配列を示している。各ラインのデータワード０，１，
２，３，……は〔表１〕に示されるように各記憶回路
Ａ，Ｂ，Ｃ及びＤに割り当てられる。

そして、〔表２〕に示されるように、〔表１〕の記憶回
路Ａに割り当てられた各データワード０，４，８，１
２，１６……は夫々記憶回路Ａの０ライン、２４ライ
ン、４８ライン、７２ライン、０ラインに割り当てられ
る。また、〔表１〕の記憶回路Ｂに割り当てられた各デ
ータワード２，６，１０，１４，１８……は夫々記憶回
路Ｂの１２ライン、３６ライン、６０ライン、８４ライ
ン、１２ラインに割り当てられる。〔表１〕の他の記憶
回路に割り当てられた各データワードも同様にして割り
当てられる。

〔表３〕は実質的に〔表２〕と同様な配置関係を示して
いる。

〔表４〕は、各ラインについて、シヤツフリング後の各
データワードの記憶回路Ａ，Ｂ，ＣまたはＤにおけるラ
イン番号を示している。したがって、〔表４〕は、〔表
６〕に示される各ラインの各データワードが記憶回路
Ａ，Ｂ，ＣまたはＤにおけるどのラインにシヤツフリン
グされたかを示すものである。

このように、〔表１〕から〔表４〕及び〔表６〕から、
シヤツフリングの前後におけるブロツク内の各ライン及
びデータワード相互の関係が明確に理解できる。

種々の変形はもちろん可能である。例えば、ライン数及
び１ライン当たりのワード数が異なる場合のデータのブ
ロツクに対してもこの発明は適用でき、また、記憶回路
の数、垂直ラインオフセツトの数、連続的なライン変更
の数が異なるような構成である場合にも適用できる。

さらに、この発明はデータがテレビジヨン信号である場
合に限られるものではない。

上述のこの発明によれば、シヤツフリング及びデシヤツ
フリングのための装置があまり複雑となったり、大規模
となったりすることなくして、デシヤツフリング時に誤
りの修整を容易に行うことのシヤツフリング方法を得る
ことができる。

【図面の簡単な説明】

第１図はこの発明の一例が適用されたデジタルテレビジ
ヨン信号の処理装置の一例を示す図、第２図は第１図の
装置の一部をより詳細に示す図、第３図は第１図の一部
をさらにより詳細に示す図である。 (3)及び(4)は水平シヤツフリングのための１ライン記憶
回路、(7)及び(8)は垂直シヤツフリングのための96ライ
ン記憶回路、(10)は垂直パリテイ発生回路である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】データブロツクがそれぞれアドレスを有す
   る複数のデータワードからなり、上記各アドレスにて上
   記各データワードの属するライン番号及び上記ライン上
   における各データワードの位置を示すようにした上記デ
   ータブロツクのデータワードをシヤツフリングする方法
   であって、各ラインのデータワードを水平方向にシヤツ
   フリングした後に、上記複数ラインの各々について連続
   するデータワードの元のライン番号に基づくアドレスに
   同じ数を連続的に加算することにより、垂直パリテイグ
   ループ内のデータワードが常に同じ垂直パリテイグルー
   プ内に位置するように、各データワードを垂直方向にシ
   ヤツフリングすることを特徴とするシヤツフリング方
   法。