JP2966412B2 - 画像信号のブロック化回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ダイナミックレンジに適応した符号化の
ようなブロック構造を有する高能率符号化に適用される
ブロック化回路に関する。 〔従来の技術〕 本願出願人は、特開昭61−144989号公報に記載されて
いるように、２次元ブロック内に含まれる複数画素の最
大値及び最小値により規定されるダイナミックレンジを
求め、このダイナミックレンジに適応した符号化を行う
高能率符号化装置を提案している。また、特開昭62−92
620号公報に記載されているように、複数フレームに夫
々含まれる領域の画素から形成された３次元ブロックに
関してダイナミックレンジに適応した符号化を行う高能
率符号化装置が提案されている。更に、特開昭62−1286
21号公報に記載されているように、量子化を行った時に
生じる最大歪が一定となるようなダイナミックレンジに
応じてビット数が変化する可変長符号化方法が提案され
ている。 上述のダイナミックレンジに適応した高能率符号（AD
RCと称する）は、伝送すべきデータ量を大幅に圧縮でき
るので、ディジタルVTRに適用して好適である。ADRCで
は、符号化により得られるデータとして、ダイナミック
レンジDR、最大値MAX、最小値MINの内の二つのデータ
（ブロック毎の固定長データ）とブロックの各画素と対
応するコード信号（可変長データ）とがある。また、特
開昭62−107526号公報に記載されているようなADRCと駒
落とし圧縮とを組み合わせた符号化の場合には、動きの
有無を示す動き判定コードMOVEが伝送される。 ADRCでは、２次元或いは３次元のブロックに画面を細
分化し、ブロックの単位で符号化がなされる。また、デ
ィジタルVTRのようなバーストエラーが多い伝送路を使
用する場合には、エラー訂正符号を使用していても、エ
ラーを訂正できない場合が生じることが多く、訂正でき
ないエラーを補間する必要が生じる。補間の方式として
は、ブロック内の他の正しいデータを使用してエラーデ
ータを補間するブロック内の画素単位の補間と、ブロッ
ク全体がエラーデータとなり、周辺の正しいブロックの
データを使用してブロック単位の補間を行う方式とがあ
る。ブロック単位の補間を有効に実行するために、記録
時に、近接するブロックの記録位置が離れるようなブロ
ック単位のシャフリングがなされる。 〔発明が解決しようとする問題点〕 ブロック内の画素単位の補間は、相関が強い極めて近
接した画素データを使用するので、比較的良好に補間を
行うことができる。しかし、ブロック単位の補間は、隣
接する正しいブロックのデータを使用するために、補間
しようとする画素データと正しいデータとの距離が大き
くなり、両者の相関が弱くなる。従って、ブロック単位
の補間では、ブロック歪みが発生し易い欠点があった。 従って、この発明の目的は、ブロック単位で補間する
場合にも、補間の精度を高くすることが可能なブロック
化回路を提供することにある。 〔問題点を解決するための手段〕 この発明は、走査順序の画像データが１画面を分割し
た大きさのブロックの順序のデータに変換される画像信
号のブロック化回路において、 ブロックの二倍の大きさの領域に含まれ、それぞれ五
の目格子状に位置する複数の画素データにより、第１の
ブロックと第２のブロックが形成され、第１および第２
のブロックの画素データをそれぞれ高能率符号化し、そ
れぞれの第１のブロックの符号化出力及び第２のブロッ
クの符号化出力が伝送時に離れた位置とされる第１の動
作モードと、 第１のブロックの符号化出力と第２のブロックの符号
化出力の一方を伝送する第２のモードとが選択可能とさ
れたことを特徴とする画像信号のブロック化回路であ
る。 〔作用〕 ブロックの二倍の大きささの領域に含まれる所定間隔
毎の画素データにより、第１のブロックと第２のブロッ
クが形成されるので、第１のブロック及び第２のブロッ
クに各々含まれる画素データは、極めて近接しており、
相関が強いものである。これらの二つのブロックの記録
位置が離されるので、バーストエラーが発生したとき
に、二つのブロックが共にエラーブロックとなる可能性
を低くすることができる。二つのブロックの一方が正し
いブロックであれば、ブロック単位の補間であっても、
他方のエラーブロックの画素データを正しいブロックの
画素データで良好に補間することができる。 〔実施例〕 以下、この発明の一実施例について図面を参照して説
明する。 この説明は、下記の順序に従ってなされる。 a.記録／再生回路の構成 b.ブロック化の処理 c.伝送データの構成 d.エラー訂正符号 e.変形例 a.記録／再生回路の構成 第１図を参照して、この一実施例の記録／再生回路に
ついて説明する。第１図において、１で示す入力端子に
記録ビデオ信号が供給される。２がA/D変換器を示し、A
/D変換器２によりディジタル信号に変換されたビデオ信
号がブロック化回路３に供給される。ビデオ信号の有効
領域が（４ライン×４画素×２フレーム＝32画素）のブ
ロックに細分化される。このブロック化は、後述のよう
に、補間処理を容易とするために（４ライン×８画素×
２フレーム＝64画素）の領域から二つのブロックを形成
する処理である。これと共に、ブロック化回路３では、
近接するブロックの記録位置をなるべく離すようなシャ
フリングがなされる。 ブロック化回路３によりブロックの順序に変換された
ディジタルビデオ信号がADRCエンコーダ４に供給され
る。ADRCエンコーダ４では、特願昭60−247840号明細書
及び特願昭61−153330号明細書に詳細に述べられている
ように、ブロックが動きブロックが静止ブロックかを判
別し、静止ブロックの場合には、ブロックを構成する二
つの領域のうちの一方又は二つの領域の平均値を量子化
して伝送する駒落とし圧縮がなされる。駒落とし処理が
なされたかどうかを示すために、動き判定コードMOVEが
受信側に伝送される。 また、ADRCエンコーダ４では、ブロック毎に、最大値
MAX及び最小値MINが検出され、（MAX−MIN）によりダイ
ナミックレンジDRが検出される。このダイナミックレン
ジDRの２フレーム期間の度数分布が求められ、可変長量
子化のしきい値T0,T1,T2,R3が決定される。しきい値T0
未満のブロックは、量子化コードが伝送されず、しきい
値T1未満のブロックは、１ビットで量子化がされ、しき
い値T2未満のブロックは、２ビットで量子化がされ、し
きい値T3未満のブロックは、３ビットで量子化がされ、
しきい値T3以上のブロックは、４ビットで量子化がされ
る。度数分布を求めてしきい値を決定するのは、伝送デ
ータのレートが所定値を超えないように、バッファリン
グの処理を行うためである。 ADRCエンコーダ４からの出力データがフレーム化回路
５に供給される。ADRCエンコーダ４の出力データは、２
フレーム毎の動き判定コードMOVE、ブロック毎のダイナ
ミックレンジDR、ブロック毎の最小値MINからなる固定
長データと各画素と対応するコード信号からなる可変長
データとである。フレーム化回路５は、これらのデータ
を所定の順序に配列して、フレーム構成のデータを形成
する。つまり、特願昭61−240890号明細書に記載されて
いるように、可変長ADRCの場合でも、固定長データが所
定周期で位置するデータ系列が形成される。このよう
に、固定長データが所定周期で位置するために、高速再
生時にデータが断片的に得られる場合に、固定長データ
の再生が容易となる。また、特願昭61−240889号明細書
に記載されているように、コード信号の最上位ビットを
まとめて、固定長データと扱うようにしても良い。 フレーム化回路５の出力信号がシンクブロック内のフ
ォーマッタ６に供給され、フォーマッタ28の出力データ
が重要度の高い固定長データに対するパリティPT1を発
生するパリティ発生回路７に供給される。パリティ発生
回路７の出力データがセグメント内のフォーマッタ８に
供給され、フォーマッタ８の出力データが外符号のパリ
ティPT2を発生するパリティ発生回路９に供給される。
パリティ発生回路９の出力データがセグメント内のフォ
ーマッタ10を介して内符号のパリティPT0を発生するパ
リティ発生回路11に供給される。これらのパリティ発生
回路7,9,11は、後述のように、リード・ソロモン符号の
パリティを発生する。 パリティ発生回路11の出力データは、ランダム化回路
12により、Ｍ系列等により、ランダム化の処理を受け
る。ランダム化の処理により、記録データの直流成分が
減少される。ランダム化回路12の出力データが加算回路
13に供給され、端子14からの同期信号（SYNC）及びID信
号の付加がなされる。加算回路13の出力データは、並列
→直列変換回路15を介して直列データに変換され、記録
アンプ16を介してスイッチ回路17の記録側端子Ｒに供給
される。スイッチ回路17からの記録データは、一対の回
転ヘッド18a及び18bに供給され、磁気テープ19に斜めの
トラックとして記録される。 磁気テープ19から回転ヘッド18a及び18bにより交互に
再生されたデータは、スイッチ回路17の再生側端子Ｐと
再生アンプ21とイコライザ回路22とを介してPLL回路23
に供給される。PLL回路23は、再生データと同期したビ
ットクロックを形成する。PLL回路23に接続された同期
信号及びID信号分離回路24により、同期信号及びID信号
が分離される。同期信号及びID信号分離回路24の出力デ
ータがディランダム化回路25に供給され、記録側のラン
ダム化で使用されたのと同一のＭ系列等の系列によりデ
ィランダム化の処理がなされる。26は、例えば４フレー
ムメモリから構成された再生メモリを示す。再生メモリ
26により、時間軸変動の補正（TBC）、変速再生時のデ
ータの収集処理がなされる。 再生メモリ26の出力データがエラー訂正回路27に供給
される。エラー訂正回路27により、内符号のエラー訂正
がなされる。エラー訂正回路27の出力データがセグメン
ト内のフォーマッタ28に供給され、フォーマッタ28の出
力データがエラー訂正回路29に供給される。エラー訂正
回路29により、外符号のエラー訂正がなされる。エラー
訂正回路29の出力データがセグメント内のフォーマッタ
30を介してエラー訂正回路31に供給され、重要度の高い
固定長データに対するエラー訂正がなされる。更に、繰
り返し訂正により、訂正能力を上げるために、エラー訂
正回路31の出力データがセグメント内のフォーマッタ32
を介して外符号のエラー訂正回路33に供給される。 エラー訂正回路33の出力データがフォーマッタ34を介
してデフレーム回路35に供給される。デフレーム化回路
35により、ダイナミックレンジDR、最小値MIN、動き判
定コードMOVE、コード信号の分離がされ、次段のADRCデ
コーダ36において、ADRCの復号がなされる。 ADRCデコーダ36の出力データがブロック分解回路37に
供給され、ブロック分解回路37において、ブロックの順
序のデータが走査順序のデータに変換される。ブロック
分解回路37の出力データが平滑及び補間回路38に供給さ
れる。平滑処理は、静止ブロックが連続した場合に、前
後のブロックのデータの平均値データにより、ブロック
の境界のデータを置き換える処理である。補間処理は、
エラー訂正できない画素のデータを周辺の正しいデータ
を用いた補間データに置き換える処理である。平滑及び
補間回路38の出力データがD/A変換器39に供給され、デ
ィジタルビット信号がアナログビデオ信号に変換され、
出力端子40には、再生アナログビデオ信号が得られる。 b.ブロック化の処理 第２図は、ブロック化回路３においてなされるブロッ
ク化の処理を示す。第２図Ａに示すように、連続する２
フレームの各々に属し、同一の空間的位置を占める（４
ライン×８画素）の２個の領域において、骰子の五の目
格子状に位置する白ドット及び黒ドットにより二つのブ
ロックが形成される。第２図Ｂは、黒ドットにより形成
された（４ライン×４画素×２フレーム）の一方のブロ
ックを示す。図示せずも、白ドットにより、同様に他の
同一の大きさのブロックが形成される。 ブロック化回路３は、例えば２フレームメモリを二個
有する構成とされ、一方の２フレームメモリと他方の２
フレームメモリとでデータの書き込み及び読み出しが交
互になされる。例えば一方の２フレームメモリに順次デ
ータが書き込まれている２フレーム期間では、他方の２
フレームメモリからデータの読み出しがなされる。この
読み出し時に、第２図Ａに示すように、五の目格子状に
データの読み出しを行い、読み出されたデータがブロッ
クを構成する。このように形成された２個のブロック
は、記録時に離れた位置に記録され、バーストエラーに
より、２個のブロックの両者がエラーデータとなること
が防止される。 再生されたデータ中で、一方の例えば白のドットから
なるデータのブロックがエラーデータとなっても、第２
図Ｃに示すように、他方のブロックの黒のドットの正し
いデータが周囲に位置しているので、この周囲のデータ
の例えば平均値により中心の白のドットのデータを補間
することにより、エラーデータのフレーム内補間を行う
ことができる。この補間処理は、平滑及び補間回路38に
おいてなされる。 また、五の目格子を形成するように、二つのブロック
を形成する場合、第２図Ｄに示すように、フィールド内
で五の目格子が形成されるようにしても良い。この場合
には、フィールド内補間がなされる。 更に、上述のブロック化で形成される二つのブロック
の一方の伝送を省略するモードと、二つのブロックを伝
送するモードとが可能とされる。ディジタルVTRの場
合、画質の良いSPモードと、長時間記録が可能なLPモー
ドとの二つのモードが設けられることが多い。例えばSP
モードの場合では、記録データのレートが30Mbpsとさ
れ、LPモードの場合では、これが15Mbpsとされる。従っ
て、SPモードでは、二つのブロックを共に記録し、LPモ
ードでは、一方のブロックのみを記録することにより、
データレートが1/2とされる。LPモードの場合は、特願
昭61−182492号明細書に記載されているようなサブサン
プリングを行う記録方式と同様の記録を行うことにな
る。 c.伝送データの構成 第３図Ａは、並列→直列変換回路15で直列化される前
の段階のバイトシリアルのデータ構成の１シンクブロッ
ク分を示す。このシンクブロックは、下記のデータから
なる156バイトの長さとされている。 ブロック同期信号:2バイト ID信号（フレームID,セグメントID）:2バイト BADS及びビットプレーン:20バイト （４個のADRCブロックのデータ）×4:27×４＝108バ
イト 内符号のパリティPT0:4バイト 重要度の高いデータ専用のパリティPT1及びビットプ
レーン:20バイト 20バイトのBADSは、第３図Ｂに示すように、各１バイ
トのBADS1〜BADS4と、（４×４＝16バイト）のビットプ
レーン（各画素のコード信号）とからなる。また、４個
のADRCブロックのデータは、第３図Ｂに示すように、動
き判定コードMOVE（１バイト），ダイナミックレンジD
R,最小値MINの４ブロック分（従って、８バイト）と、
ビットプレーン（18バイト）とからなる。20バイトのパ
リティPT1及びビットプレーンは、第３図Ｃに示すよう
に、４バイトのパリティPT1の16バイトのビットプレー
ンとからなる。更に、４バイトのBADS1〜BADS4は、第３
図Ｄに示すように、１ビットの２フレームID（DBFR）と
15ビットの先頭のADRCブロックの番号（BLKn）と輝度信
号に対するしきい値の組みを示す５ビットのコードYth
と色差信号に対するしきい値の組みを示す５ビットのコ
ードCthと４ビットのADRCのブロック内アドレスと２ビ
ットの予備ビットからなる。 d.エラー訂正符号 エラー訂正符号の構成について第４図を参照して説明
する。この一実施例におけるエラー訂正符号は、基本的
には、積符号の構成とされたもので第３図Ａに示すシン
クブロックが水平方向に４個配され、垂直方向に46個配
される。 記録側のパリティ発生回路７では、重要度の高いデー
タに対するパリティPT1が生成される。BADS1〜BADS4の
４バイトと、ADRCの固定長データ（MOVE,DR,MIN:9×４
＝36バイト）の計40バイトに対して、リード・ソロモン
符号の４バイトのパリティが生成される。パリティPT1
は、シンクブロック内に含まれるデータに関して生成さ
れ、インターリーブがかけられていないので、ランダム
エラー訂正用のエラー訂正符号である。 次に、パリティ発生回路９により、外符号のパリティ
PT2が生成される。外符号のパリティPT2は、第４図にお
いて、垂直方向に並ぶ46バイトのデータ（但し、同期信
号及びID信号を除く）から生成された４バイトのリード
・ソロモン符号のパリティである。 そして、パリティ発生回路11により、内符号のパリテ
ィPT0が生成される。第３図に示すように、20バイトのB
ADSと４個のADRCブロック（４×27＝108）とパリティPT
1（20バイト）との計148から４バイトのパリティPT0が
生成される。 第４図の第１行に位置するデータ系列から順に記録さ
れる。再生側では、最初にエラー訂正回路27により内符
号（パリティPT0）のエラー訂正がなされる。この内符
号のエラー訂正は、１バイトのエラー訂正のみを訂正、
２バイト以上のエラーデータには、エラーであることを
示すポインタをセットする。 次に、エラー訂正回路29により、外符号のエラー訂正
がなされる。この外符号のエラー訂正は、ポインタを使
用したイレージャ訂正であり、３バイトのエラーが訂正
される。 そして、エラー訂正回路31により、重要度の高いデー
タのエラーが訂正される。このエラー訂正では、内符号
のポインタで示される４バイトのエラーがイレージャ訂
正される。 エラー訂正能力を高くするために、更に、エラー訂正
回路33により、外符号のイレージャ訂正が再度なされ
る。このイレージャ訂正は、３バイト迄のエラーを訂正
するものである。 e.変形例 また、この発明は、ADRC以外の高能率符号例えばディ
スクリートコサイン変換に対しても適用できる。この場
合には、直流成分が重要度の高いデータとなり、直流成
分に対して専用のランダムエラー訂正符号の符号化がさ
れる。 また、この発明では、リード・ソロモン符号以外のエ
ラー訂正符号を使用することができる。 〔発明の効果〕 この発明では、元の画面で、極めて近接した位置にあ
る複数画素のデータから二つのブロックが形成されるの
で、一方のブロックが全てエラーデータとなる場合で
も、他方の正しいブロックのデータにより、エラーデー
タの補間を行うことができる。従って、ブロック単位の
補間でありながら、精度の高い補間を行いことができ、
復元画質の向上を図ることができる。

【図面の簡単な説明】 第１図はこの発明の一実施例の記録／再生回路の構成を
示すブロック図、第２図はブロック化の説明に用いる略
線図、第３図は伝送データのシンクブロックのデータ構
成を示す略線図、第４図はこの発明の一実施例における
エラー訂正符号の説明に用いる略線図である。 図面における主要な符号の説明 3:ブロック化回路、4:ADRCエンコーダ、7,9,11:パリテ
ィ発生回路、18a,18b:回転ヘッド、27,29,31,33:エラー
訂正回路、36:ADRCデコーダ、37:ブロック分解回路。

Claims (1)

1. (57)【特許請求の範囲】 １．走査順序の画像データが１画面を分割した大きさの
   ブロックの順序のデータに変換される画像信号のブロッ
   ク化回路において、 上記ブロックの二倍の大きさの領域に含まれ、それぞれ
   五の目格子状に位置する複数の画素データにより、第１
   のブロックと第２のブロックが形成され、上記第１およ
   び第２のブロックの画素データをそれぞれ高能率符号化
   し、それぞれの上記第１のブロックの符号化出力及び上
   記第２のブロックの符号化出力が伝送時に離れた位置と
   される第１の動作モードと、 上記第１のブロックの符号化出力と上記第２のブロック
   の符号化出力の一方を伝送する第２のモードとが選択可
   能とされたことを特徴とする画像信号のブロック化回
   路。