JPH0654225A - フィールド判別装置 - Google Patents

フィールド判別装置

Info

Publication number
JPH0654225A
JPH0654225A JP4202572A JP20257292A JPH0654225A JP H0654225 A JPH0654225 A JP H0654225A JP 4202572 A JP4202572 A JP 4202572A JP 20257292 A JP20257292 A JP 20257292A JP H0654225 A JPH0654225 A JP H0654225A
Authority
JP
Japan
Prior art keywords
pulse
vertical
circuit
signal
sync
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4202572A
Other languages
English (en)
Inventor
Hajime Sumiyoshi
肇 住吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP4202572A priority Critical patent/JPH0654225A/ja
Publication of JPH0654225A publication Critical patent/JPH0654225A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 (修正有) 【目的】 特殊ビデオ・ソフト再生時でも安定にフィー
ルド判別を行う。 【構成】 同期分離回路1と、同期信号から水平周波数
の整数倍及び水平周期の第1、第2のパルス発生手段
2,3と、同期信号を積分し垂直同期信号を得る第1の
垂直同期分離回路4と、第1のパルスをカウントし垂直
同期受付け期間を決定しウインドパルスを出力する垂直
カウンタ7Aと、垂直同期受付け期間に垂直同期信号を
検出した後に第2のパルスの立ち下がりタイミングで垂
直カウンタをリセットするパルス発生手段5,6と、同
期信号を第1の垂直同期分離回路より小さい積分時定数
で積分し垂直同期信号を得る第2の垂直同期分離回路9
と、ウインドパルスを導入して第2の垂直同期分離回路
の出力を所定期間通過させるパルスを発生する垂直同期
検出回路10と、その出力と第2のパルスとで偶数・奇
数フィールド判別を行うフィールド判別回路8とを具備
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばカラーテレビジ
ョン受像機において、テレビジョン信号に多重化された
キャプション信号(文字情報信号)のある奇数フィール
ドを検出するためのなどに使用されるフィールド判別装
置に関する。
【0002】
【従来の技術】図4は従来のフィールド判別装置を示す
ブロック図である。
【0003】図4において、入力端子INに導入された
映像信号は、同期分離回路1により同期分離され、複合
同期信号CSを得る。この複合同期信号CSは水平位相
検波回路2に導入され、水平発振回路3で作成された水
平パルスfH1と位相検波される。この位相検波された電
圧を水平発振回路3に供給し、周波数制御を行って水平
パルスfH1と水平同期信号が位相ロックされる。
【0004】一方、複合同期信号CSは垂直同期分離回
路4にも供給され、積分及び波形整形され、垂直同期信
号VSを得る。
【0005】水平発振回路3からは、水平周波数の2倍
の周波数の水平パルス2fH が出力され、垂直カウンタ
7及びリセットパルス成形回路6に供給される。また、
水平発振回路3はパルス2fH を1/2 に分周した水平周
期のパルスfH2を発生する。
【0006】垂直カウンタ7は、パルス2fH をカウン
トすることにより分周し、垂直同期検出回路5が垂直同
期信号VSを受け付ける期間を決定するパルスPERを
発生すると共に、このパルスPERの期間に垂直同期信
号が無い時は自動的に垂直カウンタ7をリセットする。
【0007】このパルスPERの期間に垂直同期信号V
Sがある場合には、垂直同期信号VSがハイレベルとな
った後、パルス2fH の立ち下がりタイミングでリセッ
トパルスRSPを発生し、垂直カウンタ7をリセットす
る。
【0008】一方、リセットパルスRSPはフィールド
判別回路8に供給される。フィールド判別回路8は図5
に示すようなDフリップフロップで構成され、水平パル
スfH2をD入力としリセットパルスをCK入力としてお
り、リセットパルスRSPの立ち上がり時に、前記水平
パルスfH2がハイレベルであるかローレベルであるかに
よりフィールド判別する。ここでは、フィールド判別出
力F0がハイレベルの時が奇数フィールド、ローレベル
の時が偶数フィールドである。フィールド判別出力F0
は出力端子OUTに得られる。
【0009】図6に、図4における水平発振回路,垂直
同期検出回路,リセットパルス成形回路,及び垂直カウ
ンタの具体的回路例を示す。
【0010】図6では、水平発振回路3として、水平周
波数の32倍の周波数(32fH )の電圧制御発振器
(図示せず)と水平カウントダウン回路31〜33を用
いて、必要な2×fH パルスと2つの水平パルスfH1と
fH2を得ている。垂直カウンタ7は、フリップフロップ
回路FF0 〜FF9 で構成されている。垂直同期検出回
路5は、垂直カウンタ7にて与えられる垂直同期受付け
期間224H〜296Hに垂直同期信号VSを検出する
もので、ゲート回路G1 〜G15により構成され、入力端
子12aには垂直同期信号VSを入力し、出力端子には
垂直同期検出パルスVDPを出力する。リセットパルス
成形回路6は、ゲート回路G16〜G25により構成され、
垂直同期検出パルスVDPを入力し、垂直同期信号VS
がハイレベルとなった後、パルス2fH の立ち下がりタ
イミングでリセットパルスRSPを出力し、これを垂直
カウンタ7にリセット信号RSPとして供給する。
【0011】図7に、図4の各部の信号波形を示す。図
7において、(a) は入力端子INに入力する映像信号、
(b)は同期分離回路1からの複合同期信号CS、(c) は
垂直同期分離回路4内の積分回路における垂直同期パル
スの積分波形、(d) は垂直同期分離回路4からの垂直同
期出力パルスVS、(e) は垂直同期検出回路5から出力
される垂直同期検出パルスVDP、(f) は水平発振器3
からの水平AFC用パルスfH1、(g) は水平発振器3か
らの水平周期のフィールド判別用パルスfH2、(h) は水
平発振器3からの2×fH のパルス、(i) はリセットパ
ルス成形回路6から出力されるリセットパルスRSP、
(j)はフィールド判別回路8から出力されるフィールド
判別出力F0である。
【0012】フィールド判別回路8では、水平パルスf
H2をリセットパルスRSPの立ち上がりで検出し、その
ときの水平パルスfH2がハイレベルであればローレベル
の奇数フィールド信号を出力し、fH2がローレベルであ
ればハイレベルの偶数フィールド信号を出力するように
なっている。
【0013】しかしながら、上記従来の方法では、特殊
ビデオ・ソフト(例えばダビング防止のために垂直同期
信号部分に特別処理をしたソフト)の再生時には、フィ
ールド判別誤動作をすることがあった。
【0014】図8に、誤判別を生じるビデオ・ソフトの
垂直同期信号部分(奇数フィールドの)の波形及び回路
4の装置各部の信号波形を示す。
【0015】図8において、(a) は入力端子INに入力
する映像信号、(b)は同期分離回路1からの複合同期信
号CS、(c) は垂直同期分離回路4内の積分回路におけ
る垂直同期パルスの積分波形、(d) は垂直同期分離回路
4からの垂直同期出力パルスVS、(e) は水平発振器3
からの2×fH のパルス、(f) はリセットパルス成形回
路6からのリセットパルスRSP、(g) は水平発振器3
からのフィールド判別用パルスfH2、(h) はフィールド
判別回路8から出力されるフィールド判別出力F0であ
る。
【0016】図7(b)に示すように複合同期信号CSに
おける垂直同期信号部分が、通常は0.42H幅(但
し、Hは水平走査周期で63.5μs)のパルスが6回
あるものが、特殊ビデオ・ソフトでは図8(b)に示すよ
うに約10μsec 幅のパルスが6回となっている。よっ
て、垂直同期分離回路4における垂直積分波形は図8
(c) に示すようになり、垂直同期分離回路4から出力さ
れる垂直同期信号VSの開始位相が、図8(d)に示すよ
うに入力映像信号の水平同期信号開始より約0.5H遅
れて出力されるため、リセットパルス成形回路6から出
力されるリセットパルスRSPの発生タイミングも遅れ
(図8(f) 参照)、フィールド判別回路8におけるクロ
ック入力が遅れて奇数フィールドをローレベル判定(即
ち、偶数フィールドと誤判別)してしまう。
【0017】
【発明が解決しようとする課題】上記の如く、従来の回
路では、特殊ビデオ・ソフト(ダビング防止テープ)再
生時にフィールド判別誤動作を生じる問題があった。
【0018】そこで、本発明は、上記の問題を解決する
もので、上記特殊ビデオ・ソフト再生時でも誤動作する
ことなく、安定にフィールド判別を行うことができるフ
ィールド判別装置を提供することを目的とするものであ
る。
【0019】
【課題を解決するための手段】本発明によるフィールド
判別装置は、入力として導入された映像信号より同期信
号を分離するための同期分離回路と、この同期分離回路
にて分離された同期信号に基づいて、水平周波数の整数
倍の周波数の第1のパルスを発生すると共に、水平周期
の第2のパルスを発生するパルス発生手段と、前記同期
分離回路にて分離された同期信号を積分し、垂直同期信
号を得る第1の垂直同期分離回路と、前記第1のパルス
をカウントし、垂直同期受付け期間を決定するパルスを
発生すると共に、前記垂直同期信号に先立つ時点から所
定の期間にウインドパルスを出力する垂直カウンタと、
この垂直カウンタにて与えられる前記の垂直同期受付け
パルスの期間に、前記第1の垂直同期分離回路からの垂
直同期信号を検出し、該垂直同期信号の検出後における
前記第2のパルスの立ち下がりタイミングで前記垂直カ
ウンタをリセットするためのパルスを発生する手段と、
前記同期分離回路からの同期信号を入力し、前記第1の
垂直同期分離回路の積分時定数より小さい所定の積分時
定数で積分し、垂直同期信号を得る第2の垂直同期分離
回路と、前記垂直カウンタからのウインドパルスを導入
して、前記第2の垂直同期分離回路の出力を所定の期間
だけ通過させるパルスを発生する垂直同期検出回路と、
この第2の垂直同期検出回路の出力パルスと水平周期の
前記第2のパルスとで偶数・奇数フィールド判別を行う
フィールド判別回路とを具備したものである。
【0020】
【作用】本発明においては、フィールド判別専用に、第
2の垂直同期分離回路及び垂直同期検出回路を具備し、
フィールド判別用垂直同期分離回路の積分時定数を約8
μsecに設定して特殊ビデオ・ソフト(ダビング防止テ
ープ)においても、通常信号と同じ位相に垂直同期信号
を得ることでフィールド判別誤動作を防止すると共に、
垂直カウンタより垂直同期信号位相に先立つ時点から所
定の期間(261H付近〜0H)のウインドパルスを垂
直同期検出回路に供給し、このウインドパルスが入力さ
れた後の垂直同期信号を所定期間通過させるパルスをフ
ィールド判別回路にクロック入力として供給すること
で、各種同期妨害に対する特性も従来回路同等の性能が
得られるようにしている。
【0021】
【実施例】実施例について図面を参照して説明する。図
1は本発明の一実施例のフィールド判別装置を示すブロ
ック図である。
【0022】図1において、同期分離回路1,水平位相
検波回路2,水平発振回路3,垂直同期分離回路(1)
4,垂直同期検出回路(1)5,リセットパルス成形回
路6については従来例1〜6と全く同様である。
【0023】入力端子INに導入された映像信号は、同
期分離回路1により同期分離され、複合同期信号CSを
得る。この複合同期信号CSは水平位相検波回路2に導
入され、水平発振回路3で作成された水平パルスfH1と
位相検波される。この位相検波された電圧を水平発振回
路3に供給し、周波数制御を行って水平パルスfH1と水
平同期信号が位相ロックされる。
【0024】一方、複合同期信号CSは垂直同期分離回
路(1)4にも供給され、積分及び波形整形され、垂直
同期信号VS1を得る。
【0025】水平発振回路3からは、水平周波数の2倍
の周波数の水平パルス2fH が出力され、垂直カウンタ
7A及びリセットパルス成形回路6に供給される。ま
た、水平発振器参照はパルス2fH を1/2 に分周した水
平周期のパルスfH2を発生する。
【0026】垂直カウンタ7Aはフリップフロップ回路
FF0〜FF9とゲート回路G30〜G32で構成されてい
る。垂直カウンタ7Aのフリップフロップ回路FF0〜
FF9では、パルス2fH をカウントすることにより分
周し、垂直同期検出回路(1)5が垂直同期信号VS1
を受け付ける期間を決定するパルスPERを発生すると
共に、このパルスPERの期間に垂直同期信号VS1が
無い時は自動的に垂直カウンタ7Aをリセットする。
【0027】このパルスPERの期間に垂直同期信号V
S1がある場合には、VS1がハイレベルとなった後、
パルス2fH の立ち下がりタイミングでリセットパルス
RSPを発生し、垂直カウンタ7Aをリセットする。ま
た、垂直カウンタ7Aのゲート回路G30〜G32では、2
61Hをカウントしてからリセットされるまで、ウイン
ドパルスWIDを出力する。
【0028】垂直同期分離回路(2)9は、複合同期信
号CSを積分,波形整形し、垂直同期信号VS2を得
る。この垂直同期分離回路9の積分時定数は、特殊ビデ
オ・ソフトでも正規位相で垂直同期信号が得られるよう
に10μsec 以下(約8μsec)に設定されている。
【0029】垂直同期検出回路(2)10は、垂直同期
信号VS2を入力し、ウインドパルス期間においてVS
2を所定の期間通過させるパルスを発生するもので、図
2に示すようにG40〜42で構成されている。
【0030】この出力パルスVDP2を、図5で示すよ
うなDフリップフロップによるフィールド判別回路8の
RSP入力に供給して、フィールド判別を行う。フィー
ルド判別回路8は、パルスVDP2の立ち上がり時に、
水平パルスfH2がハイレベルであるかローレベルである
かによりフィールド判別する。ここでは、フィールド判
別出力F0がローレベルの時が奇数フィールド、ハイレ
ベルの時が偶数フィールドである。フィールド判別出力
F0は出力端子OUTに得られる。
【0031】図2に、図1における水平発振回路,垂直
同期検出回路,リセットパルス成形回路,及び垂直カウ
ンタの具体的回路例を示す。
【0032】水平発振回路3,垂直同期検出回路(1)
5,リセットパルス成形回路6の構成は従来例(図6)
と同様となっている。垂直カウンタ7Aは従来例(図
6)にゲート回路G30〜G32を追加した構成となってお
り、また垂直同期検出回路(2) 10はゲート回路G40〜
G42で構成され、ウインドパルスWIDと入力端子12
bからの垂直同期信号VS2とが入力され、出力として
垂直同期検出パルスVDP2が得られるようになってい
る。
【0033】次に、図1の装置について特殊ビデオ・ソ
フト(ダビング防止テープ)再生時の動作を、図3を参
照して説明する。
【0034】図3において、(a) は入力端子INに入力
する映像信号、(b)は同期分離回路1からの複合同期信
号CS、(c) は垂直同期分離回路(1)4内の積分回路
における垂直同期パルスの積分波形、(d) は垂直同期分
離回路(1)4からの垂直同期出力パルスVS1、(e)
は水平発振器3からの2×fH のパルス、(f) はリセッ
トパルス成形回路6から出力されるリセットパルスRS
P、(g) は垂直カウンタ7AからのウインドパルスWI
D、(h) は水平発振器3からの水平周期のパルスfH2、
(i) は垂直同期分離回路(2)9内の積分回路における
垂直同期パルスの積分波形、(j) は垂直同期分離回路
(2)9からの垂直同期出力パルスVS2、(k) は垂直
同期検出回路(2)10からの垂直同期検出パルスVD
P2、(l)はフィールド判別回路8から出力されるフィ
ールド判別出力F0である。
【0035】図3(c) の垂直積分1波形や図3(f) のリ
セットパルスRSPの動作波形は、従来例の波形(図8
(c) ,(f) )と同様である。
【0036】垂直カウンタ7Aから得られる(G30〜G
32で作成)ウインドパルスWIDは、垂直カウンタ7A
の261H目〜0H目までハイレベルとなる。
【0037】図3(i) に示すように垂直同期分離回路
(2) 9における垂直積分2波形の波形整形レベルは、8
μsec 幅のパルス時にハイレベルとなるように設定され
ているため、垂直同期信号VS2としては、図3(j) に
示すような垂直同期信号が出力される。
【0038】垂直同期検出回路(2)10では、図3
(k) に示すように、ウインドパルスWIDがハイレベル
の期間に、垂直同期信号VS2が最初にハイレベルにな
った位相で垂直同期検出パルスVDP2をハイレベルに
し、リセットパルスRSPの立ち上がりで垂直同期検出
パルスVDP2をローレベルとする。
【0039】この垂直同期検出パルスVDP2をDフリ
ップフロップで構成されるフィールド判別回路8のクロ
ック入力端に供給し、水平パルスfH2を検出することで
図3(l) に示すようなフィールド判別出力F0を得る。
【0040】図3(k) から分かるように、フィールド判
別用クロックであるVDP2は、入力映像信号(a)の垂
直同期信号の開始位相より8μsec 遅れた位相で出力さ
れることにより、通常の標準NTSC信号の入力時と同
様に特殊ビデオ・ソフトの再生信号入力時においても、
VDP2は常に水平パルスfH2における同一レベル位相
(同一レベル位相期間は水平周期の1/2 である31.75μ
sである)で出力される。よって、どちらも安定したフ
ィールド判別を行う。
【0041】また、垂直同期のフロントポーチがゴース
ト等で乱された場合においても261Hまでは垂直同期
信号VS2を受け付けないことにより、同期性能は安定
している。
【0042】以上の本発明の実施例においては、フィー
ルド判別専用に、垂直同期分離回路9及び垂直同期検出
回路10を具備し、フィールド判別用垂直同期分離回路
9の積分時定数を約8μsecに設定して特殊ビデオ・ソ
フト(ダビング防止テープ)においても、通常信号と同
じ位相に垂直同期信号を得ることでフィールド判別誤動
作を防止すると共に、垂直カウンタ7Aより垂直同期信
号位相に先立つ時点から所定の期間(261H付近〜0
H)のウインドパルスを垂直同期検出回路10に供給
し、このウインドパルスが入力された後の垂直同期信号
を所定期間通過させるパルスをフィールド判別回路8に
クロック入力として供給することで、各種同期妨害に対
する特性も従来回路同等の性能が得られるようにしてい
る。
【0043】
【発明の効果】以上述べたように本発明によれば、特殊
ビデオ・ソフト(ダビング防止テープ)再生時において
も安定したフィールド判別を行うことができる。
【図面の簡単な説明】
【図1】本発明の一実施例のフィールド判別装置を示す
ブロック図。
【図2】図1における垂直カウンタ,リセットパルス成
形回路,垂直同期検出回路(1)及び垂直同期検出回路
(2)の具体的構成を示す回路図。
【図3】図1の装置におけるダビング防止テープ再生時
の動作を説明する波形図。
【図4】従来のフィールド判別装置を示すブロック図。
【図5】図4におけるフィールド判別回路の一実施例を
示す回路図。
【図6】図4における垂直カウンタ,リセットパルス成
形回路及び垂直同期検出回路の具体的構成を示す回路
図。
【図7】図4の装置の動作を説明する波形図。
【図8】図4の装置におけるダビング防止テープ再生時
の動作を説明する波形図。
【符号の説明】
1…同期分離回路 2…水平位相検波回路 3…水平発振器 4…垂直同期分離回路(1) 5…垂直同期検出回路(1) 6…リセットパルス成形回路 7A…垂直カウンタ 8…フィールド判別回路 9…垂直同期分離回路(2) 10…垂直同期検出回路(2)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】入力として導入された映像信号より同期信
    号を分離するための同期分離回路と、 この同期分離回路にて分離された同期信号に基づいて、
    水平周波数の整数倍の周波数の第1のパルスを発生する
    と共に、水平周期の第2のパルスを発生するパルス発生
    手段と、 前記同期分離回路にて分離された同期信号を積分し、垂
    直同期信号を得る第1の垂直同期分離回路と、 前記第1のパルスをカウントし、垂直同期受付け期間を
    決定するパルスを発生すると共に、前記垂直同期信号に
    先立つ時点から所定の期間にウインドパルスを出力する
    垂直カウンタと、 この垂直カウンタにて与えられる前記の垂直同期受付け
    パルスの期間に、前記第1の垂直同期分離回路からの垂
    直同期信号を検出し、該垂直同期信号の検出後における
    前記第2のパルスの立ち下がりタイミングで前記垂直カ
    ウンタをリセットするためのパルスを発生する手段と、 前記同期分離回路からの同期信号を入力し、前記第1の
    垂直同期分離回路の積分時定数より小さい所定の積分時
    定数で積分し、垂直同期信号を得る第2の垂直同期分離
    回路と、 前記垂直カウンタからのウインドパルスを導入して、前
    記第2の垂直同期分離回路の出力を所定の期間だけ通過
    させるパルスを発生する垂直同期検出回路と、 この垂直同期検出回路の出力パルスと水平周期の前記第
    2のパルスとで偶数・奇数フィールド判別を行うフィー
    ルド判別回路とを具備したことを特徴とするフィールド
    判別装置。
JP4202572A 1992-07-29 1992-07-29 フィールド判別装置 Pending JPH0654225A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4202572A JPH0654225A (ja) 1992-07-29 1992-07-29 フィールド判別装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4202572A JPH0654225A (ja) 1992-07-29 1992-07-29 フィールド判別装置

Publications (1)

Publication Number Publication Date
JPH0654225A true JPH0654225A (ja) 1994-02-25

Family

ID=16459722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4202572A Pending JPH0654225A (ja) 1992-07-29 1992-07-29 フィールド判別装置

Country Status (1)

Country Link
JP (1) JPH0654225A (ja)

Similar Documents

Publication Publication Date Title
US4335403A (en) Horizontal countdown system for television receivers
KR970701474A (ko) 수직 위치 지터 제거 방법 및 회로(Vertical position-jitter elimination)
EP0756799A1 (en) Device for deriving a clock signal from a synchronizing signal and a video recorder provided with the device
JPH0654225A (ja) フィールド判別装置
US5274452A (en) Horizontal synchronizing signal separator
US5784121A (en) Vertical synchronisation signal detector
US7010214B2 (en) Apparatus and method for detecting video cassette recorder signals
JP3603494B2 (ja) 同期判定回路及びテレビジョン受像機
JPS59112766A (ja) フイ−ルド偏向駆動信号発生方法及び回路
KR950002212Y1 (ko) 수직동기 분리회로
JPH0218636B2 (ja)
JP3475773B2 (ja) 映像信号処理装置及び液晶表示装置
JP3024726B2 (ja) ハーフキラー回路
JP3203682B2 (ja) 垂直同期処理回路
JP3253451B2 (ja) コンポジット同期信号の遅延回路
JP3405008B2 (ja) 垂直同期信号回路
JP3024725B2 (ja) スキューパルス検出回路
KR0165763B1 (ko) 자막위치 정보 검출장치
JP2743428B2 (ja) バーストゲートパルス発生回路
JP2743041B2 (ja) 画像表示装置
JP2933221B2 (ja) 垂直同期再生回路
JP3675050B2 (ja) 同期判定回路及びテレビジョン受像機
JP3322992B2 (ja) フィールド判別回路
JPH09154082A (ja) 垂直同期検出装置
JPH05153566A (ja) 垂直駆動パルス発生回路