JPH065393U - インバータ装置 - Google Patents

Abstract

(57)【要約】 【目的】 作動停止命令信号が入力された直後に発生し
得る、低周波成分カット用コンデンサに蓄えられた電荷
の放電に起因するＦＥＴ駆動信号の乱れを抑制する。 【構成】 スイッチング装置（インバータ回路）へ作動
停止命令信号が入力されたときに作動してパルストラン
スＡ，Ｂ，Ｃ，Ｄの一次側と低周波成分カット用のコン
デンサＣ４，Ｃ５との直列回路間の電位に負帰還をかけ
る減衰回路２８を設けた。 【効果】 パルストランスＡ，Ｂ，Ｃ，Ｄの一次側と低
周波成分カット用のコンデンサＣ４，Ｃ５との直列回路
間の電位は負帰還により打ち消され、減衰振動は抑制さ
れ、ＦＥＴ駆動信号の乱れは抑制される。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本発明はインバータ装置に関し、特に携帯用の交流電源装置等に使用される、 パルス幅変調方式のインバータ装置に関する。

【０００２】

【従来の技術】

近年、携帯用の交流電源装置には、出力周波数を安定化させるためにインバー タ装置を使用することが多くなってきており、例えばエンジンで駆動される交流 発電機によって商用周波数の交流電力を出力する携帯用電源装置においては、エ ンジンを回転数の高い領域にて運転させて発電機から高出力の交流電流を得、こ の交流電流を一旦直流に変換した後、インバータ装置により商用周波数の交流に 変換して出力するようにした装置が、実開昭５９−１３２３９８号公報等によっ て知られている。

【０００３】 ところで、このような交流電源装置において、その使用用途によっては出力波 形をできるだけ正弦波に近似したものにしたいという要請があり、この要請に応 えるべく上記インバータ装置にパルス幅変調（ＰＷＭ）方式を採用した交流電源 装置も検討され始めている（特開昭６０−８２０９８号公報）。

【０００４】 このような交流電源装置においてＦＥＴから成るブリッジ回路等でインバータ 装置を構成する場合は、各ＦＥＴのソース電位が同一でなくなるため、ゲート・ ソース間電圧であるゲート信号を付加するに際し、パルストランス等を利用して ゲート信号を電源電圧から絶縁した形で伝達することが行なわれている。

【０００５】 このようなパルストランスを用いてゲート信号を付加する方式において、パル ストランスの一次側に低周波成分カット用コンデンサを設け、二次側に復調用コ ンデンサを設けて、搬送用周波数を高くしてもパルストランスが磁気飽和せず、 従ってＦＥＴをＰＷＭ信号に適切に対応させてスイッチングさせることのできる インバータ装置が、本願出願人によって既に平成２年１１月１６日付で出願され ている（特願平２−３１０９６３号）。

【０００６】

【発明が解決しようとする課題】

しかしながら、上記インバータ装置において、特にエンジンの回転数の低下や 回転停止、過負荷等に起因する作動停止直後に、低周波カット用コンデンサ及び 復調用コンデンサに作動時に蓄えられた電荷の影響でブリッジ回路を構成するＦ ＥＴの同時に導通してはならないＦＥＴ同士に同時に駆動信号が入力されてしま うことがあり得る。

【０００７】 例えば、インバータ装置の作動を停止した時に、パルストランスの一次側にお いて、トランスのリアクタンスとコンデンサのキャパシタンスによって共振をお こし、減衰振動が生じる。この振動は当然トランスの二次側に伝達されてＦＥＴ に同時に駆動信号が入力されてしまう。

【０００８】 本発明は、上記事情に鑑みてなされたもので、作動停止直後に発生し得る上記 のようなコンデンサに蓄えられた電荷の放電に起因するＦＥＴ駆動信号の乱れを 抑制することを目的とする。

【０００９】

【課題を解決するための手段】

上記目的を達成するために本発明は、直列接続されたＦＥＴを交互に駆動する ことにより直流電源回路の出力をスイッチング制御するスイッチング装置と、正 弦波状の入力信号をパルス幅変調してＰＷＭ信号を出力するパルス幅変調回路と 、このパルス幅変調回路から出力されるＰＷＭ信号をパルストランスを介して前 記スイッチング装置の前記各ＦＥＴのゲート端子に供給して前記各ＦＥＴをスイ ッチング動作させるゲート制御回路と、前記スイッチング装置のスイッチング動 作に基づいて正弦波状の交流電力を出力する出力回路とを有するインバータ装置 において、前記ゲート制御回路は、前記パルストランスの一次側に接続され、入 力する前記ＰＷＭ信号から低周波成分を除いて前記パルストランスの一次側に供 給する低周波成分カット用コンデンサと、前記パルストランスの二次側と前記各 ＦＥＴのゲート端子との間に接続され、前記パルス幅変調回路から出力されるＰ ＷＭ信号を復調する復調用コンデンサと、前記スイッチング装置へ作動停止命令 信号が入力されたときに作動して前記パルストランスの一次側と前記低周波成分 カット用コンデンサとの直列回路間の電位に負帰還をかける減衰回路とを備える ようにしたものである。

【００１０】

【作用】

正弦波状の入力信号をパルス幅変調してＰＷＭ信号を形成し、低周波成分カッ ト用コンデンサによってこのＰＷＭ信号から低周波成分を除いてパルストランス の一次側に供給し、パルストラントの二次側では復調用コンデンサによってＰＷ Ｍ信号を復調し、この復調されたＰＷＭ信号に基づいてＦＥＴをスイッチング動 作させ、このスイッチング動作に基づいて正弦波状の交流電力が出力される。

【００１１】 スイッチング装置へ作動停止命令信号が入力されたとき、減衰回路はパルスト ランスの一次側と低周波成分カット用コンデンサとの直列回路間の電位を負帰還 により打ち消し、振動を相殺し、作動停止直後のＦＥＴ駆動信号の乱れを抑制す る。

【００１２】

【実施例】

以下、本発明の実施例を添付図面を参照して説明する。

【００１３】 図１は、本発明に係るインバータ装置を含むエンジン発電機の全体構成図であ り、図１Ａにおいて、１、２はそれぞれ交流発電機の固定子に独立して巻装され た出力巻線であり、１は三相出力巻線、２は単相補助巻線である。また回転子（ 図示せず）には多極の永久磁石の磁極が形成されており、エンジン（図示せず） によって回転駆動されるように構成されている。三相出力巻線１の出力端は、３ つのサイリスタと３つのダイオードとで構成されるブリッジ整流回路３に接続さ れ、ブリッジ整流回路３の出力端は平滑回路４に接続される。

【００１４】 単相補助巻線２の出力端は、正極、負極出力端子Ｅ，Ｆを有する定電圧供給装 置５に接続される。定電圧供給装置５は２組の整流回路、平滑回路、定電圧回路 ５ａから成り、単相補助巻線２からの一の方向の電流に対しては一方の組の各回 路が働き、一の方向と反対の方向の電流に対しては他方の組の各回路が働き、こ れによって出力端子Ｅ，Ｆにそれぞれ正負の定電圧が出力される。

【００１５】 ６はサイリスタ制御回路であり、電源入力側の一端が定電圧供給装置５の正極 出力端子Ｅに接続され、他端が平滑回路４の正極側端子とともに接地される。サ イリスタ制御回路６の信号入力端はコンデンサＣ１，抵抗Ｒ１〜Ｒ３の直列回路 で構成され、コンデンサＣ１側の一端は定電圧供給装置５の正極出力端子Ｅに接 続され、抵抗Ｒ３側の他端は平滑回路４の負極側端子に接続される。抵抗Ｒ１と 抵抗Ｒ２との接続点はトランジスタＱ１のベースに、このトランジスタＱ１のコ レクタはトランジスタＱ２のベースに、このトランジスタＱ２のコレクタはブリ ッジ整流回路３の各サイリスタのゲート入力回路に接続され、抵抗Ｒ１と抵抗Ｒ ２との接続点の電位に応じてゲート入力回路の入力信号を制御するように構成さ れている（サイリスタ制御回路６の詳細は、本願出願人による特願平１−２３０ ９０８号に開示されるのでここでは省略する。）

【００１６】 コンデンサＣ１と抵抗Ｒ１との接続点Ｋには過渡抑制回路７の出力側が接続さ れる。過渡抑制回路７によれば、定電圧供給装置５の正極出力端子Ｅ側に設けら れた定電圧回路５ａの入力側（Ｇ）にツェナーダイオードＤ１のカソード側が接 続され、ツェナーダイオードＤ１のアノード側が抵抗を介して定電圧供給装置５ の負極出力端子Ｆに接続されるとともに、オペアンブから成る反転比較器７０１ の反転端子（−）に接続され、反転比較器７０１の非反転端子（＋）は抵抗を介 して接地される。反転比較器７０１の出力側はＮＯＲ回路７０２の入力側に接続 され、一方ＮＯＲ回路７０２の入力側のもう１つの端子にはエンジン発電機の過 電流状態など、保護が必要な状態になっていることを検出するための保護装置８ が接続され、保護が必要な状態を検出した時に「Ｈ」レベル信号がＮＯＲ回路７ ０２に供給される。ＮＯＲ回路７０２の出力側はインバータ７０３、抵抗を介し てトランジスタＱ３のベースに接続される。トランジスタＱ３のエミッタは定電 圧供給装置５の負極出力端子Ｆに接続され、一方コレクタは、抵抗Ｒ４を介して 定電圧供給装置５の正極出力端子Ｅに接続されるとともにコンデンサＣ２を介し て定電圧供給装置５の負極出力端子Ｆに接続される。コンデンサＣ２の正極端子 にはトランジスタＱ４のベースが接続され、トランジスタＱ４のコレクタは定電 圧供給装置５の正極出力端子Ｅに接続され、一方エミッタは、ダイオードＤ２の アノードに接続されるとともにサイリスタ制御回路６のコンデンサＣ１と抵抗Ｒ １との接続点Ｋに接続される。ダイオードＤ２のカソードはコンデンサＣ２の正 極端子に接続される。

【００１７】 平滑回路４の出力側は図１Ｂのインバータ回路９（スイッチング装置）に接続 される。インバータ回路９は４つのＦＥＴ（電界効果トランジスタ）Ｑ５〜Ｑ８ から成るブリッジ回路で構成される。ＦＥＴＱ５〜Ｑ８の各ゲート端子に接続さ れる駆動信号回路に関しては後述する。

【００１８】 インバータ回路９の出力側はローパスフィルタから成る出力回路１０を介して 負荷（図示せず）が接続される出力端子１１、１２に接続される。出力回路１０ は、負荷に対し直列接続されるコイルＬ１、Ｌ２、及び負荷に対し並列接続され るコンデンサＣ３で構成されるローパスフィルタから成る。

【００１９】 出力端子１１、１２の両端（ローパスフィルタを構成するコンデンサの両端Ｈ ）は、分割抵抗や差動アンプから成る歪検出回路１３（図１Ｃ）に接続される。 歪検出回路１３は、出力端子１１、１２に現れる出力電圧の波形同士を直接比較 することによって出力の波形歪みあるいはオフセット成分を検出し、検出信号を 出力するものである。

【００２０】 １４は商用周波数、例えば５０ＨＺまたは６０ＨＺの正弦波を発生する正弦波 発振器である。

【００２１】 正弦波発振器１４の出力側は差動増幅器１７のオペアンプの反転入力端子（− ）に接続され、差動増幅器１７のオペアンプの非反転入力端子（＋）には歪検出 回路１３の出力側が接続される。差動増幅器１７は、正弦波発振器１４から出力 される正弦波信号を歪検出回路１３から出力される検出信号で補正し、補正され た正弦波信号を出力するものである。

【００２２】 １８は矩形波発振器であり、この矩形波発振器１８で発振される矩形波の周波 数は正弦波発振器１４から出力される正弦波の周波数よりも格段に大きい値に設 定される。矩形波発振器１８の出力側は積分回路１９に接続され、積分回路１９ は矩形波を積分して三角波信号に変換する。

【００２３】 差動増幅器１７から出力される補正された正弦波信号と積分回路１９から出力 される三角波信号とは重畳されてインバータバッファ２０（パルス幅変調回路） に供給される。インバータバッファ２０は所定のしきい値（スレッシュホールド レベル）を有し、このしきい値を越えたレベルの信号が入力したときは「Ｌ」レ ベルの信号を出力し、一方しきい値以下のレベルの信号が入力したときは「Ｈ」 レベルの信号を出力し、いわゆるパルス幅変調（ＰＷＭ）信号を形成するもので あり、例えばゲート端子への入力信号に対し固定されたしきい値を有するＣ−Ｍ ＯＳゲートＩＣで構成する。

【００２４】 インバータバッファ２０の出力側は、インバータ２１（図１Ｄ）を経てＮＡＮ Ｄ回路２２の一方の入力端に入力するとともにそのまま直接ＮＡＮＤ回路２３の 一方の入力端にも入力する。ＮＡＮＤ回路２２の他方の入力端とＮＡＮＤ回路２ ３の他方の入力端には過渡抑制回路７のＮＯＲ回路７０２の出力端Ｊが接続され る。

【００２５】 ＮＡＮＤ回路２２の出力端はインバータ２６、入力端子２４Ａ、抵抗とコンデ ンサとの並列回路２４１を介してトランジスタＱ９，Ｑ１０から成るプッシュプ ル増幅器に接続される。プッシュプル増幅器のトランジスタＱ９のコレクタは定 電圧供給装置５の正極出力端子Ｅに、トランジスタＱ１０のコレクタは定電圧供 給装置５の負極出力端子Ｆに接続される。

【００２６】 プッシュプル増幅器の出力端（トランジスタＱ９，Ｑ１０のエミッタ同士の接 続点）はダイオードＤ７のアノードとダイオードＤ８のカソードとの接続点に接 続される。ダイオードＤ７のカソードは定電圧供給装置５の正極出力端子Ｅに、 ダイオードＤ８のアノードは定電圧供給装置５の負極出力端子Ｆに接続される。 ダイオードＤ７、Ｄ８は後述のパルストランスで発生するサージを吸収するため のものである。

【００２７】 ダイオードＤ７のアノードとダイオードＤ８のカソードとの接続点は、低周波 成分カット用のコンデンサＣ４を介してパルストランスＡ，Ｃの一次側コイルＬ ３，Ｌ４の各一端に接続される。これら一次側コイルＬ３，Ｌ４の各他端は定電 圧供給装置５の負極出力端子Ｆに接続される。コンデンサＣ４は、周波数の高い ＰＷＭ搬送周波数信号のみを通し、低周波成分は通さないような定数値に設定さ れる。そして、以上のようにして、ＦＥＴゲート駆動信号回路２４が構成される 。

【００２８】 また、ＮＡＮＤ回路２３の出力端は上記同様、インバータ２７と入力端子２５ Ａと並列回路２５１とを介して、トランジスタＱ１１，Ｑ１２から成るプッシュ プル増幅器に接続され、プッシュプル増幅器の出力端はダイオードＤ９のアノー ドとダイオードＤ１０のカソードとの接続点に接続される。この接続点は、上述 のコンデンサＣ４と同様にＰＷＭ搬送周波数信号のみを通し、低周波成分は通さ ないような定数値に設定されたコンデンサＣ５を介してパルストランスＢ，Ｄの 一次側コイルＬ５，Ｌ６の各一端に接続される。そして、以上のようにしてＦＥ Ｔゲート駆動信号回路２５が構成される。

【００２９】 ２８は減衰回路であり、この回路は、スイッチング装置９へ作動停止命令信号 が入力されたときに作動してパルストランスＡ〜Ｄの一次側と低周波カット用の コンデンサＣ４，Ｃ５との直列回路間の電位に負帰還をかけるものである。その 入力端子２８Ａは過渡抑制回路７のＮＯＲ回路７０２の出力端Ｊに接続され、そ の入力端子２８Ｂおよび２８ＣはＦＥＴゲート駆動信号回路２４の出力端子２４ ＢすなわちノードＮ１およびＦＥＴゲート駆動信号回路２５の出力端子２５Ｂす なわちノードＮ２に接続され、その出力端子２８Ｄおよび２８ＥはＦＥＴゲート 駆動信号回路２４の入力端子２４ＣすなわちＱ９，Ｑ１０のベースおよびＦＥＴ ゲート駆動信号回路２５の入力端子２５ＣすなわちＱ１１，Ｑ１２のベースに接 続されている。減衰回路２８の入力端子２８Ａは抵抗Ｒ７を介してトランジスタ Ｑ１３のベースに接続され、トランジスタＱ１３のコレクタは抵抗Ｒ８を介して 接地されていると共に抵抗Ｒ９とコンデンサＣ６との直列接続を介して負極出力 端子Ｆに接続され、トランジスタＱ１３のエミッタは負極出力端子Ｆに直接接続 されている。また、トランジスタＱ１３のコレクタはオペアンプ２８１の非反転 入力端子に接続され、オペアンプ２８１の反転入力端子は抵抗Ｒ１０を介して接 地されていると共に抵抗Ｒ１１を介して入力端子２８Ｂに接続されている。オペ アンプ２８１の出力端と抵抗Ｒ１１との間には、並列接続された抵抗Ｒ１２とコ ンデンサＣ７とが配設されている。オペアンプ２８２も同様の接続となっている 。さらに、オペアンプ２８１および２８２の出力端はダイオードＤ１１およびＤ １２を介して出力端子２８Ｄおよび２８Ｅにそれぞれ接続されている。

【００３０】 次にインバータ回路９のＦＥＴＱ５〜Ｑ８の各ゲート端子に接続される駆動信 号回路について説明する。パルストランスＡの二次側の一端は、抵抗Ｒ５、復調 用のコンデンサＣ６、抵抗Ｒ６とダイオードＤ１３との並列回路を経てＦＥＴＱ ５のゲート端子に接続され、一方パルストランスＡの二次側の他端はＦＥＴＱ５ のソース端子に接続される。コンデンサＣ８と、抵抗Ｒ６、ダイオードＤ１３か ら成る並列回路との接続点は、ツェナーダイオードＤ５，Ｄ６の直列回路を介し てパルストランスＡの二次側の前記他端に接続される。ダイオードＤ１３はアノ ードがＦＥＴＱ５のゲート端子側になるように、またツェナーダイオードＤ５， Ｄ６は互いのアノード同士が向き合うように接続される。

【００３１】 各パルストランスＢ，Ｃ，Ｄの二次側と、対応する各ＦＥＴＱ６〜Ｑ８のゲー ト端子との間にも、パルストランスＡの二次側とＦＥＴＱ５のゲート端子との間 に設けられた回路と全く同様な回路が設けられる。

【００３２】 次に、以上のように構成されるインバータ装置を含むエンジン発電機の作動に ついて説明する。

【００３３】 エンジンの駆動に伴い三相出力巻線１から出力された三相交流電力はブリッジ 整流回路３で整流され、続く平滑回路４で平滑されて直流電力に変換されるとと もに、平滑回路４での直流電圧の変動が抵抗Ｒ２，Ｒ３を介してサイリスタ制御 回路６で検出され、その検出信号に基づいてブリッジ整流回路３の各サイリスタ の導通角を制御することにより平滑回路４の出力電圧が所定の直流電圧に安定に 維持されるようなフィードバック制御が行なわれる。なおサイリスタ制御回路６ には過渡抑制回路７からの出力信号も入力するが、この信号に基づくサイリスタ 制御回路６及びブリッジ整流回路３の作動については後述する。

【００３４】 インバータ回路９のＦＥＴＱ５，Ｑ７及びＦＥＴＱ６，Ｑ８のゲートには後述 するパルス幅変調（ＰＷＭ）信号が入力され、このＰＷＭ信号に応じてＦＥＴＱ ５，Ｑ７及びＦＥＴＱ６，Ｑ８を交互に導通させることにより平滑回路４の直流 出力をスイッチング制御して出力回路１０へ出力させる。出力回路１０は高周波 成分をカットして商用周波数の交流電力を出力端子１１、１２から負荷に供給す る。

【００３５】 出力端子１１に現れる出力電圧の波形と出力端子１２に現れる出力電圧の波形 は、歪検出回路１３で比較され、その差、即ち出力電圧の波形の歪みあるいはオ フセット成分が検出され、その検出信号が差動増幅器１７に出力される。

【００３６】 作動増幅器１７は、正弦波発振器１４から出力された正弦波信号と歪検出回路 １３から出力された出力電圧の波形の歪みあるいは直流オフセット分等を含んだ フィードバック信号とを比較し、このフィードバック信号によって正弦波信号を 補正し、この補正された正弦波信号を出力する。

【００３７】 矩形波発振器１８から出力された矩形波信号は積分回路１９で積分されて三角 波信号（第２図ｂ）に変換される。この三角波信号と差動増幅器１７からの補正 正弦波信号（第２図ａ）とが重畳されて重畳信号（第２図ｃ）が形成され、イン バータバッファ２０に入力される。インバータバッファ２０では、重畳信号がし きい値を越えるときには「Ｌ」レベルの信号を出力し、一方しきい値以下のとき には「Ｈ」レベルの信号を出力して、結果的に三角波信号を搬送波とし、補正正 弦波によりパルス幅変調されたＰＷＭ信号（第２図ｄ）を出力することとなる。 このＰＷＭ信号は、補正された正弦波信号に基づき形成されるため、前記出力電 圧の歪み及びオフセット成分を減少させることが可能となるとともに、応答時間 がコンパレータ（約１μsec）に比べ格段に速いインバータバッファ（約５０nse c)をＰＷＭ信号の形成に使用するため、搬送波の周波数をより高くすることが可 能となり、これにより出力波形をより正弦波に近似させた、より高品質の交流電 力を供給することを可能ならしめる。

【００３８】 インバータバッファ２０から出力されたＰＷＭ信号は一方はインバータ２１で 反転されてＮＡＮＤ回路２２へ、他方はそのままＮＡＮＤ回路２３へ入力される 。ＮＡＮＤ回路２２，２３には過渡抑制回路７から、過電流状態等の保護が必要 な状態が検出された時またはエンジン始動時などの低回転状態が検出された時に 「Ｌ」レベル信号が供給され、この時にはＮＡＮＤ回路２２，２３の出力はＰＷ Ｍ信号のいかんに拘らず「Ｈ」レベル信号となり、この状態が継続されるためＰ ＷＭ信号は伝送されない。一方、保護を必要とする状態が検出されずかつエンジ ン回転数も低回転でないときには過渡抑制回路７から「Ｈ」レベル信号が供給さ れ、この時にはＮＡＮＤ回路２２，２３はそれぞれ入力した反転または非反転Ｐ ＷＭ信号に応じてそれぞれ反転または非反転ＰＷＭ信号を反転した信号を出力し 、インバータ２６，２７を介して、ＦＥＴゲート駆動信号回路２４には反転した ＰＷＭ信号が、またＦＥＴゲート駆動信号回路２５にはＰＷＭ信号が供給される 。

【００３９】 インバータ２６から出力された反転ＰＷＭ信号は、プッシュプル増幅器でプッ シュプル増幅され、その後低周波成分カット用のコンデンサＣ４へ供給される。 このコンデンサＣ４を通過する直前の信号は基準レベルに対し振幅一定のＰＷＭ 信号であるが、この信号の平均電圧（積分値）は、正弦波発振器１４からの正弦 波と同一の周期で変化しており、従ってこのＰＷＭ信号は当該正弦波と同一の周 波数（商用周波数）成分を含んでいる。

【００４０】 コンデンサＣ４は低周波信号、即ち本実施例における商用周波数信号を通さず 、高周波信号であるＰＷＭ搬送周波数信号のみを通すので、ＰＷＭ信号がコンデ ンサＣ４を通過後は、第２図ｅに示すように、商用周波数成分とは逆相にパルス 列全体が上下して平均電圧が常時零であるパルス信号列に変換される。この平均 電圧が常時零であるパルス信号列がパルストランスＡ，Ｃの各一次コイルＬ３， Ｌ４に供給される。従ってパルストランスＡ，Ｃを構成するトランスコアには、 商用周波数成分による磁気飽和の影響がほとんどなくなり、ＰＷＭ搬送周波数で 磁気飽和しない程度の小形サイズのもので構成することが可能となる。

【００４１】 ところで、後述する過渡抑制回路７においてエンジンの回転数の低下や停止ま たは過負荷等の保護を必要とする状態が検出され、ＮＡＮＤ回路２２が高レベル 信号を継続的に出力するとトランジスタＱ１０がオン状態を保持し、これにより コンデンサＣ４とコイルＬ３，Ｌ４とで共振回路が構成され、減衰振動が生じる 。また、コンデンサＣ５とコイルＬ５，Ｌ６とでも共振回路が構成され、減衰振 動が生じる。これらの減衰振動はパルストランスＡ，ＣおよびＢ，Ｄの二次側に 伝達される。これにより、ＦＥＴの同時オン、例えば、ＦＥＴＱ５とＱ８の同時 オンあるいはＦＥＴＱ６とＱ７の同時オンが発生して、ＦＥＴへの駆動信号が乱 れる可能性がある。このため、本実施例では、インバータが停止してＮＡＮＤ回 路２２，２３が高レベル信号を継続的に出力すると、減衰回路２８はプッシュプ ル増幅器の入力側へパルストランスＡ〜Ｄの一次側の振動を相殺する信号を出力 し、ＦＥＴの同時オンを防止する。

【００４２】 次に、減衰回路２８の動作について説明する。インバータ停止時には出力端Ｊ の信号レベルが「Ｌ」となり、ＮＡＮＤ回路２２，２３はドライブ信号（ＰＷＭ 信号）の伝達を停止する。さらに、出力端Ｊの「Ｌ」レベル信号により、いまま で「Ｈ」であった出力端ＪのレベルによりオンしていたトランジスタＱ１３がオ フし、オペアンプ２８１、２８２の非反転入力端子のレベルは、抵抗Ｒ８，Ｒ９ およびコンデンサＣ６の時定数回路により、トランジスタＱ１３オン時のマイナ ス電源電位（負極出力端子Ｆの電位）から０Ｖ付近まで急激に上昇した後、徐々 に０Ｖとなる。このとき、オペアンプ２８１および２８２の非反転入力端子に約 ０Ｖが印加されていることにより、入力端子２８Ｂ，２８Ｃを介してオペアンプ ２８１、２８２の反転入力端子に入力されたパルストランス一次側の電位すなわ ちノードＮ１，Ｎ２の電位は反転増幅されてダイオードＤ１１，Ｄ１２（後に述 べるようにこのとき導通状態である）および入力端子２４Ｃ，２５Ｃを介してト ランジスタＱ９，Ｑ１０およびＱ１１，Ｑ１２に入力され、これらのトランジス タによりプツシュプル増幅されて、コンデンサＣ４，Ｃ５を介してノードＮ１， Ｎ２に印加される。すなわちノードＮ１，Ｎ２には、減衰振動で発生したノード Ｎ１，Ｎ２の電位を極性反転した電位が印加され、結果的に減衰振動が抑制され る。これにより、パルストランスＡ〜Ｄの一次側には減衰振動が発生せず、ＦＥ ＴＱ５〜Ｑ８の同時オンによるＦＥＴ駆動信号の乱れが抑制される。

【００４３】 図３（ａ）および（ｂ）はインバータ装置の作動停止時の過渡状態を示す回路 図およびタイムチャートであり、実線は従来装置における過渡状態を示し、点線 は本実施例における過渡状態を示す。図３（ａ）の矢印ＡＲ１，ＡＲ２は従来装 置における減衰振動時の電流ループの方向を示し、最初反時計回り、次に時計回 り、次に反時計回りというようにループ方向を変えながら徐々に振動電流が減衰 して行く様子を示す。本実施例ではこのような振動は生じない。これを図３（ｂ ）に示す。同図の実線Ｓ１は従来装置における過渡状態を示し、振動が徐々に減 衰して行く様子を示す。また、同図の点線Ｓ２は本実施例における過渡状態を示 し、該過渡状態において振動は発生していない。

【００４４】 通常運転時にはトランジスタＱ１３がオン状態で、オペアンプ２８１，２８２ の非反転入力端子はマイナス電源電位であるので、オペアンプ２８１，２８２の 出力電位はマイナス電源電位であり、ダイオードＤ１１，Ｄ１２によりプッシュ プル増幅器２４，２５とは電気的に遮断される。インバータ停止時においてはイ ンバータ２６，２７の出力レベルは「Ｌ」となり、オペアンプ２８１，２８２の 出力電位は「Ｈ」と「Ｌ」との間であるので、ダイオードＤ１１，Ｄ１２は常に 導通状態であり、ノードＮ１，Ｎ２の電位を反転した電位が常にプッシュプル増 幅器２４，２５に供給される。なお、オペアンプ２８１，２８２の増幅度を調整 することにより減衰振動のレベルを調整することができ、限りなくそのレベルを 零に近付けることができる。

【００４５】 パルストランスＡの２次コイルから出力したパルス信号（第２図ｅに示す信号 とほぼ同じ）は、双方向電圧規制回路であるツェナーダイオードＤ５，Ｄ６の各 降伏電圧と比較され、当該出力パルス信号が正極方向又は負極方向においてこれ ら各降伏電圧を越えたときにツェナーダイオードＤ５又はＤ６が導通して出力パ ルス信号の電圧規制を行なうとともに、コンデンサＣ８が充放電され、コンデン サＣ８の両端には、出力パルス信号が正極方向又は負極方向において各降伏電圧 を越えた分による平均電圧（これは商用周波数を有する）が現れる。従って、Ｆ ＥＴＱ５のゲート・ソース間には、商用周波数を有するコンデンサＣ８の両端電 圧と、パルストランスＡの２次コイルから出力したパルス信号とが重畳した信号 、即ちコンデンサＣ４を通過前のＰＷＭ信号（第２図ｄ）が復調される。ＦＥＴ Ｑ５は、ＰＷＭ信号の正極パルス信号がゲート端子に入力されている間に対応し て導通する。

【００４６】 なお、コンデンサＣ８の定数はＦＥＴＱ５のゲート容量に対し十分大きな値、 抵抗Ｒ５の定数は、パルストランスＡの二次側コイルとコンデンサＣ６とが共振 しないＱに抑えることのできる値を選定する。抵抗Ｒ６はＦＥＴＱ５のスイッチ ング速度を調整するものであり、またダイオードＤ１３は、ＦＥＴＱ５のゲート 端子に加えられていた電圧が低下した時にそれまでにＦＥＴＱ５のゲート容量に 蓄えられた電荷を急速に放電させてＦＥＴＱ５を即座に非導通にするためのもの である。また、ツェナーダイオードＤ６は、特にパルストランスＡの二次コイル からのキックバック電圧によって発生するＦＥＴＱ５の基準電位の上昇を阻止す る機能を有している。

【００４７】 次に、インバータ２７から出力されたＰＷＭ信号は、上記ＦＥＴゲート駆動信 号回路２４からＦＥＴＱ５，Ｑ７までの信号回路と同様の信号処理が行なわれ、 ＦＥＴＱ６，Ｑ８はこの反転ＰＷＭ信号に応じてスイッチング制御される。但し 、上記ＦＥＴゲート駆動信号回路２４からＦＥＴＱ５，Ｑ７までの回路に加わる ＰＷＭ信号とは位相が反転されたＰＷＭ信号が入力するため、ＦＥＴＱ５，Ｑ７ が導通しているときにはＦＥＴＱ６，Ｑ８が非導通となり、ＦＥＴＱ５，Ｑ７が 非導通となっているときにはＦＥＴＱ６，Ｑ８が導通するようにスイッチング制 御される。

【００４８】 そしてこのスイッチング出力は出力回路１０で搬送周波数成分がカットされ、 ほぼ正弦波に近似した商用周波数の交流電力が出力端子１１，１２から負荷に供 給される。

【００４９】 次に過渡抑制回路７の作動を説明する。

【００５０】 エンジン始動直後は交流発電機の出力電圧が低いため、定電圧供給装置５を構 成する定電圧回路５ａの入力端の電圧は低く、従って始動当初、ツェナーダイオ ードＤ１の降伏電圧（定格運転時の回転数より低い値に設定したエンジン回転数 の設定値に相当）を越えることはなく、ツェナーダイオードＤ１は非導通である 。そのため反転比較器７０１の反転端子（−）は低レベルであり、反転比較器７ ０１の出力は高レベルとなる。

【００５１】 ＮＯＲ回路７０２は入力側の少なくとも一方に高レベル信号が入力すれば低レ ベル信号を出力するので、ＮＯＲ回路７０２の出力は、反転比較器７０１の高レ ベル出力または保護装置８の高レベル出力で低レベルとなる。

【００５２】 この低レベル信号がインバータ７０３で反転されて高レベル信号となり、トラ ンジスタＱ３を導通してコンデンサＣ２を放電させる。従ってトランジスタＱ４ は非導通となり、コンデンサＣ１と抵抗Ｒ１との接続点Ｋの電位は低レベルとな る。

【００５３】 従ってサイリスタ制御回路６のトランジスタＱ１は非導通となり、トランジス タＱ２は導通となり、ブリッジ整流回路３の各サイリスタのゲートには低レベル 信号が供給される。これにより、各サイリスタは導通せず、ブリッジ整流回路３ は整流出力を供給しない。即ち、エンジン回転数が設定値以下であるか、または 保護が必要な状態が検出されたときにはブリッジ整流回路３は整流出力を供給し ないようにされ、これによりエンジン始動時におけるインバータ回路の不安定動 作が抑制されるとともに過負荷による過電流状態等の、保護が必要とされる状態 が検出された時の出力供給も停止される。

【００５４】 次に、エンジン始動後、交流発電機の出力電圧が徐々に上昇し、定電圧回路５ ａの入力端の電圧が高くなり、ツェナーダイオードＤ１の降伏電圧を越えると、 即ちエンジン回転数が設定値を越えるとツェナーダイオードＤ１は導通し、反転 比較器７０１の反転端子（−）は高レベルに転じ、反転比較器７０１の出力は低 レベルとなる。

【００５５】 このとき保護の必要な状態が検出されていなければ、ＮＯＲ回路７０２の出力 は高レベルに転じ、インバータ７０３の出力は低レベルとなる。従ってトランジ スタＱ３は非導通となり、コンデンサＣ２は抵抗Ｒ４を介して充電される。この 充電によりコンデンサＣ２の正極側電位は、コンデンサＣ２の容量及び抵抗Ｒ４ の抵抗値で決まる時定数に基づき徐々に上昇する。コンデンサＣ２の正極側電位 の上昇によりトランジスタＱ４が導通するが、このトランジスタＱ４の導通によ りトランジスタＱ４のエミッタ電位が上昇してトランジスタＱ４のベース電位よ り高くなるようなことがあればトランジスタＱ４は非導通に転じるので、Ｋ点の 電位はコンデンサＣ２の正極側電位より僅か低い値に常時維持されることになる 。従ってＫ点の電位は、エンジン回転数が設定値を越えた時点以降、コンデンサ Ｃ２の容量及び抵抗Ｒ４の抵抗値で決まる時定数に基づき徐々に上昇することと なる。

【００５６】 従って、トランジスタＱ１のベース・エミッタ間電圧は徐々に上昇してトラン ジスタＱ１は徐々に導通し、トランジスタＱ２は徐々に非導通となり、ブリッジ 整流回路３の各サイリスタに入力するゲート電圧は徐々に上昇し、徐々に導通角 を広げていくことになる。そして最終的にＫ点電位が略定電圧供給装置５の正極 出力電位に至り、各サイリスタのゲート電圧は抵抗Ｒ１と抵抗Ｒ２との接続点の 電位を所定値に維持するための所定のフィードバック制御入力値に至る。

【００５７】 斯くして、たとえエンジン始動のとき出力端子１１，１２に負荷が接続された ままの状態であってもブリッジ整流回路３の各サイリスタに急激に電流が突入す ることを防止できるものである。それと同時に、ブリッジ整流回路３の各サイリ スタに入力するゲート電圧が徐々に上昇するように制御されることにより、平滑 回路４の直流出力はエンジン始動後徐々に上昇し、これによりインバータ回路９ の各ＦＥＴに対して急激な電圧変化が加わることも防止される。こうした防止効 果は、エンジン始動時に出力端子１１，１２に接続されている負荷が大きい程大 きく、特に負荷が短絡状態にある場合にはサイリスタやＦＥＴに対する悪影響の 抑制効果が極めて大きい。

【００５８】

【発明の効果】

以上説明したように、本発明は、直列接続されたＦＥＴを交互に駆動すること により直流電源回路の出力をスイッチング制御するスイッチング装置と、正弦波 状の入力信号をパルス幅変調してＰＷＭ信号を出力するパルス幅変調回路と、こ のパルス幅変調回路から出力されるＰＷＭ信号をパルストランスを介して前記ス イッチング装置の前記各ＦＥＴのゲート端子に供給して前記各ＦＥＴをスイッチ ング動作させるゲート制御回路と、前記スイッチング装置のスイッチング動作に 基づいて正弦波状の交流電力を出力する出力回路とを有するインバータ装置にお いて、前記ゲート制御回路は、前記パルストランスの一次側に接続され、入力す る前記ＰＷＭ信号から低周波成分を除いて前記パルストランスの一次側に供給す る低周波成分カット用コンデンサと、前記パルストランスの二次側と前記各ＦＥ Ｔのゲート端子との間に接続され、前記パルス幅変調回路から出力されるＰＷＭ 信号を復調する復調用コンデンサと、前記スイッチング装置へ作動停止命令信号 が入力されたときに作動して前記パルストランスの一次側と前記低周波成分カッ ト用コンデンサとの直列回路間の電位に負帰還をかける減衰回路とを備えたので 、作動停止直後の低周波成分カット用コンデンサの蓄積電荷の放電動作に起因す るＦＥＴ駆動信号の乱れを抑制することができる。

【提出日】平成４年４月６日

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】 【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はインバータ装置に関し、特に携帯用の交流電源装置等に使用される、 パルス幅変調方式のインバータ装置に関する。

【０００２】

【従来の技術】

近年、携帯用の交流電源装置には、出力周波数を安定化させるためにインバー タ装置を使用することが多くなってきており、例えばエンジンで駆動される交流 発電機によって商用周波数の交流電力を出力する携帯用電源装置においては、エ ンジンを回転数の高い領域にて運転させて発電機から高出力の交流電流を得、こ の交流電流を一旦直流に変換した後、インバータ装置により商用周波数の交流に 変換して出力するようにした装置が、実開昭５９−１３２３９８号公報等によっ て知られている。

【０００３】 ところで、このような交流電源装置において、その使用用途によっては出力波 形をできるだけ正弦波に近似したものにしたいという要請があり、この要請に応 えるべく上記インバータ装置にパルス幅変調（ＰＷＭ）方式を採用した交流電源 装置も検討され始めている（特開昭６０−８２０９８号公報）。

【０００４】 このような交流電源装置においてＦＥＴから成るブリッジ回路等でインバータ 装置を構成する場合は、各ＦＥＴのソース電位が同一でなくなるため、ゲート・ ソース間電圧であるゲート信号を付加するに際し、パルストランス等を利用して ゲート信号を電源電圧から絶縁した形で伝達することが行なわれている。

【０００５】 このようなパルストランスを用いてゲート信号を付加する方式において、パル ストランスの一次側に低周波成分カット用コンデンサを設け、二次側に復調用コ ンデンサを設けて、搬送用周波数を高くしてもパルストランスが磁気飽和せず、 従ってＦＥＴをＰＷＭ信号に適切に対応させてスイッチングさせることのできる インバータ装置が、本願出願人によって既に平成２年１１月１６日付で出願され ている（特願平２−３１０９６３号）。

【０００６】

【考案が解決しようとする課題】

しかしながら、上記インバータ装置において、特にエンジンの回転数の低下や 回転停止、過負荷等に起因する作動停止直後に、低周波カット用コンデンサ及び 復調用コンデンサに作動時に蓄えられた電荷の影響でブリッジ回路を構成するＦ ＥＴの同時に導通してはならないＦＥＴ同士に同時に駆動信号が入力されてしま うことがあり得る。

【０００７】 例えば、インバータ装置の作動を停止した時に、パルストランスの一次側にお いて、トランスのリアクタンスとコンデンサのキャパシタンスによって共振をお こし、減衰振動が生じる。この振動は当然トランスの二次側に伝達されてＦＥＴ に同時に駆動信号が入力されてしまう。

【０００８】 本考案は、上記事情に鑑みてなされたもので、作動停止直後に発生し得る上記 のようなコンデンサに蓄えられた電荷の放電に起因するＦＥＴ駆動信号の乱れを 抑制することを目的とする。

【０００９】

【課題を解決するための手段】

上記目的を達成するために本考案は、直列接続されたＦＥＴを交互に駆動する ことにより直流電源回路の出力をスイッチング制御するスイッチング装置と、正 弦波状の入力信号をパルス幅変調してＰＷＭ信号を出力するパルス幅変調回路と 、このパルス幅変調回路から出力されるＰＷＭ信号をパルストランスを介して前 記スイッチング装置の前記各ＦＥＴのゲート端子に供給して前記各ＦＥＴをスイ ッチング動作させるゲート制御回路と、前記スイッチング装置のスイッチング動 作に基づいて正弦波状の交流電力を出力する出力回路とを有するインバータ装置 において、前記ゲート制御回路は、前記パルストランスの一次側に接続され、入 力する前記ＰＷＭ信号から低周波成分を除いて前記パルストランスの一次側に供 給する低周波成分カット用コンデンサと、前記パルストランスの二次側と前記各 ＦＥＴのゲート端子との間に接続され、前記パルス幅変調回路から出力されるＰ ＷＭ信号を復調する復調用コンデンサと、前記スイッチング装置へ作動停止命令 信号が入力されたときに作動して前記パルストランスの一次側と前記低周波成分 カット用コンデンサとの直列回路間の電位に負帰還をかける減衰回路とを備える ようにしたものである。

【００１０】

【作用】 正弦波状の入力信号をパルス幅変調してＰＷＭ信号を形成し、低周波成分カッ ト用コンデンサによってこのＰＷＭ信号から低周波成分を除いてパルストランス の一次側に供給し、パルストラントの二次側では復調用コンデンサによってＰＷ Ｍ信号を復調し、この復調されたＰＷＭ信号に基づいてＦＥＴをスイッチング動 作させ、このスイッチング動作に基づいて正弦波状の交流電力が出力される。

【００１１】 スイッチング装置へ作動停止命令信号が入力されたとき、減衰回路はパルスト ランスの一次側と低周波成分カット用コンデンサとの直列回路間の電位を負帰還 により打ち消し、振動を相殺し、作動停止直後のＦＥＴ駆動信号の乱れを抑制す る。

【００１２】

【実施例】

以下、本考案の実施例を添付図面を参照して説明する。

【００１３】 図１は、本考案に係るインバータ装置を含むエンジン発電機の全体構成図であ り、図１Ａにおいて、１、２はそれぞれ交流発電機の固定子に独立して巻装され た出力巻線であり、１は三相出力巻線、２は単相補助巻線である。また回転子（ 図示せず）には多極の永久磁石の磁極が形成されており、エンジン（図示せず） によって回転駆動されるように構成されている。三相出力巻線１の出力端は、３ つのサイリスタと３つのダイオードとで構成されるブリッジ整流回路３に接続さ れ、ブリッジ整流回路３の出力端は平滑回路４に接続される。

【００１４】 単相補助巻線２の出力端は、正極、負極出力端子Ｅ，Ｆを有する定電圧供給装 置５に接続される。定電圧供給装置５は２組の整流回路、平滑回路、定電圧回路 ５ａから成り、単相補助巻線２からの一の方向の電流に対しては一方の組の各回 路が働き、一の方向と反対の方向の電流に対しては他方の組の各回路が働き、こ れによって出力端子Ｅ，Ｆにそれぞれ正負の定電圧が出力される。

【００１５】 ６はサイリスタ制御回路であり、電源入力側の一端が定電圧供給装置５の正極 出力端子Ｅに接続され、他端が平滑回路４の正極側端子とともに接地される。サ イリスタ制御回路６の信号入力端はコンデンサＣ１，抵抗Ｒ１〜Ｒ３の直列回路 で構成され、コンデンサＣ１側の一端は定電圧供給装置５の正極出力端子Ｅに接 続され、抵抗Ｒ３側の他端は平滑回路４の負極側端子に接続される。抵抗Ｒ１と 抵抗Ｒ２との接続点はトランジスタＱ１のベースに、このトランジスタＱ１のコ レクタはトランジスタＱ２のベースに、このトランジスタＱ２のコレクタはブリ ッジ整流回路３の各サイリスタのゲート入力回路に接続され、抵抗Ｒ１と抵抗Ｒ ２との接続点の電位に応じてゲート入力回路の入力信号を制御するように構成さ れている（サイリスタ制御回路６の詳細は、本願出願人による特願平１−２３０ ９０８号に開示されるのでここでは省略する。）

【００１６】 コンデンサＣ１と抵抗Ｒ１との接続点Ｋには過渡抑制回路７の出力側が接続さ れる。過渡抑制回路７によれば、定電圧供給装置５の正極出力端子Ｅ側に設けら れた定電圧回路５ａの入力側（Ｇ）にツェナーダイオードＤ１のカソード側が接 続され、ツェナーダイオードＤ１のアノード側が抵抗を介して定電圧供給装置５ の負極出力端子Ｆに接続されるとともに、オペアンブから成る反転比較器７０１ の反転端子（−）に接続され、反転比較器７０１の非反転端子（＋）は抵抗を介 して接地される。反転比較器７０１の出力側はＮＯＲ回路７０２の入力側に接続 され、一方ＮＯＲ回路７０２の入力側のもう１つの端子にはエンジン発電機の過 電流状態など、保護が必要な状態になっていることを検出するための保護装置８ が接続され、保護が必要な状態を検出した時に「Ｈ」レベル信号がＮＯＲ回路７ ０２に供給される。ＮＯＲ回路７０２の出力側はインバータ７０３、抵抗を介し てトランジスタＱ３のベースに接続される。トランジスタＱ３のエミッタは定電 圧供給装置５の負極出力端子Ｆに接続され、一方コレクタは、抵抗Ｒ４を介して 定電圧供給装置５の正極出力端子Ｅに接続されるとともにコンデンサＣ２を介し て定電圧供給装置５の負極出力端子Ｆに接続される。コンデンサＣ２の正極端子 にはトランジスタＱ４のベースが接続され、トランジスタＱ４のコレクタは定電 圧供給装置５の正極出力端子Ｅに接続され、一方エミッタは、ダイオードＤ２の アノードに接続されるとともにサイリスタ制御回路６のコンデンサＣ１と抵抗Ｒ １との接続点Ｋに接続される。ダイオードＤ２のカソードはコンデンサＣ２の正 極端子に接続される。

【００１７】 平滑回路４の出力側は図１Ｂのインバータ回路９（スイッチング装置）に接続 される。インバータ回路９は４つのＦＥＴ（電界効果トランジスタ）Ｑ５〜Ｑ８ から成るブリッジ回路で構成される。ＦＥＴＱ５〜Ｑ８の各ゲート端子に接続さ れる駆動信号回路に関しては後述する。

【００１８】 インバータ回路９の出力側はローパスフィルタから成る出力回路１０を介して 負荷（図示せず）が接続される出力端子１１、１２に接続される。出力回路１０ は、負荷に対し直列接続されるコイルＬ１、Ｌ２、及び負荷に対し並列接続され るコンデンサＣ３で構成されるローパスフィルタから成る。

【００１９】 出力端子１１、１２の両端（ローパスフィルタを構成するコンデンサの両端Ｈ ）は、分割抵抗や差動アンプから成る歪検出回路１３（図１Ｃ）に接続される。 歪検出回路１３は、出力端子１１、１２に現れる出力電圧の波形同士を直接比較 することによって出力の波形歪みあるいはオフセット成分を検出し、検出信号を 出力するものである。

【００２０】 １４は商用周波数、例えば５０ＨＺまたは６０ＨＺの正弦波を発生する正弦波 発振器である。

【００２１】 正弦波発振器１４の出力側は差動増幅器１７のオペアンプの反転入力端子（− ）に接続され、差動増幅器１７のオペアンプの非反転入力端子（＋）には歪検出 回路１３の出力側が接続される。差動増幅器１７は、正弦波発振器１４から出力 される正弦波信号を歪検出回路１３から出力される検出信号で補正し、補正され た正弦波信号を出力するものである。

【００２２】 １８は矩形波発振器であり、この矩形波発振器１８で発振される矩形波の周波 数は正弦波発振器１４から出力される正弦波の周波数よりも格段に大きい値に設 定される。矩形波発振器１８の出力側は積分回路１９に接続され、積分回路１９ は矩形波を積分して三角波信号に変換する。

【００２３】 差動増幅器１７から出力される補正された正弦波信号と積分回路１９から出力 される三角波信号とは重畳されてインバータバッファ２０（パルス幅変調回路） に供給される。インバータバッファ２０は所定のしきい値（スレッシュホールド レベル）を有し、このしきい値を越えたレベルの信号が入力したときは「Ｌ」レ ベルの信号を出力し、一方しきい値以下のレベルの信号が入力したときは「Ｈ」 レベルの信号を出力し、いわゆるパルス幅変調（ＰＷＭ）信号を形成するもので あり、例えばゲート端子への入力信号に対し固定されたしきい値を有するＣ−Ｍ ＯＳゲートＩＣで構成する。

【００２４】 インバータバッファ２０の出力側は、インバータ２１（図１Ｄ）を経てＮＡＮ Ｄ回路２２の一方の入力端に入力するとともにそのまま直接ＮＡＮＤ回路２３の 一方の入力端にも入力する。ＮＡＮＤ回路２２の他方の入力端とＮＡＮＤ回路２ ３の他方の入力端には過渡抑制回路７のＮＯＲ回路７０２の出力端Ｊが接続され る。

【００２５】 ＮＡＮＤ回路２２の出力端はインバータ２６、入力端子２４Ａ、抵抗とコンデ ンサとの並列回路２４１を介してトランジスタＱ９，Ｑ１０から成るプッシュプ ル増幅器に接続される。プッシュプル増幅器のトランジスタＱ９のコレクタは定 電圧供給装置５の正極出力端子Ｅに、トランジスタＱ１０のコレクタは定電圧供 給装置５の負極出力端子Ｆに接続される。

【００２６】 プッシュプル増幅器の出力端（トランジスタＱ９，Ｑ１０のエミッタ同士の接 続点）はダイオードＤ７のアノードとダイオードＤ８のカソードとの接続点に接 続される。ダイオードＤ７のカソードは定電圧供給装置５の正極出力端子Ｅに、 ダイオードＤ８のアノードは定電圧供給装置５の負極出力端子Ｆに接続される。 ダイオードＤ７、Ｄ８は後述のパルストランスで発生するサージを吸収するため のものである。

【００２７】 ダイオードＤ７のアノードとダイオードＤ８のカソードとの接続点は、低周波 成分カット用のコンデンサＣ４を介してパルストランスＡ，Ｃの一次側コイルＬ ３，Ｌ４の各一端に接続される。これら一次側コイルＬ３，Ｌ４の各他端は定電 圧供給装置５の負極出力端子Ｆに接続される。コンデンサＣ４は、周波数の高い ＰＷＭ搬送周波数信号のみを通し、低周波成分は通さないような定数値に設定さ れる。そして、以上のようにして、ＦＥＴゲート駆動信号回路２４が構成される 。

【００２８】 また、ＮＡＮＤ回路２３の出力端は上記同様、インバータ２７と入力端子２５ Ａと並列回路２５１とを介して、トランジスタＱ１１，Ｑ１２から成るプッシュ プル増幅器に接続され、プッシュプル増幅器の出力端はダイオードＤ９のアノー ドとダイオードＤ１０のカソードとの接続点に接続される。この接続点は、上述 のコンデンサＣ４と同様にＰＷＭ搬送周波数信号のみを通し、低周波成分は通さ ないような定数値に設定されたコンデンサＣ５を介してパルストランスＢ，Ｄの 一次側コイルＬ５，Ｌ６の各一端に接続される。そして、以上のようにしてＦＥ Ｔゲート駆動信号回路２５が構成される。

【００２９】 ２８は減衰回路であり、この回路は、スイッチング装置９へ作動停止命令信号 が入力されたときに作動してパルストランスＡ〜Ｄの一次側と低周波カット用の コンデンサＣ４，Ｃ５との直列回路間の電位に負帰還をかけるものである。その 入力端子２８Ａは過渡抑制回路７のＮＯＲ回路７０２の出力端Ｊに接続され、そ の入力端子２８Ｂおよび２８ＣはＦＥＴゲート駆動信号回路２４の出力端子２４ ＢすなわちノードＮ１およびＦＥＴゲート駆動信号回路２５の出力端子２５Ｂす なわちノードＮ２に接続され、その出力端子２８Ｄおよび２８ＥはＦＥＴゲート 駆動信号回路２４の入力端子２４ＣすなわちＱ９，Ｑ１０のベースおよびＦＥＴ ゲート駆動信号回路２５の入力端子２５ＣすなわちＱ１１，Ｑ１２のベースに接 続されている。減衰回路２８の入力端子２８Ａは抵抗Ｒ７を介してトランジスタ Ｑ１３のベースに接続され、トランジスタＱ１３のコレクタは抵抗Ｒ８を介して 接地されていると共に抵抗Ｒ９とコンデンサＣ６との直列接続を介して負極出力 端子Ｆに接続され、トランジスタＱ１３のエミッタは負極出力端子Ｆに直接接続 されている。また、トランジスタＱ１３のコレクタはオペアンプ２８１の非反転 入力端子に接続され、オペアンプ２８１の反転入力端子は抵抗Ｒ１０を介して接 地されていると共に抵抗Ｒ１１を介して入力端子２８Ｂに接続されている。オペ アンプ２８１の出力端と抵抗Ｒ１１との間には、並列接続された抵抗Ｒ１２とコ ンデンサＣ７とが配設されている。オペアンプ２８２も同様の接続となっている 。さらに、オペアンプ２８１および２８２の出力端はダイオードＤ１１およびＤ １２を介して出力端子２８Ｄおよび２８Ｅにそれぞれ接続されている。

【００３０】 次にインバータ回路９のＦＥＴＱ５〜Ｑ８の各ゲート端子に接続される駆動信 号回路について説明する。パルストランスＡの二次側の一端は、抵抗Ｒ５、復調 用のコンデンサＣ６、抵抗Ｒ６とダイオードＤ１３との並列回路を経てＦＥＴＱ ５のゲート端子に接続され、一方パルストランスＡの二次側の他端はＦＥＴＱ５ のソース端子に接続される。コンデンサＣ８と、抵抗Ｒ６、ダイオードＤ１３か ら成る並列回路との接続点は、ツェナーダイオードＤ５，Ｄ６の直列回路を介し てパルストランスＡの二次側の前記他端に接続される。ダイオードＤ１３はアノ ードがＦＥＴＱ５のゲート端子側になるように、またツェナーダイオードＤ５， Ｄ６は互いのアノード同士が向き合うように接続される。

【００３１】 各パルストランスＢ，Ｃ，Ｄの二次側と、対応する各ＦＥＴＱ６〜Ｑ８のゲー ト端子との間にも、パルストランスＡの二次側とＦＥＴＱ５のゲート端子との間 に設けられた回路と全く同様な回路が設けられる。

【００３２】 次に、以上のように構成されるインバータ装置を含むエンジン発電機の作動に ついて説明する。

【００３３】 エンジンの駆動に伴い三相出力巻線１から出力された三相交流電力はブリッジ 整流回路３で整流され、続く平滑回路４で平滑されて直流電力に変換されるとと もに、平滑回路４での直流電圧の変動が抵抗Ｒ２，Ｒ３を介してサイリスタ制御 回路６で検出され、その検出信号に基づいてブリッジ整流回路３の各サイリスタ の導通角を制御することにより平滑回路４の出力電圧が所定の直流電圧に安定に 維持されるようなフィードバック制御が行なわれる。なおサイリスタ制御回路６ には過渡抑制回路７からの出力信号も入力するが、この信号に基づくサイリスタ 制御回路６及びブリッジ整流回路３の作動については後述する。

【００３４】 インバータ回路９のＦＥＴＱ５，Ｑ７及びＦＥＴＱ６，Ｑ８のゲートには後述 するパルス幅変調（ＰＷＭ）信号が入力され、このＰＷＭ信号に応じてＦＥＴＱ ５，Ｑ７及びＦＥＴＱ６，Ｑ８を交互に導通させることにより平滑回路４の直流 出力をスイッチング制御して出力回路１０へ出力させる。出力回路１０は高周波 成分をカットして商用周波数の交流電力を出力端子１１、１２から負荷に供給す る。

【００３５】 出力端子１１に現れる出力電圧の波形と出力端子１２に現れる出力電圧の波形 は、歪検出回路１３で比較され、その差、即ち出力電圧の波形の歪みあるいはオ フセット成分が検出され、その検出信号が差動増幅器１７に出力される。

【００３６】 作動増幅器１７は、正弦波発振器１４から出力された正弦波信号と歪検出回路 １３から出力された出力電圧の波形の歪みあるいは直流オフセット分等を含んだ フィードバック信号とを比較し、このフィードバック信号によって正弦波信号を 補正し、この補正された正弦波信号を出力する。

【００３７】 矩形波発振器１８から出力された矩形波信号は積分回路１９で積分されて三角 波信号（第２図ｂ）に変換される。この三角波信号と差動増幅器１７からの補正 正弦波信号（第２図ａ）とが重畳されて重畳信号（第２図ｃ）が形成され、イン バータバッファ２０に入力される。インバータバッファ２０では、重畳信号がし きい値を越えるときには「Ｌ」レベルの信号を出力し、一方しきい値以下のとき には「Ｈ」レベルの信号を出力して、結果的に三角波信号を搬送波とし、補正正 弦波によりパルス幅変調されたＰＷＭ信号（第２図ｄ）を出力することとなる。 このＰＷＭ信号は、補正された正弦波信号に基づき形成されるため、前記出力電 圧の歪み及びオフセット成分を減少させることが可能となるとともに、応答時間 がコンパレータ（約１μsec）に比べ格段に速いインバータバッファ（約５０nse c)をＰＷＭ信号の形成に使用するため、搬送波の周波数をより高くすることが可 能となり、これにより出力波形をより正弦波に近似させた、より高品質の交流電 力を供給することを可能ならしめる。

【００３８】 インバータバッファ２０から出力されたＰＷＭ信号は一方はインバータ２１で 反転されてＮＡＮＤ回路２２へ、他方はそのままＮＡＮＤ回路２３へ入力される 。ＮＡＮＤ回路２２，２３には過渡抑制回路７から、過電流状態等の保護が必要 な状態が検出された時またはエンジン始動時などの低回転状態が検出された時に 「Ｌ」レベル信号が供給され、この時にはＮＡＮＤ回路２２，２３の出力はＰＷ Ｍ信号のいかんに拘らず「Ｈ」レベル信号となり、この状態が継続されるためＰ ＷＭ信号は伝送されない。一方、保護を必要とする状態が検出されずかつエンジ ン回転数も低回転でないときには過渡抑制回路７から「Ｈ」レベル信号が供給さ れ、この時にはＮＡＮＤ回路２２，２３はそれぞれ入力した反転または非反転Ｐ ＷＭ信号に応じてそれぞれ反転または非反転ＰＷＭ信号を反転した信号を出力し 、インバータ２６，２７を介して、ＦＥＴゲート駆動信号回路２４には反転した ＰＷＭ信号が、またＦＥＴゲート駆動信号回路２５にはＰＷＭ信号が供給される 。

【００３９】 インバータ２６から出力された反転ＰＷＭ信号は、プッシュプル増幅器でプッ シュプル増幅され、その後低周波成分カット用のコンデンサＣ４へ供給される。 このコンデンサＣ４を通過する直前の信号は基準レベルに対し振幅一定のＰＷＭ 信号であるが、この信号の平均電圧（積分値）は、正弦波発振器１４からの正弦 波と同一の周期で変化しており、従ってこのＰＷＭ信号は当該正弦波と同一の周 波数（商用周波数）成分を含んでいる。

【００４０】 コンデンサＣ４は低周波信号、即ち本実施例における商用周波数信号を通さず 、高周波信号であるＰＷＭ搬送周波数信号のみを通すので、ＰＷＭ信号がコンデ ンサＣ４を通過後は、第２図ｅに示すように、商用周波数成分とは逆相にパルス 列全体が上下して平均電圧が常時零であるパルス信号列に変換される。この平均 電圧が常時零であるパルス信号列がパルストランスＡ，Ｃの各一次コイルＬ３， Ｌ４に供給される。従ってパルストランスＡ，Ｃを構成するトランスコアには、 商用周波数成分による磁気飽和の影響がほとんどなくなり、ＰＷＭ搬送周波数で 磁気飽和しない程度の小形サイズのもので構成することが可能となる。

【００４１】 ところで、後述する過渡抑制回路７においてエンジンの回転数の低下や停止ま たは過負荷等の保護を必要とする状態が検出され、ＮＡＮＤ回路２２が高レベル 信号を継続的に出力するとトランジスタＱ１０がオン状態を保持し、これにより コンデンサＣ４とコイルＬ３，Ｌ４とで共振回路が構成され、減衰振動が生じる 。また、コンデンサＣ５とコイルＬ５，Ｌ６とでも共振回路が構成され、減衰振 動が生じる。これらの減衰振動はパルストランスＡ，ＣおよびＢ，Ｄの二次側に 伝達される。これにより、ＦＥＴの同時オン、例えば、ＦＥＴＱ５とＱ８の同時 オンあるいはＦＥＴＱ６とＱ７の同時オンが発生して、ＦＥＴへの駆動信号が乱 れる可能性がある。このため、本実施例では、インバータが停止してＮＡＮＤ回 路２２，２３が高レベル信号を継続的に出力すると、減衰回路２８はプッシュプ ル増幅器の入力側へパルストランスＡ〜Ｄの一次側の振動を相殺する信号を出力 し、ＦＥＴの同時オンを防止する。

【００４２】 次に、減衰回路２８の動作について説明する。インバータ停止時には出力端Ｊ の信号レベルが「Ｌ」となり、ＮＡＮＤ回路２２，２３はドライブ信号（ＰＷＭ 信号）の伝達を停止する。さらに、出力端Ｊの「Ｌ」レベル信号により、いまま で「Ｈ」であった出力端ＪのレベルによりオンしていたトランジスタＱ１３がオ フし、オペアンプ２８１、２８２の非反転入力端子のレベルは、抵抗Ｒ８，Ｒ９ およびコンデンサＣ６の時定数回路により、トランジスタＱ１３オン時のマイナ ス電源電位（負極出力端子Ｆの電位）から０Ｖ付近まで急激に上昇した後、徐々 に０Ｖとなる。このとき、オペアンプ２８１および２８２の非反転入力端子に約 ０Ｖが印加されていることにより、入力端子２８Ｂ，２８Ｃを介してオペアンプ ２８１、２８２の反転入力端子に入力されたパルストランス一次側の電位すなわ ちノードＮ１，Ｎ２の電位は反転増幅されてダイオードＤ１１，Ｄ１２（後に述 べるようにこのとき導通状態である）および入力端子２４Ｃ，２５Ｃを介してト ランジスタＱ９，Ｑ１０およびＱ１１，Ｑ１２に入力され、これらのトランジス タによりプツシュプル増幅されて、コンデンサＣ４，Ｃ５を介してノードＮ１， Ｎ２に印加される。すなわちノードＮ１，Ｎ２には、減衰振動で発生したノード Ｎ１，Ｎ２の電位を極性反転した電位が印加され、結果的に減衰振動が抑制され る。これにより、パルストランスＡ〜Ｄの一次側には減衰振動が発生せず、ＦＥ ＴＱ５〜Ｑ８の同時オンによるＦＥＴ駆動信号の乱れが抑制される。

【００４３】 図３（ａ）および（ｂ）はインバータ装置の作動停止時の過渡状態を示す回路 図およびタイムチャートであり、実線は従来装置における過渡状態を示し、点線 は本実施例における過渡状態を示す。図３（ａ）の矢印ＡＲ１，ＡＲ２は従来装 置における減衰振動時の電流ループの方向を示し、最初反時計回り、次に時計回 り、次に反時計回りというようにループ方向を変えながら徐々に振動電流が減衰 して行く様子を示す。本実施例ではこのような振動は生じない。これを図３（ｂ ）に示す。同図の実線Ｓ１は従来装置における過渡状態を示し、振動が徐々に減 衰して行く様子を示す。また、同図の点線Ｓ２は本実施例における過渡状態を示 し、該過渡状態において振動は発生していない。

【００４４】 通常運転時にはトランジスタＱ１３がオン状態で、オペアンプ２８１，２８２ の非反転入力端子はマイナス電源電位であるので、オペアンプ２８１，２８２の 出力電位はマイナス電源電位であり、ダイオードＤ１１，Ｄ１２によりプッシュ プル増幅器２４，２５とは電気的に遮断される。インバータ停止時においてはイ ンバータ２６，２７の出力レベルは「Ｌ」となり、オペアンプ２８１，２８２の 出力電位は「Ｈ」と「Ｌ」との間であるので、ダイオードＤ１１，Ｄ１２は常に 導通状態であり、ノードＮ１，Ｎ２の電位を反転した電位が常にプッシュプル増 幅器２４，２５に供給される。なお、オペアンプ２８１，２８２の増幅度を調整 することにより減衰振動のレベルを調整することができ、限りなくそのレベルを 零に近付けることができる。

【００４５】 パルストランスＡの２次コイルから出力したパルス信号（第２図ｅに示す信号 とほぼ同じ）は、双方向電圧規制回路であるツェナーダイオードＤ５，Ｄ６の各 降伏電圧と比較され、当該出力パルス信号が正極方向又は負極方向においてこれ ら各降伏電圧を越えたときにツェナーダイオードＤ５又はＤ６が導通して出力パ ルス信号の電圧規制を行なうとともに、コンデンサＣ８が充放電され、コンデン サＣ８の両端には、出力パルス信号が正極方向又は負極方向において各降伏電圧 を越えた分による平均電圧（これは商用周波数を有する）が現れる。従って、Ｆ ＥＴＱ５のゲート・ソース間には、商用周波数を有するコンデンサＣ８の両端電 圧と、パルストランスＡの２次コイルから出力したパルス信号とが重畳した信号 、即ちコンデンサＣ４を通過前のＰＷＭ信号（第２図ｄ）が復調される。ＦＥＴ Ｑ５は、ＰＷＭ信号の正極パルス信号がゲート端子に入力されている間に対応し て導通する。

【００４６】 なお、コンデンサＣ８の定数はＦＥＴＱ５のゲート容量に対し十分大きな値、 抵抗Ｒ５の定数は、パルストランスＡの二次側コイルとコンデンサＣ６とが共振 しないＱに抑えることのできる値を選定する。抵抗Ｒ６はＦＥＴＱ５のスイッチ ング速度を調整するものであり、またダイオードＤ１３は、ＦＥＴＱ５のゲート 端子に加えられていた電圧が低下した時にそれまでにＦＥＴＱ５のゲート容量に 蓄えられた電荷を急速に放電させてＦＥＴＱ５を即座に非導通にするためのもの である。また、ツェナーダイオードＤ６は、特にパルストランスＡの二次コイル からのキックバック電圧によって発生するＦＥＴＱ５の基準電位の上昇を阻止す る機能を有している。

【００４７】 次に、インバータ２７から出力されたＰＷＭ信号は、上記ＦＥＴゲート駆動信 号回路２４からＦＥＴＱ５，Ｑ７までの信号回路と同様の信号処理が行なわれ、 ＦＥＴＱ６，Ｑ８はこの反転ＰＷＭ信号に応じてスイッチング制御される。但し 、上記ＦＥＴゲート駆動信号回路２４からＦＥＴＱ５，Ｑ７までの回路に加わる ＰＷＭ信号とは位相が反転されたＰＷＭ信号が入力するため、ＦＥＴＱ５，Ｑ７ が導通しているときにはＦＥＴＱ６，Ｑ８が非導通となり、ＦＥＴＱ５，Ｑ７が 非導通となっているときにはＦＥＴＱ６，Ｑ８が導通するようにスイッチング制 御される。

【００４８】 そしてこのスイッチング出力は出力回路１０で搬送周波数成分がカットされ、 ほぼ正弦波に近似した商用周波数の交流電力が出力端子１１，１２から負荷に供 給される。

【００４９】 次に過渡抑制回路７の作動を説明する。

【００５０】 エンジン始動直後は交流発電機の出力電圧が低いため、定電圧供給装置５を構 成する定電圧回路５ａの入力端の電圧は低く、従って始動当初、ツェナーダイオ ードＤ１の降伏電圧（定格運転時の回転数より低い値に設定したエンジン回転数 の設定値に相当）を越えることはなく、ツェナーダイオードＤ１は非導通である 。そのため反転比較器７０１の反転端子（−）は低レベルであり、反転比較器７ ０１の出力は高レベルとなる。

【００５１】 ＮＯＲ回路７０２は入力側の少なくとも一方に高レベル信号が入力すれば低レ ベル信号を出力するので、ＮＯＲ回路７０２の出力は、反転比較器７０１の高レ ベル出力または保護装置８の高レベル出力で低レベルとなる。

【００５２】 この低レベル信号がインバータ７０３で反転されて高レベル信号となり、トラ ンジスタＱ３を導通してコンデンサＣ２を放電させる。従ってトランジスタＱ４ は非導通となり、コンデンサＣ１と抵抗Ｒ１との接続点Ｋの電位は低レベルとな る。

【００５３】 従ってサイリスタ制御回路６のトランジスタＱ１は非導通となり、トランジス タＱ２は導通となり、ブリッジ整流回路３の各サイリスタのゲートには低レベル 信号が供給される。これにより、各サイリスタは導通せず、ブリッジ整流回路３ は整流出力を供給しない。即ち、エンジン回転数が設定値以下であるか、または 保護が必要な状態が検出されたときにはブリッジ整流回路３は整流出力を供給し ないようにされ、これによりエンジン始動時におけるインバータ回路の不安定動 作が抑制されるとともに過負荷による過電流状態等の、保護が必要とされる状態 が検出された時の出力供給も停止される。

【００５４】 次に、エンジン始動後、交流発電機の出力電圧が徐々に上昇し、定電圧回路５ ａの入力端の電圧が高くなり、ツェナーダイオードＤ１の降伏電圧を越えると、 即ちエンジン回転数が設定値を越えるとツェナーダイオードＤ１は導通し、反転 比較器７０１の反転端子（−）は高レベルに転じ、反転比較器７０１の出力は低 レベルとなる。

【００５５】 このとき保護の必要な状態が検出されていなければ、ＮＯＲ回路７０２の出力 は高レベルに転じ、インバータ７０３の出力は低レベルとなる。従ってトランジ スタＱ３は非導通となり、コンデンサＣ２は抵抗Ｒ４を介して充電される。この 充電によりコンデンサＣ２の正極側電位は、コンデンサＣ２の容量及び抵抗Ｒ４ の抵抗値で決まる時定数に基づき徐々に上昇する。コンデンサＣ２の正極側電位 の上昇によりトランジスタＱ４が導通するが、このトランジスタＱ４の導通によ りトランジスタＱ４のエミッタ電位が上昇してトランジスタＱ４のベース電位よ り高くなるようなことがあればトランジスタＱ４は非導通に転じるので、Ｋ点の 電位はコンデンサＣ２の正極側電位より僅か低い値に常時維持されることになる 。従ってＫ点の電位は、エンジン回転数が設定値を越えた時点以降、コンデンサ Ｃ２の容量及び抵抗Ｒ４の抵抗値で決まる時定数に基づき徐々に上昇することと なる。

【００５６】 従って、トランジスタＱ１のベース・エミッタ間電圧は徐々に上昇してトラン ジスタＱ１は徐々に導通し、トランジスタＱ２は徐々に非導通となり、ブリッジ 整流回路３の各サイリスタに入力するゲート電圧は徐々に上昇し、徐々に導通角 を広げていくことになる。そして最終的にＫ点電位が略定電圧供給装置５の正極 出力電位に至り、各サイリスタのゲート電圧は抵抗Ｒ１と抵抗Ｒ２との接続点の 電位を所定値に維持するための所定のフィードバック制御入力値に至る。

【００５７】 斯くして、たとえエンジン始動のとき出力端子１１，１２に負荷が接続された ままの状態であってもブリッジ整流回路３の各サイリスタに急激に電流が突入す ることを防止できるものである。それと同時に、ブリッジ整流回路３の各サイリ スタに入力するゲート電圧が徐々に上昇するように制御されることにより、平滑 回路４の直流出力はエンジン始動後徐々に上昇し、これによりインバータ回路９ の各ＦＥＴに対して急激な電圧変化が加わることも防止される。こうした防止効 果は、エンジン始動時に出力端子１１，１２に接続されている負荷が大きい程大 きく、特に負荷が短絡状態にある場合にはサイリスタやＦＥＴに対する悪影響の 抑制効果が極めて大きい。

【００５８】

【考案の効果】

以上説明したように、本考案は、直列接続されたＦＥＴを交互に駆動すること により直流電源回路の出力をスイッチング制御するスイッチング装置と、正弦波 状の入力信号をパルス幅変調してＰＷＭ信号を出力するパルス幅変調回路と、こ のパルス幅変調回路から出力されるＰＷＭ信号をパルストランスを介して前記ス イッチング装置の前記各ＦＥＴのゲート端子に供給して前記各ＦＥＴをスイッチ ング動作させるゲート制御回路と、前記スイッチング装置のスイッチング動作に 基づいて正弦波状の交流電力を出力する出力回路とを有するインバータ装置にお いて、前記ゲート制御回路は、前記パルストランスの一次側に接続され、入力す る前記ＰＷＭ信号から低周波成分を除いて前記パルストランスの一次側に供給す る低周波成分カット用コンデンサと、前記パルストランスの二次側と前記各ＦＥ Ｔのゲート端子との間に接続され、前記パルス幅変調回路から出力されるＰＷＭ 信号を復調する復調用コンデンサと、前記スイッチング装置へ作動停止命令信号 が入力されたときに作動して前記パルストランスの一次側と前記低周波成分カッ ト用コンデンサとの直列回路間の電位に負帰還をかける減衰回路とを備えたので 、作動停止直後の低周波成分カット用コンデンサの蓄積電荷の放電動作に起因す るＦＥＴ駆動信号の乱れを抑制することができる。

【図面の簡単な説明】

【図１】本発明に係るインバータ装置を含むエンジン発
電機の全体構成図である。

【図２】インバータ装置の各部における信号波形のタイ
ムチャートである。

【図３】インバータ装置作動停止時の過渡状態を示す回
路図およびタイムチャートである。

【符号の説明】

９ インバータ回路（スイッチング装置） １０ 出力回路 ２０ インバータバッファ（パルス幅変調回路） ２８ 減衰回路 Ｃ４，Ｃ５ 低周波成分カット用コンデンサ Ｃ６ 復調用コンデンサ Ｄ７〜Ｄ１２ ダイオード Ａ，Ｂ，Ｃ，Ｄ パルストランス

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年４月６日

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】 明細書

【考案の名称】 インバータ装置

【実用新案登録請求の範囲】

【図面の簡単な説明】

【図１】本考案に係るインバータ装置を含むエンジン発
電機の全体構成図である。

【図２】インバータ装置の各部における信号波形のタイ
ムチャートである。

【図３】インバータ装置作動停止時の過渡状態を示す回
路図およびタイムチャートである。

【符号の説明】 ９ インバータ回路（スイッチング装置） １０ 出力回路 ２０ インバータバッファ（パルス幅変調回路） ２８ 減衰回路 Ｃ４，Ｃ５ 低周波成分カット用コンデンサ Ｃ６ 復調用コンデンサ Ｄ７〜Ｄ１２ ダイオード Ａ，Ｂ，Ｃ，Ｄ パルストランス

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 直列接続されたＦＥＴを交互に駆動する
   ことにより直流電源回路の出力をスイッチング制御する
   スイッチング装置と、正弦波状の入力信号をパルス幅変
   調してＰＷＭ信号を出力するパルス幅変調回路と、この
   パルス幅変調回路から出力されるＰＷＭ信号をパルスト
   ランスを介して前記スイッチング装置の前記各ＦＥＴの
   ゲート端子に供給して前記各ＦＥＴをスイッチング動作
   させるゲート制御回路と、前記スイッチング装置のスイ
   ッチング動作に基づいて正弦波状の交流電力を出力する
   出力回路とを有するインバータ装置において、前記ゲー
   ト制御回路は、前記パルストランスの一次側に接続さ
   れ、入力する前記ＰＷＭ信号から低周波成分を除いて前
   記パルストランスの一次側に供給する低周波成分カット
   用コンデンサと、前記パルストランスの二次側と前記各
   ＦＥＴのゲート端子との間に接続され、前記パルス幅変
   調回路から出力されるＰＷＭ信号を復調する復調用コン
   デンサと、前記スイッチング装置へ作動停止命令信号が
   入力されたときに作動して前記パルストランスの一次側
   と前記低周波成分カット用コンデンサとの直列回路間の
   電位に負帰還をかける減衰回路とを備えたことを特徴と
   するインバータ装置。