JP2892862B2 - インバータ装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はインバータ装置に関し、
特に携帯用の交流電源装置等に使用される、パルス幅変
調方式のインバータ装置に関する。

【０００２】

【従来の技術】近年、携帯用の交流電源装置には、出力
周波数を安定化させるためにインバータ装置を使用する
ことが多くなってきており、例えばエンジンで駆動され
る交流発電機によって商用周波数の交流電力を出力する
携帯用電源装置においては、エンジンを回転数の高い領
域にて運転させて発電機から高出力の交流電流を得、こ
の交流電流を一旦直流に変換した後、インバータ装置に
より商用周波数の交流に変換して出力するようにした装
置が、実開昭５９−１３２３９８号公報等によって知ら
れている。

【０００３】ところで、このような交流電源装置におい
て、その使用用途によっては出力波形をできるだけ正弦
波に近似したものにしたいという要請があり、この要請
に応えるべく上記インバータ装置にパルス幅変調（ＰＷ
Ｍ）方式を採用した交流電源装置も検討され始めている
（特開昭６０−８２０９８号公報）。

【０００４】

【発明が解決しようとする課題】しかしながら、こうし
た交流電源装置の始動時に最初から比較的大きな負荷が
接続されていると始動電流が一時的に大電流となって大
きなピーク電流が流れる場合があり得、これは交流電源
装置自体に悪影響を及ぼし易いため、こうしたピーク電
流はできるだけ遮断したいが、一方、出力電流の通電は
継続したいという要請もある。

【０００５】更に加えて、上記負荷が一時的に短絡状態
となった場合でも交流電源装置の回路保護を速やかに行
なえることが好ましい。

【０００６】また、負荷としても様々な負荷特性を有す
るものが接続される。例えば、半波整流負荷が接続され
た場合、交流出力１サイクル中の半サイクルのみの期間
が過負荷となる場合があり得る。この場合、平均的な出
力電流値を検出しているだけでは回路保護が適切に行な
えない。しかし、保護動作のためのしきい値を上記半波
整流負荷を考慮して低く設定すると、全波整流負荷に対
しては正常電流であっても過電流とみなすことになる。

【０００７】本発明は上記事情に鑑みてなされたもので
あり、その目的とするところは、大ピーク電流、過負荷
電流からの回路の保護効果を高め、半波整流の過負荷の
ような特殊な過負荷にも対応できるインバータ装置を提
供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に本発明は、直流電源回路の出力をスイッチング制御す
るブリッジ型インバータ回路と、所定周波数の正弦波基
準信号を出力する正弦波形成回路と、この正弦波基準信
号を入力してパルス幅変調しＰＷＭ信号を出力するパル
ス幅変調回路と、このパルス幅変調回路から出力される
ＰＷＭ信号に基づいて前記ブリッジ型インバータ回路を
スイッチング動作させるスイッチング制御回路と、前記
ブリッジ型インバータ回路の出力を整形して正弦波状の
交流電力を出力する出力回路とを有するインバータ装置
において、前記ブリッジ型インバータ回路の２つの導通
路のそれぞれに設けられ、一端が共通ラインに接続され
た一対の電流検出用抵抗と、この電流検出用抵抗で検出
された一対の出力電流信号をその一方の信号に対して他
方の信号を減算することにより、出力電流波形信号を形
成して、この出力電流波形信号に基づいて前記正弦波基
準信号をフィードバック補正して前記パルス幅変調回路
に出力する補正回路とを備えるようにしたものである。

【０００９】

【作用】本発明によるインバータ装置においては、ブリ
ッジ型インバータ回路の２つの導通路のそれぞれに設け
られた一対の電流検出用抵抗で負荷電流を検出し、この
一対の負荷電流検出信号を互いに逆相で重ねて出力電流
波形信号を形成し、この出力電流波形信号に基づいて正
弦波基準信号をフィードバック補正する。

【００１０】

【実施例】以下、本発明の実施例を添付図面を参照して
説明する。

【００１１】図１〜図５は、本発明に係るインバータ装
置を含むエンジン発電機の全体構成図である。図１にお
いて、１，２はそれぞれ交流発電機の固定子に独立して
巻装された出力巻線であり、１は三相出力巻線、２は単
相補助巻線である。また回転子（図示せず）には多極の
永久磁石の磁極が形成されており、回転子はエンジン
（図示せず）によって回転駆動されるように構成されて
いる。三相出力巻線１の出力端は、３つのサイリスタと
３つのダイオードとで構成されるブリッジ整流回路３に
接続され、ブリッジ整流回路３の出力端は平滑回路４に
接続される。

【００１２】単相補助巻線２の出力端は、正極、負極出
力端子Ｅ，Ｆを有する定電圧供給装置５に接続される。
定電圧供給装置５は２組の整流回路、平滑回路、定電圧
回路５ａから成り、単相補助巻線２からの一の方向の電
流に対しては一方の組の各回路が働き、一の方向と反対
の方向の電流に対しては他方の組の各回路が働き、これ
によって出力端子Ｅ，Ｆに夫々正負の定電圧が出力され
る。

【００１３】６はサイリスタ制御回路であり、電源入力
側の一端が定電圧供給装置５の正極出力端子Ｅに接続さ
れ、他端が平滑回路４の正極側端子とともに接地され
る。サイリスタ制御回路６の信号入力端はコンデンサＣ
１，抵抗Ｒ１〜Ｒ３の直列回路で構成され、信号入力端
のコンデンサＣ１側の一端は定電圧供給装置５の正極出
力端子Ｅに接続され、信号入力端の抵抗Ｒ３側の他端は
平滑回路４の負極側端子に接続される。抵抗Ｒ１と抵抗
Ｒ２との接続点はトランジスタＱ１のベースに、このト
ランジスタＱ１のコレクタはトランジスタＱ２のベース
に、このトランジスタＱ２のコレクタはブリッジ整流回
路３の各サイリスタのゲート入力回路に接続され、抵抗
Ｒ１と抵抗Ｒ２との接続点の電位に応じて上記ゲート入
力回路の入力信号を制御するように構成されている（サ
イリスタ制御回路６に関する詳細な説明は、本願出願人
による特願平１−２３０９０８号に開示されるので、こ
こでは省略する）。

【００１４】コンデンサＣ１と抵抗Ｒ１との接続点Ｋに
は過渡抑制回路７の出力側が接続される。過渡抑制回路
７によれば、定電圧供給装置５の正極出力端子Ｅ側に設
けられた定電圧回路５ａの入力側（Ｇ）にツェナーダイ
オードＤ１のカソード側が接続され、ツェナーダイオー
ドＤ１のアノード側が抵抗を介して定電圧供給装置５の
負極出力端子Ｆに接続されるとともに、オペアンプから
成る反転比較器７０１の反転端子（−）に接続され、反
転比較器７０１の非反転端子（＋）は抵抗を介して接地
される。反転比較器７０１の出力側はＮＯＲ回路７０２
の入力側の一方の端子に接続され、ＮＯＲ回路７０２の
入力側の他方の端子にはエンジン発電機の過電流状態等
の、保護が必要な状態になっていることを検出するため
の保護装置８が接続され、保護が必要な状態を検出した
時に高レベル信号がＮＯＲ回路７０２に供給される。Ｎ
ＯＲ回路７０２の出力側はインバータ７０３、抵抗を介
してトランジスタＱ３のベースに接続される。トランジ
スタＱ３のエミッタは定電圧供給装置５の負極出力端子
Ｆに接続され、トランジスタＱ３のコレクタは、抵抗Ｒ
４を介して定電圧供給装置５の正極出力端子Ｅに接続さ
れるとともにコンデンサＣ２を介して定電圧供給装置５
の負極出力端子Ｆに接続される。コンデンサＣ２の正極
端子にはトランジスタＱ４のベースが接続され、トラン
ジスタＱ４のコレクタは定電圧供給装置５の正極出力端
子Ｅに接続され、トランジスタＱ４のエミッタは、ダイ
オードＤ２のアノードに接続されるととももにサイリス
タ制御回路６のコンデンサＣ１と抵抗Ｒ１との接続点Ｋ
に接続される。ダイオードＤ２のカソードはコンデンサ
Ｃ２の正極端子に接続される。

【００１５】平滑回路４の出力側は図２のブリッジ型イ
ンバータ回路９に接続される。ブリッジ型インバータ回
路９は４つのＦＥＴ（電界効果トランジスタ）Ｑ５〜Ｑ
８から成るブリッジ回路で構成され、ＦＥＴＱ５，Ｑ６
のドレインと接地されている共通ラインとの間には負荷
電流を検出するための電流検出用抵抗Ｒ５，Ｒ６が接続
されている。ＦＥＴＱ５〜Ｑ８の各ゲート端子に接続さ
れる駆動信号用回路に関しては後述する。

【００１６】ブリッジ型インバータ回路９の出力側は出
力ライン１０ａ，１０ｂとローパスフィルタから成る出
力回路１０とを介して負荷（図示せず）が接続される出
力端子１１，１２に接続される。出力回路１０は、負荷
に対し直列接続されるコイルＬ１，Ｌ１と負荷に対し並
列接続されるコンデンサＣ３とで構成されるローパスフ
ィルタから成る。

【００１７】出力ライン１０ａ，１０ｂは、分割抵抗や
差動アンプから成る図４の検出回路１３に接続される。
検出回路１３は、出力ライン１０ａ，１０ｂに現れる出
力電圧どうしを直接比較することによって出力の波形歪
みあるいはオフセット成分を検出し、検出信号を出力す
るものである。

【００１８】１４は商用周波数、例えば５０Hzまたは６
０Hzの正弦波を発生する正弦波発振器（正弦波形成回
路）である。この正弦波発振器１４の出力側は差動増幅
器１５の反転入力端子（−）に接続される。差動増幅器
１５のオペアンプの非反転入力端子（＋）には、差動増
幅器１５と共に補正回路を構成するピーク検出回路１６
（図３）の出力側が接続される。ピーク検出回路１６は
高速タイプのオペアンプ４段にて構成され、各オペアン
プでのゲインを１０倍程度にして高スルーレートを得る
ようにするとともにそれらを差動増幅器１５を含めて計
５段重ねることによって高ゲインを確保するようにして
いる。

【００１９】図３のピーク検出回路１６は次のように構
成される。電流検出用抵抗Ｒ５，Ｒ６とＦＥＴＱ５，Ｑ
６との接続点Ｍ，Ｎは２段増幅器１６１の入力側１６１
１の非反転入力端子（＋）、反転入力端子（−）に接続
され、増幅器１６１１の出力側は２段増幅器１６１の出
力側増幅器１６１２に出力ライン１６１ａを介して接続
される。そして、増幅器１６１２の出力側はオフセット
増幅器１６２及びオフセット増幅器１６３の各非反転入
力端子（＋）に接続される。

【００２０】１６４は上下限値設定回路であり、４つの
直列抵抗Ｒ７〜Ｒ１０から成り、一端が定電圧供給回路
５の正極出力端子Ｅに接続され、他端が定電圧供給回路
５の負極出力端子Ｆに接続されるとともに、抵抗Ｒ８と
Ｒ９との接続点が接地される。この上下限値設定回路１
６４により得られた所定の上限電圧値がオフセット増幅
器１６２のオペアンプの反転入力端子（−）に供給さ
れ、また所定の下限電圧値がオフセット増幅器１６３の
オペアンプの反転入力端子（−）に供給される。

【００２１】オフセット増幅器１６２の出力側はダイオ
ードＤ３のアノードに接続され、オフセット増幅器１６
３の出力側はダイオードＤ４のカソードに接続される。
ダイオードＤ３のカソードとダイオードＤ４のアノード
とは非反転増幅器１６５のオペアンプの非反転入力端子
（＋）に接続されるとともに、抵抗を介して接地され
る。非反転増幅器１６５の出力側（Ｌ）は図４の差動増
幅器１５のオペアンプの非反転入力端子（＋）に接続さ
れるとともに抵抗を介して接地される。差動増幅器１５
は、後に詳述するように、出力ライン１０ａ，１０ｂの
出力電流（負荷電流）に応じたフィードバック信号によ
って、正弦波発振器１４から出力される正弦波基準信号
を補正するものである。

【００２２】差動増幅器１５の出力側は差動増幅器１７
のオペアンプの反転入力端子（−）に接続され、差動増
幅器１７のオペアンプの非反転入力端子（＋）には検出
回路１３の出力側が接地される。差動増幅器１７は、正
弦波発振器１４から出力される正弦波基準信号レベルを
検出回路１３から出力される検出信号で補正し、補正さ
れた正弦波信号を出力するものである。

【００２３】１８は矩形波発振器であり、この矩形波発
振器１８で発振出力される矩形波信号の周波数は正弦波
発振器１４から出力される正弦波基準信号の周波数より
も格段に高い値に設定される。矩形波発振器１８の出力
側は積分回路１９に接続され、積分回路１９は上記矩形
波信号を積分して三角波信号に変換する。

【００２４】差動増幅器１７から出力される補正された
正弦波信号と積分回路１９から出力される三角波信号と
は重畳されてインバータバッファ（パルス幅変調回路）
２０に供給される。インバータバッファ２０は所定のし
きい値（スレッシュホールドレベル）を有し、このしき
い値を越えたレベルの信号が入力したときは低レベルの
信号を出力し、一方しきい値以下のレベルの信号が入力
したときは高レベルの信号を出力し、いわゆるパルス幅
変調（ＰＷＭ）信号を形成するものであり、例えばゲー
ト端子への入力信号に対し固定されたしきい値を有する
ＣＭＯＳゲートＩＣで構成される。

【００２５】インバータバッファ２０の出力側は、図５
のインバータ２１を経てＮＡＮＤ回路２２の一方の入力
端に入力するとともにそのまま直接ＮＡＮＤ回路２３の
一方の入力端にも入力する。ＮＡＮＤ回路２２の他方の
入力端とＮＡＮＤ回路２３の他方の入力端には過渡抑制
回路７のＮＯＲ回路７０２の出力端Ｊが接続される。

【００２６】図５のＮＡＮＤ回路２２、２３の各出力側
はＦＥＴゲート駆動信号用回路２４、２５に夫々接続さ
れる。ＦＥＴゲート駆動信号用回路２４はプッシュプル
増幅器、サージ吸収用ダイオード、低周波成分カット用
のコンデンサＣ４、パルストランスＡ，Ｃの一次側コイ
ルから構成され、同様にＦＥＴゲート駆動信号用回路２
５はプッシュプル増幅器、サージ吸収用ダイオード、低
周波成分カット用のコンデンサＣ５、パルストランス
Ｂ，Ｄの一次側コイルから構成される。

【００２７】パルストランスＡの二次側コイル（図２の
ブリッジ型インバータ回路９内に表示）は減衰抵抗、復
調用のコンデンサＣ６、双方向電圧規制ダイオードＤ
５，Ｄ６を介してＦＥＴＱ５のゲートに接続される。パ
ルストランスＢ，Ｃ，Ｄの各二次側コイルも、パルスト
ランスＡの二次側回路と全く同様な回路を介してＦＥＴ
Ｑ６，Ａ７，Ｑ８の各ゲートに夫々接続される（ＦＥＴ
ゲート駆動信号用回路２４、２５及び各パルストラン
ス、減衰抵抗、復調用コンデンサ、双方向電圧規制ダイ
オード等によりスイッチング制御回路が構成される）。

【００２８】次に、以上のように構成されたインバータ
装置を含むエンジン発電機の作動について説明する。

【００２９】エンジンの駆動に伴い三相出力巻線１から
出力された三相交流電力はブリッジ整流回路３で整流さ
れ、続く平滑回路４で平滑されて直流電力に変換される
とともに、平滑回路４での直流電圧の変動が抵抗Ｒ２，
Ｒ３を介してサイリスタ制御回路６で検出され、その検
出信号に基いてブリッジ整流回路３の各サイリスタの導
通角を制御することにより平滑回路４の出力電圧が所定
の直流電圧に安定に維持されるようなフィードバック制
御が行われる。なおサイリスタ制御回路６には過渡抑制
回路７からの出力信号も入力するが、この信号に基づく
サイリスタ制御回路６及びブリッジ整流回路３の作動に
ついては後述する。

【００３０】インバータ回路９のＦＥＴＱ５，Ｑ７及び
ＦＥＴＱ６，Ｑ８のゲートには後述するパルス幅変調
（ＰＷＭ）信号が入力され、このＰＷＭ信号に応じてＦ
ＥＴＱ５，Ｑ７及びＦＥＴＱ６，Ｑ８を交互に導通させ
ることにより平滑回路４の直流出力をスイッチング制御
して出力回路１０へ出力させる。出力回路１０は高周波
成分をカットして商用周波数の交流電力を出力端子１
１，１２から負荷に供給する。

【００３１】出力ライン１０ａに現れる出力電圧と出力
ライン１０ｂに現れる出力電圧とは、抵抗Ｒ１１，Ｒ１
２とコンデンサＣ７とから成るフィルタ回路でその高周
波成分が除去され、検出回路１３でその商用周波数成分
が比較され、その差、即ち出力電圧の波形の歪みあるい
はオフセット成分が検出され、その検出信号が差動増幅
器１７に出力される。

【００３２】正弦波発振器１４から出力された商用周波
数の正弦波基準信号は後に詳述する差動増幅器１５の作
動により交流出力電流に応じてピーク値補正を行われた
後、差動増幅器１７に入力される。

【００３３】差動増幅器１７は、差動増幅器１５から出
力された補正正弦波信号と検出回路１３から出力された
出力電圧の波形の歪あるいは直流オフセット分等を含ん
だフィードバック信号とを比較し、このフィードバック
信号に依って補正正弦波信号のレベルを補正し、この再
度補正された正弦波信号を出力する。

【００３４】矩形波発振器１８から出力された矩形波信
号は積分回路１９で積分されて三角波信号に変換され
る。この三角波信号と差動増幅器１７からの補正正弦波
信号とが重畳されて重畳信号が形成され、インバータバ
ッファ２０に入力される。インバータバッファ２０で
は、重畳信号がしきい値を越えるときには低レベルの信
号を出力し、一方しきい値以下のときには高レベルの信
号を出力して、結果的に三角波信号を搬送波とし、補正
正弦波によりパルス幅変調されたＰＷＭ信号を出力する
こととなる。このＰＷＭ信号は、補正された正弦波信号
に基づき形成されるため、交流出力電流のピーク値補正
が行われることはもとより（これについては後述する）
前記出力電圧の歪み及びオフセット成分を減少させるこ
とが可能となるとともに、応答時間がコンパレータ（約
１μsec）に比べ格段に速いインバータバッファ（約５
０ｎsec）をＰＷＭ信号の形成に使用するため搬送波の
周波数をより高くすることが可能となり、これにより出
力波形をより正弦波に近似させた、より高品質の交流電
力を供給することを可能ならしめる。

【００３５】インバータバッファ２０から出力されたＰ
ＷＭ信号の一方はインバータ２１で反転されてＮＡＮＤ
回路２２へ、他方はそのままＮＡＮＤ回路２３へ入力さ
れる。ＮＡＮＤ回路２２，２３には過渡抑制回路７か
ら、過電流状態等の保護が必要な状態が検出された時ま
たはエンジン始動時等の低回転状態が検出された時に低
レベル信号が供給され、この時にはＮＡＮＤ回路２２，
２３の出力はＰＷＭ信号のいかんに拘らず高レベル信号
となり、この状態が継続されるためＰＷＭ信号は伝送さ
れない。一方、保護を必要とする状態が検出されず、か
つエンジン回転数も低回転でないときには過渡抑制回路
７から高レベル信号が供給され、この時にはＮＡＮＤ回
路２２，２３は夫々入力した反転または非反転ＰＷＭ信
号に応じて夫々反転または非反転ＰＷＭ信号を反転した
信号を出力し、ＦＥＴゲート駆動信号用回路２４にはＰ
ＷＭ信号が、またＦＥＴゲート駆動信号用回路２５には
反転したＰＷＭ信号が供給される。

【００３６】ＦＥＴゲート駆動信号用回路２４では、Ｐ
ＷＭ信号は、プッシュプル増幅された後、コンデンサＣ
４で低周波成分、即ち商用周波数成分がカットされる。
コンデンサＣ４を通過する直前の信号は基準レベルに対
し振幅一定のＰＷＭ信号であるが、この信号の平均電圧
（積分値）は、正弦波発振器１４からの正弦波と同一の
周期で変化しており、従ってこのＰＷＭ信号はこの正弦
波と同一の周波数（商用周波数）成分を含んでいる。こ
のＰＷＭ信号がコンデンサＣ４を通過した後は商用周波
数成分とは逆相にパルス列全体が上下して平均電圧が常
時零であるパルス信号列に変換される。

【００３７】この平均電圧が常時零であるパルス信号列
がパルストランスＡ，Ｃの各一次コイルに供給されるの
で、パルストランスＡ，Ｃを構成するトランスコアに
は、商用周波数成分による磁気飽和の悪影響がほとんど
なくなり、従ってトランスＡ，Ｃは、ＰＷＭ搬送周波数
で磁気飽和しない程度の小型サイズのもので構成するこ
とが可能となる。

【００３８】ＦＥＴゲート駆動信号用回路２５の作動も
上記ＦＥＴゲート駆動信号用回路２４の作動と全く同様
である。

【００３９】パルストランスＡの二次コイルから出力し
たパルス信号はツェナーダイオードＤ５，Ｄ６の各降伏
電圧と比較され、各降伏電圧を越えた分によりコンデン
サＣ６が充放電され、コンデンサＣ６の両端には各降伏
電圧を越えた分による平均電圧（これは商用周波数を有
する）が現れる。従って、ＦＥＴＱ５のゲート・ソース
間には、商用周波数を有するコンデンサＣ６の両端電圧
と、パルストランスＡの二次コイルから出力したパルス
信号とが重畳した信号、即ちコンデンサＣ４を通過前の
ＰＷＭ信号が復調される。ＦＥＴＱ５は、ＰＷＭ信号の
正パルスがゲートに入力されている間だけ導通する。

【００４０】パルストランスＣの二次コイルから出力し
たパルス信号も上述のパルストランスＡの二次コイルか
ら出力したパルス信号と全く同様に処理され、ＦＥＴＱ
７の導通はＦＥＴＱ５の導通と同じタイミングで行われ
る。

【００４１】パルストランスＢ，Ｄの二次コイルから出
力したパルス信号も上述のパルストランスＡ，Ｃの二次
コイルから出力したパルス信号と全く同様に処理され
る。但しパルストランスＢ，Ｄに入力するＰＷＭ信号と
パルストランスＡ，Ｃに入力するＰＷＭ信号とは位相が
逆であるから、ＦＥＴＱ５，Ｑ７が導通するときはＦＥ
ＴＱ６，Ｑ８が非導通となり、反対にＦＥＴＱ５，Ｑ７
が非導通となるときはＦＥＴＱ６，Ｑ８が導通するよう
に作動する。

【００４２】以上のように、出力波形に基づきフィード
バック補正された商用周波数の正弦波信号を高周波の三
角波信号でパルス幅変調し、このパルス幅変調信号に基
づきインバータ回路９でスイッチング制御が行われ、そ
の後出力回路１０で搬送周波数成分がカットされ、ほぼ
正弦波に近似した商用周波数の交流電力が出力端子１
１，１２から負荷に供給される。

【００４３】以上のブリッジ型インバータ回路９及び検
出回路１３ないしＦＥＴゲート駆動信号用回路２５（但
し、差動増幅幅器１５及びピーク検出回路１６を除く）
の構成及び作動に関する、より詳細な説明は、既に本願
出願人による特願平２−３０７８２３号に記載されてい
る。

【００４４】次に過渡抑制回路７の作動を説明する。

【００４５】エンジン始動直後は交流発電機の出力電圧
が低いため、定電圧供給装置５を構成する定電圧回路５
ａの入力端の電圧は低く、従って始動当初、ツェナーダ
イオードＤ１の降伏電圧（定格運転時の回転数よりも低
い値に設定したエンジン回転数の設定値に相当する電
圧）を越えることはなく、ツェナーダイオードＤ１は非
導通である。そのため反転比較器７０１の反転端子
（−）は低いレベルであり、反転比較器７０１の出力は
高レベルとなる。

【００４６】ＮＯＲ回路７０２は入力側の少なくとも一
方に高レベル信号が入力すれば低レベル信号を出力する
ので、ＮＯＲ回路７０２の出力は、反転比較器７０１の
高レベル出力または保護装置８の高レベル出力で低レベ
ルとなる。

【００４７】この低レベル信号がインバータ７０３で反
転されて高レベル信号となり、トランジスタＱ３を導通
してコンデンサＣ２を放電させる。従ってトランジスタ
Ｑ４は非導通となり、コンデンサＣ１と抵抗Ｒ１との接
続点Ｋの電位は低レベルとなる。

【００４８】従ってサイリスタ制御回路６のトランジス
タＱ１は非導通となり、トランジスタＱ２は導通とな
り、ブリッジ整流回路３の各サイリスタのゲートには低
レベル信号が供給される。これにより、各サイリスタは
導通せず、ブリッジ整流回路３は整流出力を供給しな
い。即ち、エンジン回転数が設定値以下であるか、また
は保護が必要な状態が検出されたときにはブリッジ整流
回路３は整流出力を供給しないようにされ、これにより
エンジン始動時におけるインバータ装置の不安定動作が
抑制されるとともに過負荷による過電流状態等の保護が
必要とされる状態が検出された時の出力供給も停止され
る。

【００４９】次に、エンジン始動後、交流発電機の出力
電圧が徐々に上昇し、定電圧回路５ａの入力端の電圧が
高くなり、ツェナーダイオードＤ１の降伏電圧を越える
と、即ちエンジン回転数が設定値を越えるとツェナーダ
イオードＤ１は導通し、反転比較器７０１の反転端子
（−）は高レベルに転じ、反転比較器７０１の出力は低
レベルとなる。

【００５０】このとき保護が必要な状態が検出されてい
なければ、ＮＯＲ回路７０２の出力は高レベルに転じ、
インバータ７０３の出力は低レベルとなる。従ってトラ
ンジスタＱ３は非導通となり、コンデンサＣ２は抵抗Ｒ
４を介して充電される。この充電によりコンデンサＣ２
の正極側電位は、コンデンサＣ２の容量及び抵抗Ｒ４の
抵抗値で決まる時定数に基づき徐々に上昇する。コンデ
ンサＣ２の正極側電位の上昇によりトランジスタＱ４が
導通するが、このトランジスタＱ４の導通によりトラン
ジスタＱ４のエミッタ電位が上昇してトランジスタＱ４
のベース電位より高くなるようなことがあればトランジ
スタＱ４は非導通に転じるので、Ｋ点の電位はコンデン
サＣ２の正極側電位より僅かに低い値に常時維持される
ことになる。従ってＫ点の電位は、エンジン回転数が設
定値を越えた時点以降、コンデンサＣ２の容量及び抵抗
Ｒ４の抵抗値で決まる時定数に基づき徐々に上昇するこ
ととなる。

【００５１】従って、サイリスタ制御電圧（ＸＹ間）は
Ｋ点電位に比例するため、徐々に上昇し、最終的にＫ点
電位が略定電圧供給装置５の正極出力電位に至り、各サ
イリスタのゲート電圧は抵抗Ｒ１と抵抗Ｒ２との接続点
の電位を所定値に維持するための所定フィードバック制
御入力値に至る。

【００５２】斯くして、たとえエンジン始動のとき出力
端子１１，１２に負荷が接続されたままの状態であって
も交流発電機の出力電圧が十分上昇していない不安定な
状態でブリッジ整流回路３の各サイリスタに急激に電流
が突入することを防止できるものである。これによりブ
リッジ型インバータ回路９の各ＦＥＴに対して不安定な
状態で急激な電圧変化が加わることも防止される。こう
した防止効果は、エンジン始動時に出力端子１１，１２
に接続されている負荷が大きい程大きく、特に負荷が短
絡状態にある場合にはサイリスタやＦＥＴに対する悪影
響の抑制効果がきわめて大きい。

【００５３】次に、補正回路を構成するピーク検出回路
１６及び差動増幅器１５の作動について説明する。

【００５４】ブリッジ型インバータ回路９の一対の電流
検出用抵抗Ｒ５，Ｒ６にはブリッジ型インバータ回路９
の出力電流（負荷電流）に応じた電圧が生じる。図６
（ａ）に接続点Ｍの検出電流波形を示す。接続点Ｎの検
出電流波形は図６（ｂ）に示すように図６（ａ）と逆相
の関係になる。接続点Ｍ，Ｎの検出電流波形信号（出力
電流信号）はピーク検出回路１６のオペアンプ１６１１
の非反転入力端子（＋）、反転入力端子（−）に入力さ
れる。オペアンプ１６１１は積分回路を構成しており、
入力された接続点Ｍ，Ｎの電位信号は高周波成分が除去
され、接続点Ｍの電位信号のみに着目した場合には直流
成分および商用周波数成分を含む信号がオペアンプ１６
１１の出力側に現われる。この信号は積分回路を構成す
るオペアンプ１６１２で反転増幅されることにより図６
（ｃ）に示すような高周波成分が除去された商用周波数
の信号となり、オフセット増幅器１６２，１６３に出力
される。オフセット増幅器１６２では、オペアンプ１６
１２からの商用周波数信号の振幅を、上下限値設定回路
１６４からオペアンプの反転端子（−）に入力した所定
の上限電圧値と比較し、このピーク電流判別のしきい値
となる所定の上限電圧値を越えた分のみを増幅する（オ
フセット増幅）。オフセット増幅器１６３では、オペア
ンプ１６１２からの商用周波数信号の振幅を、上下限値
設定回路１６４からオペアンプの反転端子（−）に入力
したピーク電流判別のしきい値となる所定の下限電圧値
と比較し、この所定の下限電圧値を下回った分のみを増
幅する（オフセット増幅）。オフセット増幅器１６２，
１６３の出力はダイオードＤ３，Ｄ４を夫々通過して重
畳される。従ってこの重畳後の信号は、増幅された商用
周波数信号のレベルが所定の上限電圧値を越えた部分の
みまたは下限電圧値を下回った部分のみが合成された信
号であり、増幅された商用周波数信号のレベルが所定の
上下限電圧値を越えないときにはこの合成信号は零レベ
ルを維持することとなる。

【００５５】この合成信号は非反転増幅器１６５で増幅
されたあと、差動増幅器１５のオペアンプの非反転端子
（＋）に入力される。差動増幅器１５では、この合成信
号が正弦波発振器１４からの正弦波と比較され、差動増
幅される。即ち、交流出力電流が大きくなってこれに対
応する商用周波数信号のレベルが所定の上下限電圧値を
越えた場合、その越えた量に応じてフィートバック補正
が行われて対応する正弦波のピーク部が潰され、このピ
ーク部が補正された正弦波が次の差動増幅器１７に出力
される。

【００５６】その結果、このように補正された正弦波信
号に基づいて行われるパルス幅変調制御によって得られ
る交流出力電流は対応するピーク部が潰され、これによ
り、交流出力電流のピーク電流値が制限されたことにな
る。なお、過電流が流れたときにピーク電流値を制限す
るだけで、電流供給を遮断してしまうことはせず、従っ
て一時的に出力のピーク電流値が大きくなる負荷にも何
等支障なく通電状態を継続させることができる。

【００５７】さらに、半波整流負荷のような特殊の負荷
の場合においても、図６（ｂ），（ｃ）に示すように直
流成分が失われることはないので、ピーク値を正確に検
出でき、従って過電流を適正に抑制することができる。

【００５８】

【発明の効果】以上説明したように本件発明は、直流電
源回路の出力をスイッチング制御するブリッジ型インバ
ータ回路と、所定周波数の正弦波基準信号を出力する正
弦波形成回路と、この正弦波基準信号を入力してパルス
幅変調しＰＷＭ信号を出力するパルス幅変調回路と、こ
のパルス幅変調回路から出力されるＰＷＭ信号に基づい
て前記ブリッジ型インバータ回路をスイッチング動作さ
せるスイッチング制御回路と、前記ブリッジ型インバー
タ回路の出力を整形して正弦波状の交流電力を出力する
出力回路とを有するインバータ装置において、前記ブリ
ッジ型インバータ回路の２つの導通路のそれぞれに設け
られ、一端が共通ラインに接続された一対の電流検出用
抵抗と、この電流検出用抵抗で検出された一対の出力電
流信号をその一方の信号に対して他方の信号を減算する
ことにより、出力電流波形信号を形成して、この出力電
流波形信号に基づいて前記正弦波基準信号をフィードバ
ック補正して前記パルス幅変調回路に出力する補正回路
とを備えたことにより、交流出力電流のピーク電流値を
所定範囲内に制限して過電流保護を行なうことができ、
このため、例えば一時的にピーク電流値が大きくなる負
荷に対してもなんら支障なく通電状態を継続することが
できる。

【００５９】また、交流出力電流のピーク電流値のみを
抑制しながら電流供給を継続することができるので、電
動機等のような始動電流の大きな負荷でも速やかに定常
運転状態に至らせることができる。

【００６０】さらに、ブリッジ型インバータ回路の２つ
の導通路に設けた電流検出用抵抗により負荷電流値を検
出するようにしたので、負荷電流値を直流成分ごとに検
出することによって全体としての交流出力電流のピーク
値を正確に検出でき、半波整流負荷のような特殊な負荷
であっても過電流状態を正確に検出できる。これによ
り、半波整流負荷のようなバランスのくずれた特殊な負
荷におけるオフセット状態の過電流も適正に抑制でき
る。

【図面の簡単な説明】

【図１】本発明に係るインバータ装置を含むエンジン発
電機を構成するブリッジ型整流回路等を示す回路図であ
る。

【図２】本発明に係るインバータ装置を含むエンジン発
電機を構成するブリッジ型インバータ回路等を示す回路
図である。

【図３】本発明に係るインバータ装置を含むエンジン発
電機を構成するピーク検出回路を示す回路図である。

【図４】本発明に係るインバータ装置を含むエンジン発
電機を構成するパルス幅変調回路等を示す回路図であ
る。

【図５】本発明に係るインバータ装置を含むエンジン発
電機を構成するＦＥＴゲート駆動信号用回路等を示す回
路図である。

【図６】図３のピーク検出回路の各部信号を示すタイム
チャートである。

【符号の説明】

９ ブリッジ型インバータ回路 １４ 正弦波発振器（正弦波形成回路） １５，１６ 差動増幅器，ピーク検出器（補正回路） ２０ インバータバッファ（パルス幅変調回路） Ｒ５，Ｒ６ 電流検出用抵抗

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H02M 7/48

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 直流電源回路の出力をスイッチング制御
   するブリッジ型インバータ回路と、所定周波数の正弦波
   基準信号を出力する正弦波形成回路と、この正弦波基準
   信号を入力してパルス幅変調しＰＷＭ信号を出力するパ
   ルス幅変調回路と、このパルス幅変調回路から出力され
   るＰＷＭ信号に基づいて前記ブリッジ型インバータ回路
   をスイッチング動作させるスイッチング制御回路と、前
   記ブリッジ型インバータ回路の出力を整形して正弦波状
   の交流電力を出力する出力回路とを有するインバータ装
   置において、前記ブリッジ型インバータ回路の２つの導
   通路のそれぞれに設けられ、一端が共通ラインに接続さ
   れた一対の電流検出用抵抗と、この電流検出用抵抗で検
   出された一対の出力電流信号をその一方の信号に対して
   他方の信号を減算することにより、出力電流波形信号を
   形成して、この出力電流波形信号に基づいて前記正弦波
   基準信号をフィードバック補正して前記パルス幅変調回
   路に出力する補正回路とを備えたことを特徴とするイン
   バータ装置。
2. 【請求項２】 前記補正回路は、前記出力電流波形信号
   の振幅が所定の振幅範囲を越えた場合に、前記所定の振
   幅範囲を越えた部分の前記出力電流波形信号をフィード
   バック信号として前記正弦波基準信号を補正することを
   特徴とする請求項１記載のインバータ装置。
3. 【請求項３】 前記補正回路は、前記出力電流波形信号
   の１サイクルを正、負の半サイクルずつオフセット増幅
   して、前記出力電流波形信号の振幅が所定の振幅範囲を
   越える部分に対応する前記出力電流波形信号のみを取り
   出し、この取り出された夫々の信号を合成してフィード
   バック信号を形成することを特徴とする請求項１記載の
   インバータ装置。