JP3300221B2 - インバータ式電源装置 - Google Patents
インバータ式電源装置Info
- Publication number
- JP3300221B2 JP3300221B2 JP04959396A JP4959396A JP3300221B2 JP 3300221 B2 JP3300221 B2 JP 3300221B2 JP 04959396 A JP04959396 A JP 04959396A JP 4959396 A JP4959396 A JP 4959396A JP 3300221 B2 JP3300221 B2 JP 3300221B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- inverter
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
- Protection Of Static Devices (AREA)
Description
流電力供給用のインバータ式電源装置に関する。
周波数を安定化させるためにインバータ装置を使用する
ことが多くなってきており、例えばエンジンで駆動され
る交流発電機によって商用周波数の交流電力を出力する
携帯用電源装置においては、エンジンを回転数の高い領
域にて運転させて発電機から高出力の交流電流を得、こ
の交流電流を一旦直流に変換した後、インバータ装置に
より商用周波数の交流に変換して出力するようにした装
置が、実開昭59−132398号公報等によって知ら
れている。
帯用交流電源装置に、例えば特開昭63−114527
号公報に示されるように、携帯型の比較的小電力容量の
電源装置としての特性を充分に考慮した過電流保護装置
を付加することも提案されるようになっている。
の携帯用交流電源装置において漏電遮断機能を設ける必
要がある場合、検出対象となる漏電電流量は比較的小量
なことが多いため、過電流保護装置とは別に漏電検出用
の機能を設けなければならない。したがって、この種の
携帯用交流電源装置の漏電対策としては未だ漏電遮断器
を外付けすることに頼る場合が多い。
携帯用交流電源装置は大型化・重畳化してしまい、また
コストも高いという問題があった。
願人自身により、カレントトランスを用いたインバータ
式電源装置が提案されている(特開平4−207920
号公報)。この方式は、小形、軽量、安価な構成で漏電
検出機能を持ち、かつ漏電検出時の遮断動作に速応性を
持たせることのできる極めて優れた方式ではあるが、カ
レントトランスを用いるため、回路基板に組込難く、形
状の小形化、コストの低減にも一定の限度があった。
で、インバータ式電源装置内にインバータ駆動システム
の構成を利用してカレントトランスを用いない漏電遮断
機能を簡単な構成で組込み、小型、軽量、低コスト化及
び回路基板への実装の容易化を図ることが可能なインバ
ータ式電源装置を提供することを目的とする。
め、本発明は、発電機から出力される交流出力を整流平
滑して得られた直流出力をインバータ回路に供給し、こ
のインバータ回路を駆動信号に応じてスイッチング制御
することにより所定周波数の交流出力を取り出すように
構成したインバータ式電源装置において、前記インバー
タ回路の一組の出力ライン間に各抵抗値が等しい抵抗素
子を一対に直列接続し、この接続部を接地して検出回路
を形成し、この検出回路の前記接地された接続部から取
り出した信号の振幅を検出し、この信号自体の振幅が所
定値を超えたときに、前記インバータ回路に供給する前
記駆動信号を遮断する駆動信号遮断手段を有することを
特徴とする。
電圧レベルの低下度合いを検出し、この低下度合いに応
じて前記抵抗素子間の接続部の電位を補正する補正手段
を有することを特徴とする。
に基づいて詳細に説明する。
インバータ式電源装置の全体構成図である。
機の固定子に独立して巻装された出力巻線であり、1は
三相出力巻線、2は単相補助巻線である。また回転子
(図示せず)には多極の永久磁石の磁極が形成されてお
り、回転子はエンジン(図示せず)によって回転駆動さ
れるように構成されている。三相出力巻線1の出力端
は、3つのサイリスタと3つのダイオードとで構成され
るブリッジ整流回路3に接続され、ブリッジ整流回路3
の出力端は平滑回路4に接続される。
力端子E,Fを有する定電圧供給装置5に接続される。
定電圧供給装置5は2組の整流回路、平滑回路、定電圧
回路5aから成り、単相補助巻線2からの一の方向の電
流に対しては一方の組の各回路が働き、一の方向と反対
の方向の電流に対しては他方の組の各回路が働き、これ
によって出力端子E,Fに夫々正負の定電圧が出力され
る。
側の一端が定電圧供給装置5の正極出力端子Eに接続さ
れ、他端が平滑回路4の正極側端子とともに接地され
る。サイリスタ制御回路6の信号入力端はコンデンサC
1,抵抗R1〜R3の直列回路で構成され、信号入力端
のコンデンサC1側の一端は定電圧供給装置5の正極出
力端子Eに接続され、信号入力端の抵抗R3側の他端は
平滑回路4の負極側端子に接続される。抵抗R1と抵抗
R2との接続点はトランジスタQ1のベースに、このト
ランジスタQ1のコレクタはトランジスタQ2のベース
に、このトランジスタQ2のコレクタはブリッジ整流回
路3の各サイリスタのゲート入力回路に接続され、抵抗
R1と抵抗R2との接続点の電位に応じて上記ゲート入
力回路の入力信号を制御するように構成されている(サ
イリスタ制御回路6に関する詳細な説明は、本願出願人
による特開平3−93499号公報に開示されているの
で、ここでは省略する)。
は過渡抑制回路7の出力側が接続される。過渡抑制回路
7によれば、定電圧供給装置5の正極出力端子E側に設
けられた定電圧回路5aの入力側(G)にツェナーダイ
オードD1のカソード側が接続され、ツェナーダイオー
ドD1のアノード側が抵抗を介して定電圧供給装置5の
負極出力端子Fに接続されるとともに、オペアンプから
成る反転比較器701の反転入力端子(−)に接続さ
れ、反転比較器701の非反転入力端子(+)は抵抗を
介して接地される。反転比較器701の出力側はNOR
回路702の入力側の一方の端子に接続され、NOR回
路702の入力側の他方の端子には、本発明に係る漏電
検出回路8の出力側(P)が接続され、漏電状態を検出
したときに高レベル信号がNOR回路702に供給され
る。
を示す回路図である。
る2本の(1組の)出力ラインには、直列接続された抵
抗R13及びR14が接続され、この抵抗R13及びR
14の接続点は接地されるとともに、抵抗R15を介し
てダイオードD10のカソードに接続されている。ここ
で、抵抗R13及びR14は、その各抵抗値が同一のも
のが選択されている。したがって、通常、抵抗R13及
びR14の接続点は交流的に平衡している。
6を介して、図4を用いて後述する上限電圧値変更回路
165のオペアンプ1651の出力側(T)にも接続さ
れ、後述するインバータ回路9の入力側電源電圧、すな
わち交流発電機の出力電圧が低下したときにその低下度
合に応じて電圧レベルが低下した信号が入力される。
スタQ10のベース、ダイオードD11のカソード及び
抵抗R17の一方の端子に接続され、ダイオードD11
のアノードは接地され、抵抗R17の他方の端子は図1
で前述した過渡抑制回路7のNOR回路702の出力側
(J)に接続されている。したがって、この他方の端子
には、交流発電機が十分に立ち上がった後の運転中のと
きには高レベル信号が供給され、交流発電機が停止中の
ときには低レベル信号が供給される。これにより、発電
立ち上がり時の漏電検出回路8の誤動作を防止すること
ができる。
れ、トランジスタQ10のコレクタには、抵抗R18を
介して定電圧供給装置5の正極出力端子Eが接続される
とともに、抵抗R19の一方の端子及びダイオードD1
2のアノードも接続されている。抵抗R19の他方の端
子には、ダイオードD13のカソード、コンデンサC1
0の一方の端子及びインバータ802の入力側が接続さ
れている。そして、ダイオードD13のアノードは接地
されるとともに、図1の接続点Xにも接続されている。
路804の一方の入力端子に接続されるとともに、イン
バータ803の入力側にも接続されている。インバータ
803の出力側は、バイナリカウンタ806のリセット
入力端子Rに接続されるとともに、ダイオードD12の
カソードにも接続されている。
1の一方の端子及びインバータ805の入力側に接続さ
れ、インバータ805の出力側はバイナリカウンタ80
6のクロック端子/CLKにも接続されている。更に、
インバータ805の出力側は、コンデンサC11を介し
て抵抗R21の他方の端子及び抵抗R20の一方の端子
に接続され、抵抗R20の他方の端子はNAND回路8
04の他方の入力端子に接続されている。すなわち、構
成要素804,805,R20,R21及びC11から
成る回路は発振回路を構成している。
トカウンタであり、各ビットに対応する出力(O0〜O
7)のうち、例えば4ビット目の出力O4はダイオード
D14のアノードに接続され、例えば7ビット目の出力
O7は抵抗R23の一方の端子に接続されている。
トトリガゲート807の入力側、ダイオードD15のア
ノード及びコンデンサC12の一方の端子に接続され、
ダイオードD15のカソードは定電圧供給装置5の正極
出力端子Eに接続され、コンデンサC12の他方の端子
は接地されている。そして、シュミットトリガゲート8
07の出力側は、前述のように、図1のサイリスタ制御
回路7のNOR回路702の一方の入力端子に接続され
ている。
タQ11のベースに接続され、トランジスタQ11のコ
レクタは、トランジスタQ12のコレクタ及び抵抗R2
2の一方の端子に接続されている。そして、トランジス
タQ11及びQ12の各エミッタは接地されている。
カソードに接続され、LED808のアノードは定電圧
供給装置5の正極出力端子Eに接続されている。
側はインバータ703、抵抗を介してトランジスタQ3
のベースに接続される。トランジスタQ3のエミッタは
定電圧供給装置5の負極出力端子Fに接続され、トラン
ジスタQ3のコレクタは、抵抗R4を介して定電圧供給
装置5の正極出力端子Eに接続されるとともにコンデン
サC2を介して定電圧供給装置5の負極出力端子Fに接
続される。コンデンサC2の正極端子にはトランジスタ
Q4のベースが接続され、トランジスタQ4のコレクタ
は定電圧供給装置5の正極出力端子Eに接続され、トラ
ンジスタQ4のエミッタは、ダイオードD2のアノード
に接続されるととももにサイリスタ制御回路6のコンデ
ンサC1と抵抗R1との接続点Kに接続される。ダイオ
ードD2のカソードはコンデンサC2の正極端子に接続
される。
ンバータ回路9に接続される。ブリッジ型インバータ回
路9は4つのFET(電界効果トランジスタ)Q5〜Q
8から成るブリッジ回路で構成され、FETQ5,Q6
のドレインと接地されている共通ラインとの間には負荷
電流を検出するための電流検出用抵抗R5,R6が接続
されている。FETQ5〜Q8の各ゲート端子に接続さ
れる駆動信号用回路に関しては後述する。
出力ライン10a,10b、ローパスフィルタから成る
出力回路10及び漏電検出回路8を介して負荷(図示せ
ず)が接続される出力端子11,12に接続される。出
力回路10は、負荷に対し直列接続されるコイルL1,
L2と負荷に対し並列接続されるコンデンサC3とで構
成されるローパスフィルタから成る。
差動アンプから成る図5の検出回路13に接続される。
検出回路13は、出力ライン10a,10bに現れる出
力電圧どうしを直接比較することによって出力の波形歪
みあるいはオフセット成分を検出し、検出信号を出力す
るものである。
Hzの正弦波基準信号を発生する正弦波発振器(正弦波形
成回路)である。この正弦波発振器14の出力側は差動
増幅器15の反転入力端子(−)に接続される。差動増
幅器15のオペアンプの非反転入力端子(+)には、差
動増幅器15とともに補正回路を構成するピーク検出回
路16(図4)の出力側が接続される。ピーク検出回路
16は高速タイプのオペアンプ2段にて構成され、各オ
ペアンプでのゲインを10倍程度にして高スルーレート
を得るようにするとともにそれらを差動増幅器15を含
めて計3段重ねることによって高ゲインを確保するよう
にしている。
成される。前記図2の電流検出用抵抗R5,R6とFE
TQ5,Q6との接続点M,Nは、それぞれ反転増幅器
161の非反転入力端子(+)、反転入力端子(−)に
接続され、増幅器161の出力側はオフセット増幅器1
62及びオフセット増幅器163の各非反転入力端子
(+)に接続される。
直列抵抗R7〜R10から成り、一端が定電圧供給回路
5の正極出力端子Eに接続され、他端が定電圧供給回路
5の負極出力端子Fに接続されるとともに、抵抗R8と
R9との接続点が接地される。この上下限値設定回路1
64により得られた所定の上限電圧値がオフセット増幅
器162のオペアンプの反転入力端子(−)に供給さ
れ、また所定の下限電圧値がオフセット増幅器163の
オペアンプの反転入力端子(−)に供給される。
電圧値を変更するための上限電圧値変更回路165が接
続され、抵抗R9とR10との接続点には、前記下限電
圧値を変更するための下限電圧値変更回路166が接続
されている。
661の非反転入力端子(+)には図1の接続点Sが接
続され、平滑回路4の負極側端子と接続点Sとの間に印
加された電圧、即ちブリッジ整流回路3からの出力電圧
の変動に応じた検出電圧がオペアンプ1661の非反転
入力端子(+)に供給される。オペアンプ1661の反
転入力端子(−)は、抵抗R31を介して接地されると
ともに、抵抗R32を介してオペアンプ1661の出力
側に接続され、オペアンプ1661の出力側は、抵抗R
33を介して前記抵抗R9とR10との接続点に接続さ
れている。
抗R34を介して上限電圧値変更回路165のオペアン
プ1651の反転入力端子(−)接続され、この反転入
力端子(−)は、抵抗R35を介してオペアンプ165
1の出力側に接続され、オペアンプ1651の出力側
は、前述のように図3の漏電検出回路8の抵抗R16の
一方の端子に接続されるとともに、抵抗R36を介して
前記抵抗R7とR8との接続点に接続されている。そし
て、オペアンプ1651の非反転入力端子(+)は接地
されている。
ードD3のアノードに接続され、オフセット増幅器16
3の出力側はダイオードD4のカソードに接続される。
ダイオードD3のカソードとダイオードD4のアノード
とは抵抗を介して接地されるとともに、図5の差動増幅
器15のオペアンプの非反転入力端子(+)に接続され
る。差動増幅器15は、後に詳述するように、出力ライ
ン10a,10bの出力電流(負荷電流)に応じたフィ
ードバック信号によって、正弦波発振器14から出力さ
れる正弦波基準信号を補正するものである。
のオペアンプの反転入力端子(−)に接続され、差動増
幅器17のオペアンプの非反転入力端子(+)には検出
回路13の出力側が接続される。差動増幅器17は、正
弦波発振器14から出力される正弦波基準信号レベルを
検出回路13から出力される検出信号で補正し、補正さ
れた正弦波信号を出力するものである。
振器18で発振出力される矩形波信号の周波数は正弦波
発振器14から出力される正弦波基準信号の周波数より
も格段に高い値に設定される。矩形波発振器18の出力
側は積分回路19に接続され、積分回路19は上記矩形
波信号を積分して三角波信号に変換する。
正弦波信号と積分回路19から出力される三角波信号と
は重畳されてインバータバッファ(パルス幅変調回路)
20に供給される。インバータバッファ20は所定の閾
値(スレッシュホールドレベル)を有し、この閾値を超
えたレベルの信号が入力したときは低レベルの信号を出
力し、一方閾値以下のレベルの信号が入力したときは高
レベルの信号を出力し、いわゆるパルス幅変調(PW
M)信号を形成するものであり、例えばゲート端子への
入力信号に対し固定された閾値を有するCMOSゲート
ICで構成される。
のインバータ21を経てNAND回路22の一方の入力
端に入力するとともにそのまま直接NAND回路23の
一方の入力端にも入力する。NAND回路22の他方の
入力端とNAND回路23の他方の入力端には過渡抑制
回路7のNOR回路702の出力端Jが接続される。
はFETゲート駆動信号用回路24,25に夫々接続さ
れる。FETゲート駆動信号用回路24はプッシュプル
増幅器、サージ吸収用ダイオード、低周波成分カット用
のコンデンサC4、パルストランスA,Cの一次側コイ
ルから構成され、同様にFETゲート駆動信号用回路2
5はプッシュプル増幅器、サージ吸収用ダイオード、低
周波成分カット用のコンデンサC5、パルストランス
B,Dの一次側コイルから構成される。
ブリッジ型インバータ回路9内に表示)は減衰抵抗、復
調用のコンデンサC6、双方向電圧規制ダイオードD
5,D6を介してFETQ5のゲートに接続される。パ
ルストランスB,C,Dの各二次側コイルも、パルスト
ランスAの二次側回路と全く同様な回路を介してFET
Q6,A7,Q8の各ゲートに夫々接続される(FET
ゲート駆動信号用回路24、25及び各パルストラン
ス、減衰抵抗、復調用コンデンサ、双方向電圧規制ダイ
オード等によりスイッチング制御回路が構成される)。
式電源装置の動作について説明する。
出力された三相交流電力はブリッジ整流回路3で整流さ
れ、続く平滑回路4で平滑されて直流電力に変換される
とともに、平滑回路4での直流電圧の変動が抵抗R2,
R3を介してサイリスタ制御回路6で検出され、その検
出信号に基いてブリッジ整流回路3の各サイリスタの導
通を制御することにより平滑回路4の出力電圧が所定の
直流電圧に安定に維持されるようなフィードバック制御
が行われる。なおサイリスタ制御回路6には過渡抑制回
路7からの出力信号も入力するが、この信号に基づくサ
イリスタ制御回路6及びブリッジ整流回路3の動作につ
いては後述する。
FETQ6,Q8のゲートには後述するパルス幅変調
(PWM)信号が入力され、このPWM信号に応じてF
ETQ5,Q7及びFETQ6,Q8を交互に導通させ
ることにより平滑回路4の直流出力をスイッチング制御
して出力回路10へ出力させる。出力回路10は高周波
成分をカットして商用周波数の交流電力を出力端子1
1,12から負荷に供給する。
ライン10bに現れる出力電圧とは、抵抗R11,R1
2とコンデンサC7とから成るフィルタ回路でその高周
波成分が除去され、検出回路13でその商用周波数成分
が比較され、その差、即ち出力電圧の波形の歪みあるい
はオフセット成分が検出され、その検出信号が差動増幅
器17に出力される。
数の正弦波基準信号は後に詳述する差動増幅器15の動
作により交流出力電流に応じてピーク値補正が行われた
後、差動増幅器17に入力される。
力された補正正弦波信号と検出回路13から出力された
出力電圧の波形の歪あるいは直流オフセット分等を含ん
だフィードバック信号とを比較し、このフィードバック
信号に依って補正正弦波信号のレベルを補正し、この再
度補正された正弦波信号を出力する。
号は積分回路19で積分されて三角波信号に変換され
る。この三角波信号と差動増幅器17からの補正正弦波
信号とが重畳されて重畳信号が形成され、インバータバ
ッファ20に入力される。インバータバッファ20で
は、重畳信号が閾値を超えるときには低レベルの信号を
出力し、一方閾値以下のときには高レベルの信号を出力
して、結果的に三角波信号を搬送波とし、補正正弦波に
よりパルス幅変調されたPWM信号を出力することとな
る。このPWM信号は、補正された正弦波信号に基づき
形成されるため、交流出力電流のピーク値補正が行われ
ることはもとより(これについては後述する)前記出力
電圧の歪み及びオフセット成分を減少させることが可能
となるとともに、応答時間がコンパレータ(約1μse
c)に比べ格段に速いインバータバッファ(約50nse
c)をPWM信号の形成に使用するため搬送波の周波数
をより高くすることが可能となり、これにより出力波形
をより正弦波に近似させた、より高品質の交流電力を供
給することを可能ならしめる。
WM信号の一方はインバータ21で反転されてNAND
回路22へ、他方はそのままNAND回路23へ入力さ
れる。NAND回路22,23には過渡抑制回路7か
ら、漏電状態が検出された時又はエンジン始動時等の低
回転状態が検出された時に低レベル信号が供給され、こ
の時にはNAND回路22,23の出力はPWM信号の
いかんに拘らず高レベル信号となり、この状態が継続さ
れるためPWM信号は伝送されない。一方、保護を必要
とする状態が検出されず、かつエンジン回転数も所定回
転数以上になっているときには過渡抑制回路7から高レ
ベル信号が供給され、この時にはNAND回路22,2
3は夫々入力した反転又は非反転PWM信号に応じて夫
々反転又は非反転PWM信号を反転した信号を出力し、
FETゲート駆動信号用回路24にはPWM信号が、ま
たFETゲート駆動信号用回路25には反転したPWM
信号が供給される。
WM信号は、プッシュプル増幅された後、コンデンサC
4で低周波成分、即ち商用周波数成分がカットされる。
コンデンサC4を通過する直前の信号は基準レベルに対
し振幅一定のPWM信号であるが、この信号の平均電圧
(積分値)は、正弦波発振器14からの正弦波と同一の
周期で変化しており、したがって、このPWM信号はこ
の正弦波と同一の周波数(商用周波数)成分を含んでい
る。このPWM信号がコンデンサC4を通過した後は商
用周波数成分とは逆相にパルス列全体が上下して平均電
圧が常時零であるパルス信号列に変換される。
がパルストランスA,Cの各一次側コイルに供給される
ので、パルストランスA,Cを構成するトランスコアに
は、商用周波数成分による磁気飽和の悪影響がほとんど
なくなり、したがって、トランスA,Cは、PWM搬送
周波数で磁気飽和しない程度の小型サイズのもので構成
することが可能となる。
上記FETゲート駆動信号用回路24の動作と全く同様
である。
したパルス信号はツェナーダイオードD5,D6の各降
伏電圧と比較され、各降伏電圧を超えた分によりコンデ
ンサC6が充放電され、コンデンサC6の両端には各降
伏電圧を超えた分による平均電圧(これは商用周波数を
有する)が現れる。したがって、FETQ5のゲート・
ソース間には、商用周波数を有するコンデンサC6の両
端電圧と、パルストランスAの二次側コイルから出力し
たパルス信号とが重畳した信号、即ちコンデンサC4を
通過前のPWM信号が復調される。FETQ5は、PW
M信号の正パルスがゲートに入力されている間だけ導通
する。
したパルス信号も上述のパルストランスAの二次側コイ
ルから出力したパルス信号と全く同様に処理され、FE
TQ7の導通はFETQ5の導通と同じタイミングで行
われる。
出力したパルス信号も上述のパルストランスA,Cの二
次側コイルから出力したパルス信号と全く同様に処理さ
れる。但しパルストランスB,Dに入力するPWM信号
とパルストランスA,Cに入力するPWM信号とは位相
が逆であるから、FETQ5,Q7が導通するときはF
ETQ6,Q8が非導通となり、反対にFETQ5,Q
7が非導通となるときはFETQ6,Q8が導通するよ
うに動作する。
バック補正された商用周波数の正弦波信号を高周波の三
角波信号でパルス幅変調し、このパルス幅変調信号に基
づきインバータ回路9でスイッチング制御が行われ、そ
の後出力回路10で搬送周波数成分がカットされ、ほぼ
正弦波に近似した商用周波数の交流電力が出力端子1
1,12から負荷に供給される。
出回路13ないしFETゲート駆動信号用回路24,2
5(但し、差動増幅幅器15及びピーク検出回路16を
除く)の構成及び動作に関する、より詳細な説明は、既
に本願出願人による特開平4−183273号公報に記
載されている。
が低いため、定電圧供給装置5を構成する定電圧回路5
aの入力端の電圧は低く、したがって、始動当初、ツェ
ナーダイオードD1の降伏電圧(定格運転時の回転数よ
りも低い値に設定したエンジン回転数の設定値に相当す
る電圧)を超えることはなく、ツェナーダイオードD1
は非導通である。そのため反転比較器701の反転入力
端子(−)は低いレベルであり、反転比較器701の出
力は高レベルとなる。
方に高レベル信号が入力すれば低レベル信号を出力する
ので、NOR回路702の出力は、反転比較器701の
高レベル出力又は保護装置8の高レベル出力で低レベル
となる。
転されて高レベル信号となり、トランジスタQ3を導通
してコンデンサC2を放電させる。したがって、トラン
ジスタQ4は非導通となり、コンデンサC1と抵抗R1
との接続点Kの電位は低レベルとなる。
ンジスタQ1は非導通となり、トランジスタQ2は導通
となり、ブリッジ整流回路3の各サイリスタのゲートに
は低レベル信号が供給される。これにより、各サイリス
タは導通せず、ブリッジ整流回路3は整流出力を供給し
ない。即ち、エンジン回転数が設定値以下であるか、又
は保護が必要な状態が検出されたときにはブリッジ整流
回路3は整流出力を供給しないようにされ、これにより
エンジン始動時におけるインバータ装置の不安定動作が
抑制されるとともに、過負荷による過電流状態等の保護
が必要とされる状態が検出された時の出力供給も停止さ
れる。
電圧が徐々に上昇し、定電圧回路5aの入力端の電圧が
高くなり、ツェナーダイオードD1の降伏電圧を超える
と、即ちエンジン回転数が設定値を超えるとツェナーダ
イオードD1は導通し、反転比較器701の反転入力端
子(−)は高レベルに転じ、反転比較器701の出力は
低レベルとなる。
なければ、NOR回路702の出力は高レベルに転じ、
インバータ703の出力は低レベルとなる。したがっ
て、トランジスタQ3は非導通となり、コンデンサC2
は抵抗R4を介して充電される。この充電によりコンデ
ンサC2の正極側電位は、コンデンサC2の容量及び抵
抗R4の抵抗値で決まる時定数に基づき徐々に上昇す
る。コンデンサC2の正極側電位の上昇によりトランジ
スタQ4が導通するが、このトランジスタQ4の導通に
よりトランジスタQ4のエミッタ電位が上昇してトラン
ジスタQ4のベース電位より高くなるようなことがあれ
ばトランジスタQ4は非導通に転じるので、K点の電位
はコンデンサC2の正極側電位より僅かに低い値に常時
維持されることになる。したがって、K点の電位は、エ
ンジン回転数が設定値を超えた時点以降、コンデンサC
2の容量及び抵抗R4の抵抗値で決まる時定数に基づき
徐々に上昇することとなる。
間)はK点電位に比例するため、徐々に上昇し、最終的
にK点電位が略定電圧供給装置5の正極出力電位に至
り、各サイリスタのゲート電圧は抵抗R1と抵抗R2と
の接続点の電位を所定値に維持するための所定フィード
バック制御入力値に至る。
き出力端子11,12に負荷が接続されたままの状態で
あっても交流発電機の出力電圧が十分上昇していない不
安定な状態でブリッジ整流回路3の各サイリスタに急激
に電流が突入することを防止できる。これにより、ブリ
ッジ型インバータ回路9の各FETに対して不安定な状
態で急激な電圧変化が加わることも防止される。こうし
た防止効果は、エンジン始動時に出力端子11,12に
接続されている負荷が大きい程大きく、特に負荷が短絡
状態にある場合にはサイリスタやFETに対する悪影響
の抑制効果がきわめて大きい。
路16及び差動増幅器15の動作について説明する。
入力された検出電流信号は、この反転増幅器161で積
分増幅され、高周波成分が除去された商用周波数の信号
となり、オフセット増幅器162,163にそれぞれ出
力される。オフセット増幅器162では、反転増幅器1
61からの商用周波数信号の振幅を、上下限値設定回路
164からオペアンプの反転入力端子(−)に入力され
た上限電圧値と比較し、このピーク電流判別の閾値とな
る上限電圧値を超えた分(正の半サイクルのピーク部)
のみを増幅する(オフセット増幅)。オフセット増幅器
163では、反転増幅器161からの商用周波数信号の
振幅を、上下限値設定回路164からオペアンプの反転
入力端子(−)に入力された、ピーク電流判別の閾値と
なる下限電圧値と比較し、この下限電圧値を下回った分
(負の半サイクルのピーク部)のみを増幅する(オフセ
ット増幅)。
65により可変設定され、前記下限電圧値は、下限電圧
値変更回路166により可変設定される。
のオペアンプ1661の非反転入力端子(+)には図1
の接線点Sの電圧値が供給され、この電圧とオペアンプ
1661の反転入力端子(−)に印加された基準電圧と
の差に応じた電圧値がオペアンプ1661から出力され
る。前記出力端子11,12に、例えば電動機等の、そ
の起動時に突入電流の大きな負荷が接続されると、過負
荷となってエンジンの回転数が低下し、三相出力巻線1
からの出力電圧は低下する。これにより、ブリッジ整流
回路3の出力も低下するため、接続点Sの電位、即ちオ
ペアンプ1661の非反転入力端子(+)に印加される
電圧は上昇する。そして、この印加電圧がオペアンプ1
661の反転入力端子(−)に印加されている基準電圧
を超えると、オペアンプ1661はこの両端子電圧の差
に応じた電圧を出力するので、この出力電圧に応じて上
下限値設定回路164に設定される下限電圧値、即ちオ
フセット増幅器163のオペアンプの反転入力端子
(−)に入力される電圧値は上昇する。このようにし
て、下限電圧値は、下限電圧値変更回路166により、
発電機の出力に応じて可変設定される。
ペアンプ1661の出力は、前記抵抗R34を介して、
上限電圧値変更回路165のオペアンプ1651の反転
入力端子(−)に供給される。この上限電圧値変更回路
165は、下限電圧値変更回路166の出力を反転増幅
させる反転増幅器であり、この反転増幅出力を上限電圧
値として上下限値設定回路164に、即ちオフセット増
幅器162のオペアンプの反転入力端子(−)に出力す
る。このようにして、上限電圧値は、上限電圧値変更回
路165により、発電機の出力(即ち下限電圧値変更回
路166からの出力)に応じて可変設定される。
の出力はダイオードD3,D4を夫々通過して重畳され
る。したがって、この重畳後の信号は、増幅された商用
周波数信号のレベルが上記可変設定された上限電圧値を
超えた部分のみ又は下限電圧値を下回った部分のみが合
成された信号であり、増幅された商用周波数信号のレベ
ルがこの上下限電圧値を超えないときにはこの合成信号
は零レベルを維持することとなる。
ンプの非反転入力端子(+)に入力される。差動増幅器
15では、この合成信号が、前述した正弦波基準信号と
比較され、差動増幅される。即ち、交流出力電流が大き
くなってこれに対応する商用周波数信号のレベルが上記
可変設定された上下限電圧値を超えた場合、その超えた
量に応じてフィートバック補正が行われて対応する正弦
波のピーク部が潰され、このピーク部が補正された正弦
波が次の差動増幅器17に出力される。
号に基づいて行われるパルス幅変調制御によって得られ
る交流出力電流は対応するピーク部が潰され、これによ
り、交流出力電流のピーク電流値が制限されたことにな
る。なお、過電流が流れたときにピーク電流値を制限す
るだけで、電流供給を遮断してしまうことはせず、した
がって、一時的に出力のピーク電流値が大きくなる負荷
にも何等支障なく通電状態を継続させることができる。
について詳述する。
に漏電が発生していないときには、抵抗R13及びR1
4の接続点は平衡状態にあり、所定の直流電圧が印加さ
れている状態と同じとなっている。一方、負荷装置に漏
電が発生する場合のように、出力側に漏電が発生する
と、この接続点の平衡状態が崩れ、前記直流電圧に交流
分が加算される。この交流分が加算された電圧の振幅
が、抵抗R13〜R17で分圧設定された所定電圧を超
えると、超えるごとにトランジスタQ10のベース電圧
は高レベルとなるため、トランジスタQ10はオン状態
となる。
所定時間以上継続すると、コンデンサC10は抵抗R1
9を介して充電されるので、インバータ802の入力側
が低レベルとなってこの出力は高レベルになる。これに
より、インバータ803の出力は低レベルになって、バ
イナリカウンタ806のリセット状態は解除される。一
方、インバータ802の高レベル出力は、NAND回路
804にも供給されるため、このNAND回路804及
びインバータ805を含む発振器は発振を開始し、これ
により、バイナリカウンタ806はカウントを開始す
る。
定値(10h)に到達すると、バイナリカウンタ806
は、出力端子O4から所定時間(10hに相当する時
間)高レベルを出力し、次の所定時間低レベルを出力す
るという状態を繰り返す。ここで、“h”は、その直前
の数値が16進数であることを示している。
と、これに応じてコンデンサC12が充電され、所定の
充電量に到達すると、すなわちシュミットトリガ回路8
07のヒステリシスを有する基準電圧に到達すると、シ
ュミットトリガ回路807から高レベル信号、すなわち
出力停止信号が出力される。これにより、前述したよう
にブリッジ整流回路3及びインバータ回路9の作動は停
止される。
値が所定値(80h)に到達すると、バイナリカウンタ
は、出力端子O7から所定時間(80hに相当する時
間)高レベルを出力し、次の所定時間低レベルを出力す
るという状態を繰り返す。これにより、LED808は
点滅し、漏電が検知されたことをユーザに知らせる。
06のリセット端子Rが低レベルとなってリセット状態
が解除されると、この状態はダイオードD12によりロ
ックされるため、上記のシュミットトリガ回路807か
らの出力停止信号によって過渡抑制回路7のNOR回路
702の出力が低レベルになっても漏電検知状態は保持
される。そして、この状態のリセットは、交流発電機の
駆動を停止し、当該インバータ制御式携帯発電機の作動
を停止することによってなされる。
出力電圧が低下すると、前述のように、この低下度合に
応じて電圧レベルが低下した信号が抵抗R16に印加さ
れてトランジスタQ10のベース電位のバランスを保つ
ことができる。これにより、交流発電機からの電源入力
が低下して、抵抗R13〜R17で分圧設定された電圧
レベルがオフセットしてトランジスタQ10がオンする
ことによって漏電検出されてしまうという誤動作を防止
することができる。
に働くことを確認するにはテストスイッチ801をオン
すればよい。テストスイッチ801に直列に接続された
抵抗の値を適切に選ぶことにより、所望の疑似漏電量を
設定することが可能である。
断装置のような機械的遮断接点が不要であり、そのため
応答速度が速く、経年変化が少ないという利点がある。
また、漏電遮断機能を、インバータ回路の駆動信号系内
を利用して組み込むため構成がきわめて簡単になり、漏
電遮断器を外付けした場合に比べ、軽量、小形、かつ安
価な装置を提供できる。
回路基板への実装が容易で、形状の小形、軽量化、およ
び低コスト化が更に促進できる。
インピーダンス素子で構成するだけなので検出部分での
電力消費量が少なく、かつ、このインピーダンス素子の
接続部分の信号を増幅する機能を付加するだけでよいの
で、検出回路が簡素化できる。
発電機から出力される交流出力を整流平滑して得られた
直流出力をインバータ回路に供給し、このインバータ回
路を駆動信号に応じてスイッチング制御することにより
所定周波数の交流出力を取り出すように構成したインバ
ータ式電源装置において、前記インバータ回路の一組の
出力ライン間に各抵抗値が等しい抵抗素子を一対に直列
接続し、この接続部を接地して検出回路を形成し、この
検出回路の前記接地された接続部から取り出した信号の
振幅を検出し、この信号自体の振幅が所定値を超えたと
きに、前記インバータ回路に供給する前記駆動信号を遮
断する駆動信号遮断手段を有するので、インバータ式電
源装置の回路基板上に前記駆動信号遮断手段を簡単な構
成で組み込むことができ、小形、軽量、低コストな装置
を提供することができるとともに、当該遮断動作に速応
性を持たせることが可能となる効果を奏する。
値を超えたときにインバータを停止せしめるので、ノイ
ズ等による誤動作がない。
電圧レベルの低下度合いを検出し、この低下度合いに応
じて前記抵抗素子間の接続部の電位を補正する補正手段
を有するので、例えば過負荷等の原因で発電機からの電
源電圧レベルが低下しても、漏電状態と誤検出すること
がなく、インバータ回路に供給する駆動信号を遮断する
判断をより正確に行うことができる。
装置を構成するブリッジ型整流回路等を示す回路図であ
る。
成するブリッジ型インバータ回路等を示す回路図であ
る。
成する漏電検出回路を示す回路図である。
成するピーク検出回路を示す回路図である。
成するパルス幅変調回路等を示す回路図である。
成するFETゲート駆動信号用回路等を示す回路図であ
る。
Claims (2)
- 【請求項1】 発電機から出力される交流出力を整流平
滑して得られた直流出力をインバータ回路に供給し、こ
のインバータ回路を駆動信号に応じてスイッチング制御
することにより所定周波数の交流出力を取り出すように
構成したインバータ式電源装置において、 前記インバータ回路の一組の出力ライン間に各抵抗値が
等しい抵抗素子を一対に直列接続し、この接続部を接地
して検出回路を形成し、この検出回路の前記接地された
接続部から取り出した信号の振幅を検出し、この信号自
体の振幅が所定値を超えたときに、前記インバータ回路
に供給する前記駆動信号を遮断する駆動信号遮断手段を
有することを特徴とするインバータ式電源装置。 - 【請求項2】 前記発電機からの出力電圧レベルの低下
度合いを検出し、この低下度合いに応じて前記抵抗素子
間の接続部の電位を補正する補正手段を有することを特
徴とする請求項1記載のインバータ式電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04959396A JP3300221B2 (ja) | 1996-02-14 | 1996-02-14 | インバータ式電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04959396A JP3300221B2 (ja) | 1996-02-14 | 1996-02-14 | インバータ式電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09219973A JPH09219973A (ja) | 1997-08-19 |
JP3300221B2 true JP3300221B2 (ja) | 2002-07-08 |
Family
ID=12835543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04959396A Expired - Fee Related JP3300221B2 (ja) | 1996-02-14 | 1996-02-14 | インバータ式電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3300221B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107871428B (zh) * | 2017-10-31 | 2023-06-30 | 浙大城市学院 | 一种逆变电源电路 |
-
1996
- 1996-02-14 JP JP04959396A patent/JP3300221B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09219973A (ja) | 1997-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2816387B2 (ja) | 電源装置 | |
JP2587806B2 (ja) | 携帯用エンジン発電機 | |
US5229929A (en) | Output peak current correction for PWM invertors | |
JPH0799946B2 (ja) | 電子モーター起動装置 | |
US4593347A (en) | Blocking oscillator switched mode power supply | |
JP3105576B2 (ja) | 携帯用交流電源装置 | |
JP3300221B2 (ja) | インバータ式電源装置 | |
JP2892862B2 (ja) | インバータ装置 | |
JPH0522837A (ja) | 携帯用電源装置 | |
JP3192587B2 (ja) | 電源装置 | |
JP3173677B2 (ja) | インバータ制御式発電機 | |
JP2977604B2 (ja) | インバータ制御式エンジン発電機 | |
JPH04355672A (ja) | インバータ装置 | |
JP3192498B2 (ja) | インバータ装置 | |
JPH04207973A (ja) | インバータ装置 | |
JP2934690B2 (ja) | インバータ装置 | |
US4629960A (en) | Induction motor controller | |
JP2934691B2 (ja) | インバータ装置 | |
JPH04207920A (ja) | インバータ制御式携帯発電機 | |
JP2557365Y2 (ja) | インバータ装置 | |
JP3043566B2 (ja) | 発電機の自動電圧調整装置 | |
JP2688661B2 (ja) | インバータ装置 | |
JP2934689B2 (ja) | インバータ装置 | |
JPH065393U (ja) | インバータ装置 | |
US5973472A (en) | Single-phase asynchronous motor with two windings |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140419 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |