JP2934689B2 - インバータ装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はインバータ装置に関し、特に携帯用の交流電
源装置等に使用される、パルス幅変調方式のインバータ
装置に関する。

（従来の技術） 近年、携帯用の交流電源装置には、出力周波数を安定
化させるためにインバータ装置を使用することが多くな
ってきており、例えばエンジンで駆動される交流発電機
によって商用周波数の交流電力を出力する携帯用電源装
置においては、エンジンを回転数の高い領域にて運転さ
せて発電機から高出力の交流電流を得、この交流電流を
一旦直流に変換した後、インバータ装置により商用周波
数の交流に変換して出力するようにした装置が、実開昭
59−132398号公報等によって知られている。

ところで、このような交流電源装置において、その使
用用途によっては出力波形をできるだけ正弦波に近似し
たものにしたいという要請があり、この要請に応えるべ
く上記インバータ装置にパルス幅変調（PWM）方式を採
用した交流電源装置も検討され始めている（特開昭60−
82098号公報）。

このような交流電源装置においてFETから成るブリッ
ジ回路等でインバータ装置を構成する場合は、各FETの
ソース電位が同一でなくなるため、ゲート・ソース間電
圧であるゲート信号を付加するに際し、パルストランス
等を利用してゲート信号を電源電圧から絶縁した形で伝
達することが行われている。

（発明が解決しようとする課題） しかしながら、このようにパルストランスを用いてゲ
ート信号を付加する方式が、ゲート用専用電源等が不要
であり、最も好ましいものの、PWM信号のパルス幅比が
大きくなるとパルストランスのトランスコアが磁気飽和
し、その結果ゲート電圧が偏ってしまい、FETをPWM信号
に適切に対応させてスイッチングできなくなる現象が生
じる。

これを避けるためにはパルストランスのトランスコア
として、変調周波数の最低値でも磁気飽和しないトラン
スコアを採用する必要があるが、こうしたトランスコア
は大形化してしまうという問題があった。

本発明は上記事情に鑑みてなされたもので、PWM信号
の伝達用パルストランスを小型化することを可能にした
インバータ装置を提供することを目的とする。

（課題を解決するための手段） 上記目的を達成するために本発明によれば、直列接続
された複数のFETから成り、直流電源回路の出力を交互
にスイッチング制御するスイッチング装置と、正弦波状
の入力信号をパルス幅変調してPWM信号を出力するパル
ス幅変調回路と、このパルス幅変調回路から出力される
PWM信号をパルストランスを介して前記スイッチング装
置の前記各FETのゲート端子に供給して前記各FETをスイ
ッチング動作させるゲート制御回路と、前記スイッチン
グ装置のスイッチング動作に基づいて正弦波状の交流電
力を出力する出力回路とを有するインバータ装置におい
て、前記ゲート制御回路は、前記パルストランスの一次
側に接続され、入力する前記PWM信号から低周波成分を
除いて前記パルストランスの一次側に供給する低周波成
分カット用コンデンサと、前記パルストランスの二次側
に接続された減衰抵抗及び復調用コンデンサの直列回路
と、この直列回路と前記FETとの間に接続され、前記FET
のゲート・ソース間電圧を安定化する双方向電圧規制回
路とから成り、前記双方向電圧規制回路で規制された電
圧を越える電圧で前記復調用コンデンサを充放電させる
ことにより、前記パルス幅変調回路から出力されるPWM
信号を復調し、この復調されたPWM信号に基づいて前記F
ETをスイッチング動作させて前記出力回路から正弦波状
の交流電力を出力するように構成したことを特徴とする
インバータ装置が提供される。

（作用） 低周波成分カット用コンデンサによりPWM信号から低
周波成分を除いてパルストランスの一次側に供給し、パ
ルストランスの二次側から出力される電圧のうちで双方
向電圧規制回路で規制された電圧を越えた電圧で復調用
コンデンサを充放電させ、これによりPWM信号を復調
し、この復調されたPWM信号に基づいてスイッチング装
置の各FETをスイッチング動作させて出力回路から正弦
波状の交流電力を出力する。

（実施例） 以下、本発明の実施例を添付図面を参照して説明す
る。

第１図は、本発明に係るインバータ装置を使用した携
帯用交流電源装置の全体構成図であり、第１図（ａ）中
１、２はそれぞれ交流発電機の固定子に独立して巻装さ
れた出力巻線であり、１は三相出力巻線、２は単相補助
巻線である、また回転子（図示せず）には多極の永久磁
石の磁極が形成されておりエンジン（図示せず）によっ
て回転駆動されるように構成されている。三相出力巻線
の１の出力端は３つのサイリスタと３つのダイオードと
で構成されるブリッジ清流回路３に接続され、ブリッジ
整流回路３の出力端は平滑回路４に接続される。そして
このブリッジ整流回路３と平滑回路４とで直流電源回路
が構成されている。

単相補助巻線２の出力端は、正負両極出力端子E,Fを
有する定電圧供給装置５に接続される。定電圧供給装置
５は２組の整流回路、平滑回路、定電圧回路5aから成
り，単相補助巻線２からの一の方向の電流に対しては一
方の組の各回路が働き、反対の方向の電流に対しては他
方の組の各回路が働き、これによって出力端子E,Fに夫
々正負の定電圧が出力される。

６はサイリスタ制御回路であり、電源入力側の一端が
定電圧供給装置５の正極出力端子Ｅに接続され、他端が
平滑回路４の正極側端子とともに接地される。サイリス
タ制御回路６の信号入力端は平滑回路４の負極側端子
に、信号出力端はブリッジ整流回路３の各サイリスタの
ゲート入力回路に接続される。

従って、三相出力巻線１から出力された三相交流電力
はブリッジ整流回路３で整流され、続く平滑回路４で平
滑されて直流電力に変換されると共に、平滑回路４での
直流電圧の変動がサイリスタ制御回路６で検出され、そ
の検出信号に基づいてブリッジ整流回路３の各サイリス
タの導通角を制御することにより平滑回路４の出力電圧
が安定に維持されるようなフィードバック制御が行われ
ている。

以上のサイリスタ制御回路による制御動作に関する詳
細な説明は、本出願人による特願平１−230908号及び実
願平１−85360号に開示されているのでここでは省略す
る。

次にインバータ装置について説明する。

平滑回路４の出力端はインバータ７に接続される。イ
ンバータ７は、スイッチング装置である４つのFET（電
界効果トランジスタ）Q1〜Q4から成るブリッジ回路で構
成される。FETQ1〜Q4の各ゲート端子に接続される駆動
信号回路に関しては後述する。

インバータ７の出力端（FETQ1、Q4の接続点及びFETQ
2、Q3の接続点）は出力回路であるローパスフィルタ８
を介して負荷（図示せず）が接続される出力端子９、
９′に接続される。ローパスフィルタ８は、負荷に対し
てコイルL1,L2が直列になるように、コンデンサC1が並
列になるように接続され、インバータ７の出力のうちの
低周波分（本実施例では商用周波数）の交流電流を通過
させることにより、出力端子9,9′から負荷へ商用周波
数の電力を供給するように構成されている。

ローパスフィルタ８のコンデンサC1の両端Ｇは、夫々
第１図（ｂ）に示した抵抗R1,R2の直列回路及び抵抗R
3、R4の直列回路の各一端に接続される。一方これら抵
抗直列回路の各他端は定電圧供給装置５の正極出力端子
Ｅに接続される。抵抗R1,R2の接続点及び抵抗R3,R4の接
続点は夫々抵抗R10,R11を介して差動アンプ101のプラス
側入力端子及びマイナス側入力端子に接続されるととも
に、上記２つの接続点間には高周波成分カット用のコン
デンサC2が接続される。差動アンプ101を構成するオペ
アンプのプラス側入力端子は高周波成分カット用のコン
デンサC3を介して接地される。

102は商用周波数、例えば50Hzまたは60Hzの正弦波を
発生する正弦波発振器である。この正弦波発振器102の
出力及び差動アンプ101の出力は夫々差動アンプ103のマ
イナス側入力端子及びプラス側入力端子に接続される。

104は矩形波発振器であり、この矩形波発振器104で発
振される矩形波の周期は、後述のインバータバッファ10
6の応答時間、約50nsecより大きい値に設定する。この
値は従来のコンパレータの応答時間、約１μsecに比べ
格段に速いものであり、従って当該矩形波の周波数は従
来のPWM搬送波（三角波）の周波数よりも格段に高く設
定することができる。

矩形波発振器104の出力端は積分回路105に接続され
る。積分回路105の出力端と差動アンプ103の出力端とは
互いに接続されて重畳信号形成回路を構成し、インバー
タバッファ106に接続される。インバータバッファ106は
所定のしきい値（スレッシュホルドレベル）を有し、当
該しきい値を越えたレベルの信号が入力したときは低レ
ベルの信号を出力し、一方当該しきい値以下のレベルの
信号が入力したときは高レベルの信号を出力するもので
あり、ゲート端子からの入力信号に対し固定されたしき
い値を有する、例えばＣ−MOSゲートのスレッシュホー
ルドレベルを有するバッファ用のICで構成する。

インバータバッファ106の出力端はNAND回路107の一方
の入力端に接続される。

矩形波発振器104の出力端は、更にインバータバッフ
ァ108を介して微分回路110に、及び２連のインバータバ
ッファ109を介して微分回路111に夫々接続される。微分
回路110は、入力端と出力端との間に設けたカップリン
グ用のコンデンサC4と、このコンデンサC4の出力端と定
電圧供給装置５の負極出力端子Ｆとの間に設けた、ダイ
オードD1（アノードを負極出力端子Ｆ側に向けた）と抵
抗R5との並列回路から構成される。なお、微分回路111
も微分回路110と全く同様に配置されたカップリング用
のコンデンサC5、ダイオードD2、抵抗R6とから構成され
ている。

微分回路110の出力端はインバータバッファ112を経て
NAND回路107の他方の入力端に接続される。NAND回路107
の出力端はNAND回路114の一方の入力端に接続される。
微分回路111の出力端はインバータバッファ113を経てNA
ND回路114の他方の入力端に接続される。

NAND回路114の出力端は２連のインバータバッファ115
を経て、トランジスタQ5,Q6から成るプッシュプル増幅
器116に接続される。プッシュプル増幅器116のトランジ
スタQ5のコレクタは定電圧供給装置５の正極出力端子Ｅ
に、トランジスタQ6のコレクタは定電圧供給装置５の負
極出力端子Ｆに接続される。

プッシュプル増幅器116の出力端（トランジスタQ5,Q6
のエミッタどうしの接続点）はダイオードD3のアノード
とダイオードD4のカソードとの接続点に接続される。ダ
イオードD3のカソードは定電圧供給装置５の正極出力端
子Ｅに、ダイオードD4のアノードは定電圧供給装置５の
負極出力端子Ｆに接続される。ダイオードD3、D4は後述
のパルストランスで発生するサージを吸収するためのも
のである。

ダイオードD3の９アノードとダイオードD4のカソード
との接続点は、低周波成分カット用のコンデンサC6を介
してパルストランスA,Cの一次側コイルL3,L4の各一端に
接続される。これら一次側コイルL3,L4の各他端は定電
圧供給装置５の負極出力端子Ｆに接続される。コンデン
サC6は、周波数の高いPWM搬送周波数信号のみを通し、
低周波成分は通さないような定数値に設定される。

またNAND回路114の出力端はインバータバッファ117を
経た後、上記同様、トランジスタQ7,Q8から成るプッシ
ュプル増幅器118に接続され、プッシュプル増幅器118の
出力端はダイオードD5のアノードとダイオードD6のカソ
ードとの接続点に接続される。この接続点は、上述のコ
ンデンサC6と同様にPWM搬送周波数信号のみを通し、低
周波成分は通さないような定数値に設定されたコンデン
サC7を介してパルストランスB,Dの一次側コイルL5,L6の
各一端に接続される。

第１図（ａ）に戻って、FETQ1〜Q4の各ゲート端子に
接続される駆動信号回路について説明する。パルストラ
ンスＡの二次側の一端は、抵抗R7、復調用のコンデンサ
C8、抵抗R8とダイオードD7との並列回路を経てFETQ1の
ゲート端子に接続され、一方パルストランスＡの二次側
の他端はFETQ1のソース端子に接続される。コンデンサC
8と、抵抗R8、ダイオードD7から成る並列回路との接続
点は、ツェナーダイオードD8,D9を介してパルストラン
スＡの二次側の前記他端に接続される。ダイオードD7は
アノードがFETQ1のゲート端子側になるように、またツ
ェナーダイオードD8,D9は互いのアノードどうしが向き
合うように接続される。

各パルストランスB,C,Dの二次側と、対応する各FETQ2
〜Q4のゲート端子との間にも、パルストランスＡの二次
側とFETQ1のゲート端子との間に設けられた回路と全く
同様な回路が設けられる。

以上のように構成されたインバータ装置（インバータ
７、ローパスフィルタ８、及び第１図（ｂ）の回路装
置）の作動を、第２図乃至第５図に示す信号波形を参照
して以下に詳述する。

インバータ７のFETQ1,Q3及びFETQ2,Q4のゲート端子に
は後述するパルス幅変調（PWM）信号が入力され、このP
WM信号に応じてFETQ1,Q3及びFETQ2,Q4を交互に導通させ
ることにより平滑回路４の出力をスイッチング制御して
ローパスフィルタ８へ出力する。ローパスフィルタ８は
高周波成分をカットして商用周波数の交流電力を出力端
子9,9′から負荷に供給する。

出力端子９に現れる出力電圧の波形と出力端子９′に
現れる出力電圧の波形は、それぞれが電圧分割抵抗R1,R
2及びR3,R4を経た後、差動アンプ101にて比較され、そ
の差、即ち出力電圧の波形の歪みあるいはオフセット成
分を検出し、この検出信号を増幅して差動アンプ103に
出力する。出力端子9,9′に現れる出力電圧の波形どう
しを比較するため出力電圧の波形の歪みが精度よく検出
できる。なお、コンデンサC2,C3により当該差信号から
高周波成分が除かれるとともに、コンデンサC3は差動ア
ンプ103に加わる外乱をも除去する。

差動アンプ103は正弦波発振器102から入力される商用
周波数の正弦波信号と差動アンプ101から入力される直
流分のフィードバック信号とを比較し、フィードバック
信号によって振幅基準レベルを補正された商用周波数の
正弦波信号（第２図ｂ″）を出力する。この補正された
正弦波信号に基づき後述のようにPWM信号をつくるた
め、インバータバッファ106のしきい値のバラツキ、各
種構成部品の温度特性のバラツキ等に起因して発生する
前記出力電圧の波形の歪み及びオフセット成分を減少さ
せることが可能となる。

矩形波発振器104から出力された矩形波信号（第３図
ａ）は積分回路105で積分されて三角波信号（第２図
ｂ′及び第３図ｂ′）が形成される。この三角波信号
ｂ′と差動アンプ103からの補正された正弦波信号ｂ″
とが重畳されて重畳信号（第２図ｂ）が形成され、イン
バータバッファ106に入力される。インバータバッファ1
06では、しきい値（第２図ｂに示す破線）を越えるレベ
ルの信号が入力したときには低レベルの信号を出力し、
一方しきい値以下のレベルの信号が入力したときには高
レベルの信号を出力する（第２図ｃ）。この出力パルス
列信号ｃは、三角波信号ｂ′を搬送波とし、正弦波信号
ｂ″によりパルス幅変調されたパルス幅変調（PWM）信
号となる。次に、このパルス幅変調信号ｃからNAND回路
114の出力信号ｉにいたるまでの説明をする。なお、こ
の部分の説明においてはこのPWM信号を簡略化して第３
図ｃに示すように同一のパルス幅にて示している。

矩形波発振器104から出力された矩形波信号（第３図
ａ）は、インバータバッファ108で反転された後、微分
回路110で微分処理され、第３図ｄに示すような信号に
なる。即ち、矩形波信号（第３図ａ）の立下がり時には
抵抗R5を経てコンデサC4が充電されて第３図ｄに示す正
側の微分出力立上がり時にはダイオードD1を経てコンデ
サC4が放電されて負側の微分出力が現れる。

微分回路110からの出力信号はインバータバッファ112
で、しきい値（第３図ｄに示す破線）を基準に反転増幅
されて第３図ｅに示すような信号となる。このインバー
タバッファ112の出力信号（第３図ｅ）とインバータバ
ッファ106の出力信号（第３図ｃ）とがNAND回路107に入
力され、NAND回路107は第３図ｈに示す信号を出力す
る。

更に、矩形波発振器104から出力された矩形波信号
（第３図ａ）は、２連のインバータバッファ109を経た
後、微分回路111で微分処理され、第３図ｆに示すよう
な信号になる。この微分処理された信号はインバータバ
ッファ113でしきい値（第３図ｆに示す破線）を基準に
反転増幅されて第３図ｇに示すような信号となる。微分
回路111及びインバータバッファ113での信号処理動作は
前述の微分回路110及びインバータバッファ112での動作
と同様である。

NAND回路114へは、NAND回路107の出力信号（第３図
ｈ）とインバータバッファ113の出力信号（第３図ｇ）
とが入力し、NAND回路114は第３図ｉに示すような信号
を出力する。

ところで、前述のように、出力端子9,9′に接続され
る負荷の影響等に起因して出力電圧波形に歪みが発生し
た場合等においては、この出力波形を正弦波に近付ける
ようなフィードバック制御がかけられるのであるが、電
動機負荷を接続した場合等のように一時的にしろ、大変
大きな波形歪みが発生した場合においては差動アンプ10
3から出力される正弦波信号（第２図ｂ″）の振幅が、
差動アンプ101からのフィードバッグ信号によって補正
されるために三角波信号の振幅よりも大きくなる場合が
あり得る。その結果、重畳信号（第２図ｂ）がしきい値
（第２図ｂの破線）から継続してに外れ続けることにな
ると、この間はインバータバッファ106の出力が高レベ
ルのまま（重畳信号の最大値がしきい値以下）、または
低レベルのまま（重畳信号の最小値がしきい値以上）に
なってしまい、直流出力となるため、パルストランスで
信号伝達ができなくなるが、本発明においては、インバ
ータバッファ112,113の出力信号によってこのような支
障が生じないように構成している。この動作に着いて以
下に説明する。。

例えばインバータバッファ106の出力が高レベルのま
まになった場合（ダ第４図ｃ）、この場合でもインバー
タバッファ112及び113の出力信号は第４図ｅ及び第４図
ｇにように変わらないから、NAND回路107の出力信号の
パルス幅はインバータバッファ112の出力信号ｅのパル
ス幅で制限されて第４図ｈのようになり、従ってNAND回
路114の出力信号は第４図ｉのようになる。

一方インバータバッファ106の出力が低レベルのまま
になった場合（第５図ｃ）、この場合でもインバータバ
ッファ112及び113の出力信号は第５図ｅ及び第５図ｇの
ように変わらないからNAND回路107の出力信号は第５図
ｈのようになり、従ってNAND回路114の出力信号のパル
ス幅はインバータバッファ113の出力信号ｇのパルス幅
で制限されて第５図ｉのようになる。従って、出力電圧
の波形の大きな歪みやオフセットが発生した場合にも、
PWM信号として最小パルス幅のパルス列（第４図ｉある
いは第５図ｉ）がNAND回路114から出力され続ける。こ
のフェイルセーフ処理により、インバータを作動させ続
けることができる。

次に、NAND回路114から出力された後のPWM信号につい
て説明する。このPWM信号は、２連のインバータバッフ
ァ115を経た後、プッシュプル増幅器116でプッシュプル
増幅され、その後低周波成分カット用のコンデンサC6へ
供給される。このコンデンサC6を通過する直前の信号は
基準レベルに対し振幅一定のPWM信号であるが、この信
号の平均電圧（積分値）は、正弦波発振器102からの正
弦波と同一の周期で変化しており、従ってこのPWM信号
は当該正弦波と同一の周波数（商用周波数）成分を含ん
でいる。

コンデンサC6は低周波信号、即ち本実施例における商
用周波数信号を通さず，高周波信号であるPWM搬送周波
数信号のみを通すので、PWM信号がコンデンサC6を通過
後は、第２図ｊに示すように、商用周波数成分とは逆相
にパルス列全体が上下して平均電圧が常時零であるパル
ス信号列に変換される。この平均電圧が常時零であるパ
ルス信号列がパルストランスA,Cの各一次コイルL3,L4に
供給される。従ってパルストランスA,Cを構成するトラ
ンスコアには、商用周波数成分による磁気飽和の悪影響
がほとんどなくなっり、PWM搬送周波数で磁気飽和しな
い程度の小形サイズのもので構成することが可能とな
る。

パルストランスＡの２次コイルから出力したパルス信
号（第２図ｊに示す信号とほぼ同じ）は、双方向電圧規
制回路であるツェナーダイオードD8,D9の各降伏電圧と
比較され、当該出力パルス信号が正極方向又は負極方向
においてこれら各降伏電圧を越えたときにツェナーダイ
オードD8又はD9が導通して出力パルス信号の電圧規制を
行うとともに、コンデンサC8が充放電され、コンデンサ
C8の両端には、出力パルス信号が正極方向又は負極方向
において各降伏電圧を越えた分による平均電圧（これは
商用周波数を有する）が現れる。従って、FETQ1のゲー
ト・ソース間には、商用周波数を有するコンデンサC8の
両端電圧と、パルストランスＡの２次コイルから出力し
たパルス信号とが重畳した信号、即ちコンデンサC6を通
過前のPWM信号（第２図ｃ）が復調される。FETQ1は、PW
M信号の正極パルス信号がゲート端子に入力されている
間に対応して導通する。

なお、コンデンサC8の定数はFETQ1のゲート容量に対
し十分大きな値、抵抗R7の定数は、パルストランスＡと
コンデンサC8とが共振しないＱに抑えることのできる値
を選定する。抵抗R8はFETQ1のスイッチング速度を調整
するものであり、またダイオードD7は、FETQ1のゲート
端子に加えられていた電圧が低下された時にそれまでに
FETQ1のゲート容量に蓄えられた電荷を急速に放電させ
てFETQ1を即座に非導通にするためのものである。ま
た、ツェナーダイオードD9は、特にパルストランスＡの
二次コイルからのキックバック電圧によって発生するFE
TQ1の基準電位の上昇を阻止する機能を有している。

パルストランスＣの２次コイルから出力したパルス信
号も上述のパルストランスＡの２次コイルから出力した
パルス信号と全く同様に処理され、従ってFETQ3のスイ
ッチングはFETQ1と同じタイミングで行われることにな
り、従ってPWM信号の正極パルス入力時にFETQ1及びQ3が
導通して平滑回路４から直流電流がローパスフィルタ８
へ供給される。

次に、NAND回路114から出力されたPWM信号は、インバ
ータバッファ117を経た後、上記プッシュプル増幅器116
からFETQ1,Q3までの信号回路と同様の信号処理が行わ
れ、FETQ2,Q4はこのPWM信号に応じてスイッチング制御
される。但し、インバータバッファ117を経るためPWM信
号は、上記プッシュプル増幅器116からFETQ1,Q3までの
回路に加わるPWM信号とは位相が反転された信号となっ
ており、従ってFETQ1,Q3が導通しているときにはFETQ2,
Q4が非導通となり、FETQ1,Q3が非導通となっているとき
にはFETQ2,Q4が導通するようにスイッチング制御され
る。

以上のように、商用周波数の正弦波を高周波の三角波
信号で変調したPWM信号に基づきインバータ７のスイッ
チング制御が行われ、その後インバータ７のスイッチン
グ出力に含まれる搬送周波数成分がローパスフィルタ８
で除かれ、ほぼ正弦波に近似した商用周波数の交流電流
が出力端子9,9′から負荷に供給される。

（発明の効果） 以上詳述したように本発明は、直列接続された複数の
FETから成り、直流電源回路の出力を交互にスイッチン
グ制御するスイッチング装置と、正弦波状の入力信号を
パルス幅変調してPWM信号を出力するパルス幅変調回路
と、このパルス幅変調回路から出力されるPWM信号をパ
ルストランスを介して前記スイッチング装置の前記各FE
Tのゲート端子供給して前記各FETをスイッチング動作さ
せるゲート制御回路と、前記スイッチング装置のスイッ
チング動作に基づいて正弦波状の交流電力を出力する出
力回路とを有するインバータ装置において、前記ゲート
制御回路は、前記パルストランスの一次側に接続され、
入力する前記PWM信号から低周波成分を除いて前記パル
ストランスの一次側に供給する低周波成分カット用コン
デンサと、前記パルストランスの二次側に接続された減
衰抵抗及び復調用コンデンサの直列回路と、この直列回
路と前記FETとの間に接続され、前記FETのゲート・ソー
ス間電圧を安定化する双方向電圧規制回路とから成り、
前記双方向電圧規制回路で規制された電圧を越える電圧
で前記復調用コンデンサを充放電させることにより、前
記パルス幅変調回路から出力されるPWM信号を復調し、
この復調されたPWM信号に基づいて前記FETをスイッチン
グ動作させて前記出力回路から正弦波状の交流電力を出
力するように構成したので、パルストランスに変調信号
用の低周波成分を通過させることなく搬送用の高周波成
分のみを通過させることができ、従って前記パルストラ
ンスを磁気飽和対策のために大型化させることを回避で
き、小型化したパルストランスから構成されるインバー
タ装置を提供できる。

【図面の簡単な説明】

第１図は本発明に係わるインバータ装置を使用した携帯
用の交流電源装置の全体構成図、第２図及び第３図はイ
ンバータ装置の各部における信号波形のタイムチャート
図、第４図及び第５図はPWM信号のフェイルセーフ動作
が行われた際のインバータ装置の各部における信号波形
のタイムチャート図である。 ７……インバータ（スイッチング装置）、８……ローパ
スフィルタ（出力回路）、106……インバータバッファ
（パルス幅変調回路）、C6……低周波成分カット用コン
デンサ、R7……減衰抵抗、C8……復調用コンデンサ、D
8,D9……ツェナーダイオード（双方向電圧規制回路）。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H02M 7/42 - 7/98 H02M 1/08

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】直列接続された複数のFETから成り、直流
   電源回路の出力を交互にスイッチング制御するスイッチ
   ング装置と、正弦波状の入力信号をパルス幅変調してPW
   M信号を出力するパルス幅変調回路と、このパルス幅変
   調回路から出力されるPWM信号をパルストランスを介し
   て前記スイッチング装置の前記各FETのゲート端子に供
   給して前記各FETをスイッチング動作させるゲート制御
   回路と、前記スイッチング装置のスイッチング動作に基
   づいて正弦波状の交流電力を出力する出力回路とを有す
   るインバータ装置において、前記ゲート制御回路は、前
   記パルストランスの一次側に接続され、入力する前記PW
   M信号から低周波成分を除いて前記パルストランスの一
   次側に供給する低周波成分カット用コンデンサと、前記
   パルストランスの二次側に接続された減衰抵抗及び復調
   用コンデンサの直列回路と、この直列回路と前記FETと
   の間に接続され、前記FETのゲート・ソース間電圧を安
   定化する双方向電圧規制回路とから成り、前記双方向電
   圧規制回路で規制された電圧を越える電圧で前記復調用
   コンデンサを充放電させることにより、前記パルス幅変
   調回路から出力されるPWM信号を復調し、この復調され
   たPWM信号に基づいて前記FETをスイッチング動作させて
   前記出力回路から正弦波状の交流電力を出力するように
   構成したことを特徴とするインバータ装置。
2. 【請求項２】前記スイッチング装置は４つのFETから成
   るブリッジ回路で構成され、この各FETのゲート端子毎
   に前記ゲート制御回路が接続されることを特徴とする請
   求項１記載のインバータ装置。