JPH04355672A - インバータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はインバータ装置に関し、
特に携帯用の交流電源装置等に使用される、パルス幅変
調方式のインバータ装置に関する。

【０００２】

【従来の技術】近年、携帯用の交流電源装置には、出力
周波数を安定化させるためにインバータ装置を使用する
ことが多くなってきており、例えばエンジンで駆動され
る交流発電機によって商用周波数の交流電力を出力する
携帯用電源装置においては、エンジンを回転数の高い領
域にて運転させて発電機から高出力の交流電流を得、こ
の交流電流を一旦直流に変換した後、インバータ装置に
より商用周波数の交流に変換して出力するようにした装
置が、実開昭５９−１３２３９８号公報等によって知ら
れている。

【０００３】ところで、このような交流電源装置におい
て、その用途によっては出力波形をできるだけ正弦波に
近似したものにしたいという要請があり、この要請に応
えるべく上記インバータ装置にパルス変調（ＰＷＭ）方
式を採用した交流電源装置も検討され始めている（特開
昭６０−８２０９８号公報）。

【０００４】このような交流電源装置では、一般に、出
力電圧を検出して、この検出値に基づきフィードバック
制御を行い、出力電圧を所定値に維持するような制御が
行われていた。例えば、特開昭６３−１６７６７７号公
報に開示されるように、出力電圧をトランスを介して検
出し、この検出値に基づきフィードバック制御を行うか
、又はローパスフィルタから成る出力回路の前段にＲＣ
フィルタを挿入し、このインバータ出力に基づきフィー
ドバック制御を行うようになされていた。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来方法において、出力電圧をトランスを介して検出する
前者の方法では、出力電圧がオフセットしていた場合、
そのオフセット分を検出できず、従って出力電圧のオフ
セット分をフィードバック補正することができない。ま
たＲＣフィルタからインバータ出力電圧を検出する後者
の方法では、検出電圧からフィードバック補正信号を取
り出す際に絶縁伝達、変調伝達等の手段を介在させる必
要があり、このためフィードバック信号のくずれや残留
オフセット等の問題に対しての処理が複雑になる。

【０００６】本発明は上記事情に鑑みてなされたもので
、出力電圧の波形歪みや出力電圧の直流オフセット分を
精度良く補正することのできるインバータ装置を提供す
ることを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に本発明によれば、直流電源回路の出力をスイッチング
制御するスイッチング装置と、所定周波数の正弦波基準
信号を出力する正弦波出力回路と、この正弦波基準信号
をパルス幅変調してＰＷＭ信号を出力するパルス幅変調
回路と、このパルス幅変調回路から出力されるＰＷＭ信
号に基いて前記スイッチング装置をスイッチング動作さ
せるスイッチング制御回路と、前記スイッチング装置か
ら１組の出力ラインへ送出されるスイッチング出力を正
弦波状の交流電力に変換して前記１組の出力ラインに対
応する１組の出力端子を介して出力するフィルタ回路と
を有するインバータ装置において、前記１組の出力ライ
ンのそれぞれのスイッチング出力電圧を比較して差動増
幅することにより各出力電圧の差を検出する検出回路と
、前記正弦波基準信号をこの検出回路で検出された信号
で補正して前記パルス幅変調回路に供給することにより
、前記各出力端子に現れる交流電圧の出力波形を正弦波
に近づけるようにフィードバック補正する補正回路とを
有するようにしたものである。

【０００８】

【作用】出力回路の各出力ラインに現れる交流電圧どう
しを直接比較して差動増幅することにより各出力電圧の
差を検出し、正弦波基準信号をこの検出された信号で補
正してパルス幅変調回路に供給する。該パルス幅変調回
路では、補正された正弦波基準信号をパルス幅変調して
ＰＷＭ信号を出力し、スイッチング装置がこのＰＷＭ信
号に基いてスイッチング装置を動作させ、入力した直流
電流をスイッチング制御する。これにより出力回路の交
流出力電圧は、波形の歪みや直流オフセット分等が減少
して、より正弦波に近づくように補正される。

【０００９】

【実施例】以下、本発明の実施例を添付図面を参照して
説明する。

【００１０】図１〜図５は、本発明に係るインバータ装
置を使用した携帯用交流電源装置の全体構成図であり、
図１中１、２はそれぞれ交流発電機の固定子に独立して
巻装された出力巻線であり、１は三相出力巻線、２は単
相補助巻線である。また回転子（図示せず）には多極の
永久磁石の磁極が形成されており、該回転子はエンジン
（図示せず）によって回転駆動されるように構成されて
いる。三相出力巻線１の出力端は３つのサイリスタと３
つのダイオードとで構成されるブリッジ整流回路３に接
続され、ブリッジ整流回路３の出力端は平滑回路４に接
続される。そしてこのブリッジ整流回路３と平滑回路４
とで直流電源回路が構成されている。

【００１１】単相補助巻線２の出力端は、正極、負極の
出力端子Ｅ，Ｆを有する定電圧供給装置５に接続される
。定電圧供給装置５は２組の整流回路、平滑回路、定電
圧回路５ａから成り、単相補助巻線２からの一の方向の
電流に対しては一方の組の各回路が働き、一の方向と反
対の方向の電流に対しては他方の組の各回路が働き、こ
れによって出力端子Ｅ，Ｆに夫々正負の定電圧が出力さ
れる。

【００１２】６はサイリスタ制御回路であり、電源入力
側の一端が定電圧供給装置５の正極出力端子Ｅに接続さ
れ、他端が平滑回路４の正極側端子とともに接地される
。サイリスタ制御回路６の信号入力端は平滑回路４の負
極側端子に、信号出力端はブリッジ整流回路３の各サイ
リスタのゲート入力回路に接続される。

【００１３】従って、三相出力巻線１から出力された三
相交流電力はブリッジ整流回路３で整流され、続く平滑
回路４で平滑されて直流電力に変換されると共に、平滑
回路４での直流電圧の変動がサイリスタ制御回路６で検
出され、その検出信号に基いてブリッジ整流回路３の各
サイリスタの導通角を制御することにより平滑回路４の
出力電圧が安定に維持されるようなフィードバック制御
が行なわれている。

【００１４】以上のサイリスタ制御回路による制御動作
に関する詳細な説明は、本出願人による特願平１−２３
０９０８号及び実願平１−８５３６０号に開示されてい
るのでここでは省略する。

【００１５】次にインバータ装置について図２を用いて
説明する。

【００１６】平滑回路４の出力端はインバータ７に接続
される。インバータ７は、スイッチング装置である４つ
のＦＥＴ（電界効果トランジスタ）Ｑ１〜Ｑ４から成る
ブリッジ回路で構成される。ＦＥＴＱ１〜Ｑ４の各ゲー
ト端子には駆動信号回路が接続されるが、これに関して
は後述する。

【００１７】インバータ７の出力端（ＦＥＴＱ１，Ｑ４
の接続点及びＦＥＴＱ２，Ｑ３の接続点）は、出力ライ
ン７ａ，７ｂ及びローパスフィルタ（出力回路）８を介
して負荷（図示せず）が接続される出力端子９、９′に
接続される。ローパスフィルタ８は、負荷に対してコイ
ルＬ１，Ｌ２が直列になるように、コンデンサＣ１が並
列になるように接地され、インバータ７の出力のうちの
低周波分（本実施例では商用周波数）の交流電流を通過
させることにより、出力端子９、９′から負荷へ商用周
波数の電力を供給するように構成されている。

【００１８】出力ライン７ａ及び７ｂは夫々、図３に示
した抵抗Ｒ１，Ｒ２の直列回路及び抵抗Ｒ３，Ｒ４の直
列回路の各一端に接続される。一方、これら抵抗直列回
路の各他端は定電圧供給装置５の正極出力端子Ｅに接続
される。抵抗Ｒ１，Ｒ２の接続点及び抵抗Ｒ３，Ｒ４の
接続点は夫々、抵抗Ｒ１０，Ｒ１１を介して、差動アン
プ１０１のプラス側入力端子及びマイナス側入力端子に
接続されるとともに、上記２つの接続点間には高周波成
分カット用のコンデンサＣ２が接続される。差動アンプ
１０１を構成するオペアンプのプラス側入力端子は高周
波成分カット用のコンデンサＣ３を介して接地される。 なお、抵抗Ｒ１〜Ｒ４、コンデンサＣ２、差動アンプ１
０１によって検出回路が構成される。

【００１９】１０２は商用周波数、例えば５０Ｈｚまた
は６０Ｈｚの正弦波を発生する正弦波発振器である。こ
の正弦波発振器１０２の出力及び差動アンプ１０１の出
力は夫々差動アンプ１０３（補正回路）のマイナス側入
力端子及びプラス側入力端子に接続される。

【００２０】１０４は矩形波発振器であり、この矩形波
発振器１０４で発振される矩形波の周期は、後述のイン
バータバッファ１０６の応答時間、約５０ｎｓｅｃより
も大きい値に設定する。この値は従来のコンパレータの
応答時間、約１μｓｅｃに比べ格段に速いものであり、
従って当該矩形波の周波数は従来のＰＷＭ搬送波（三角
波）の周波数よりも格段に高く設定することができる。

【００２１】矩形波発振器１０４の出力端は積分回路１
０５に接続される。積分回路１０５の出力端と差動アン
プ１０３の出力端とは互いに接続されて重畳信号形成回
路を構成し、図４のインバータバッファ１０６に接続さ
れる。インバータバッファ１０６は所定のしきい値（ス
レッシュホルドレベル）を有し、当該しきい値を越えた
レベルの信号が入力したときは低レベルの信号を出力し
、一方当該しきい値以下のレベルの信号が入力したとき
は高レベルの信号を出力するものであり、そのゲート端
子からの入力信号に対し固定されたしきい値を有する、
例えばＣＭＯＳゲートのスレッシュホールドレベルを有
するバッファ用のＩＣで構成する。

【００２２】インバータバッファ１０６の出力端はＮＡ
ＮＤ回路１０７の一方の入力端に接続される。

【００２３】矩形波発振器１０４の出力端は、更にイン
バータバッファ１０８を介して微分回路１１０に、及び
２連のインバータバッファ１０９を介して微分回路１１
１に夫々接続される。微分回路１１０は、入力端と出力
端との間に設けたカップリング用のコンデンサＣ４と、
このコンデンサＣ４の出力端と定電圧供給装置５の負極
出力端子Ｆとの間に設けたダイオードＤ１（アノードを
負極出力端子Ｆ側に向けた）と抵抗Ｒ５との並列回路か
ら構成される。なお、微分回路１１１も微分回路１１０
と全く同様に配置されたカップリング用のコンデンサＣ
５、ダイオードＤ２、及び抵抗Ｒ６から構成されている
。

【００２４】微分回路１１０の出力端はインバータバッ
ファ１１２を経てＮＡＮＤ回路１０７の他方の入力端に
接続される。ＮＡＮＤ回路１０７の出力端はＮＡＮＤ回
路１１４の一方の入力端に接続される。微分回路１１１
の出力端はインバータバッファ１１３を経てＮＡＮＤ回
路１１４の他方の入力端に接続される。

【００２５】ＮＡＮＤ回路１１４の出力端は図５の２連
のインバータバッファ１１５を経て、トランジスタＱ５
，Ｑ６から成るプッシュプル増幅器１１６に接続される
。プッシュプル増幅器１１６のトランジスタＱ５のコレ
クタは定電圧供給装置５の負極出力端子Ｆに接続される
。

【００２６】プッシュプル増幅器１１６の出力端（トラ
ンジスタＱ５，Ｑ６のエミッタどうしの接続点）はダイ
オードＤ３のアノードとダイオードＤ４のカソードとの
接続点に接続される。ダイオードＤ３のカソードは定電
圧供給装置５の正極出力端子Ｅに、ダイオードＤ４のア
ノードは定電圧供給装置５の負極出力端子Ｆに接続され
る。ダイオードＤ３、Ｄ４は後述のパルストランスで発
生するサージを吸収するためのものである。

【００２７】ダイオードＤ３のアノードとダイオードＤ
４のカソードとの接続点は、低周波成分カット用のコン
デンサＣ６を介してパルストランスＡ，Ｃの一次側コイ
ルＬ３，Ｌ４の各一端に接続される。これら一次側コイ
ルＬ３，Ｌ４の各他端は低電圧供給装置５の負極出力端
子Ｆに接続される。コンデンサＣ６は、周波数の高いＰ
ＷＭ搬送周波数信号のみを通し、低周波成分は通さない
ような定数値に設定される。

【００２８】またＮＡＮＤ回路１１４の出力端は図５の
インバータバッファ１１７を経た後、上記同様、トラン
ジスタＱ７，Ｑ８から成るプッシュプル増幅器１１８に
接続され、プッシュプル増幅器１１８の出力端はダイオ
ードＤ５のアノードとダイオードＤ６のカソードとの接
続点に接続される。この接続点は、上述のコンデンサＣ
６と同様に、ＰＷＭ搬送周波数信号のみを通し、低周波
成分は通さないような定数値に設定されたコンデンサＣ
７を介してパルストランスＢ，Ｄの一次側コイルＬ５，
Ｌ６の各一端に接続される。

【００２９】図２に戻って、ＦＥＴＱ１〜Ｑ４の各ゲー
ト端子に接続される駆動信号回路について説明する。パ
ルストランスＡの二次側の一端は、抵抗Ｒ７、復調用の
コンデンサＣ８、抵抗Ｒ８とダイオードＤ７との並列回
路を経てＦＥＴＱ１のゲート端子に接続され、一方パル
ストランスＡの二次側の他端はＦＥＴＱ１のソース端子
に接続される。コンデンサＣ８と、抵抗Ｒ８とダイオー
ドＤ７とから成る並列回路との接続点は、ツェナーダイ
オードＤ８，Ｄ９を介してパルストランスＡの二次側の
前記他端に接続される。ダイオードＤ７はアノードがＦ
ＥＴＱ１のゲート端子側になるように、またツェナーダ
イオードＤ８，Ｄ９は互いのアノードどうしが向き合う
ように接続される。

【００３０】各パルストランスＢ，Ｃ，Ｄの二次側と、
対応する各ＦＥＴＱ２〜Ｑ４のゲート端子との間にも、
パルストランスＡの二次側とＦＥＴＱ１のゲート端子と
の間に設けられた回路と全く同様な回路が設けられる。

【００３１】以上のように構成されたインバータ装置（
インバータ７、ローパスフィルタ８、及び図３〜図５の
回路装置）の作動を、図６〜図９に示す信号波形を参照
して以下に詳述する。

【００３２】インバータ７のＦＥＴＱ１，Ｑ３及びＦＥ
ＴＱ２，Ｑ４のゲート端子には後述するパルス幅変調（
ＰＷＭ）信号が入力され、このＰＷＭ信号に応じてＦＥ
ＴＱ１，Ｑ３及びＦＥＴＱ２，Ｑ４を交互に導通させる
ことにより平滑回路４の出力をスイッチング制御してロ
ーパスフィルタ８へ出力する。ローパスフィルタ８は高
周波成分をカットして商用周波数の交流電力を出力端子
９、９′から負荷に供給する。

【００３３】出力ライン７ａに現れる出力電圧と出力ラ
イン７ｂに現れる出力電圧（これらの出力電圧の波形は
図６（ｃ）に示すようなＰＷＭ波形である）は、それぞ
れが分圧抵抗Ｒ１，Ｒ２及びＲ３，Ｒ４を経た後、コン
デンサＣ２と抵抗Ｒ１０との接続点及びコンデンサＣ２
と抵抗Ｒ１１との接続点に、コンデンサＣ２によりＰＷ
Ｍ信号の搬送周波数分が除かれた信号すなわち出力端子
９、９′の交流出力電圧と同様の交流信号となって現れ
、この２つの交流信号は差動アンプ１０１にて比較され
、その差、即ち出力電圧の波形の歪みあるいはオフセッ
ト成分を含んだ交流信号（波形の歪みあるいはオフセッ
ト成分に応じた平均レベルを有する交流信号）として検
出し、この検出信号を増幅して差動アンプ１０３に出力
する。出力ライン７ａ，７ｂに現れる出力電圧どうしを
直接比較するため出力電圧の波形の歪みが精度よく検出
できる。なお、コンデンサＣ２，Ｃ３，Ｃ４により当該
差信号から高周波成分（ＰＷＭ信号の搬送波成分を含む
）が除かれるとともに、差動アンプ１０３に加わる外乱
をも除去する。このように出力ライン７ａ，７ｂの電圧
どうしを直接比較することによって交流出力電圧のオフ
セット成分等を検出することにより、出力端子９、９′
から検出するよりも、位相遅れの外部負荷による変化が
少なくなり、オフセット成分等除去のためのフィードバ
ック系が安定化し、したがってこのフィードバック系の
帰還利得を高めることによって、交流出力電圧の正弦波
形をレベルを含めて更に正確なものとすることができる
ようになる。

【００３４】なお、図３の検出回路においては、Ｒ１の
値：Ｒ２の値＝Ｒ３の値：Ｒ４の値に設定し、また、抵
抗Ｒ１０〜Ｒ１４の値を適正値に設定することにより、
出力ライン７ａ，７ｂのＰＷＭ信号からオフセット成分
や波形歪みを忠実に検出することができる。

【００３５】差動アンプ１０３は正弦波発振器１０２か
ら入力される商用周波数の正弦波信号と差動アンプ１０
１から入力される出力電圧の波形の歪みあるいは直流オ
フセット分を含んだフィードバック信号とを比較し、こ
のフィードバック信号によって振幅基準レベルを補正さ
れた商用周波数の正弦波信号（図６（ｂ″））を出力す
る。この補正された正弦波信号に基づき後述のようにＰ
ＷＭ信号をつくるため、インバータバッファ１０６のし
きい値のバラツキ、各種構成部品の温度特性のバラツキ
等に起因して発生する前記出力電圧の波形の歪みや直流
オフセット成分を減少させて、出力波形をより正弦波に
近づけることが可能となる。

【００３６】矩形波発振器１０４から出力された矩形波
信号（図７（ａ））は積分回路１０５で積分されて三角
波信号（図６（ｂ′）及び図７（ｂ′））が形成される
。この三角波信号と差動アンプ１０３からの補正された
正弦波信号ｂ″とが重畳されて重畳信号ｂ（図６（ｂ）
）が形成され、インバータバッファ１０６に入力される
。インバータバッファ１０６では、しきい値（図６（ｂ
）の破線で示すレベル）を越えるレベルの信号が入力し
たときには低レベルの信号を出力し、一方しきい値以下
のレベルの信号が入力したときには高レベルの信号を出
力する（図６（ｃ））。この出力パルス列信号ｃは、図
６（ｂ′）の三角波信号を搬送波とし、正弦波信号ｂ″
によりパルス幅変調されたパルス幅変調（ＰＷＭ）信号
となる。次に、このパルス幅変調信号ｃからＮＡＮＤ回
路１１４の出力信号ｉにいたるまでの説明をする。なお
、この部分の説明においてはこのＰＷＭ信号を簡略化し
て図７（ｃ）に示すように同一のパルス幅にて示してい
る。

【００３７】矩形波発振器１０４から出力された矩形波
信号（図７（ａ））は、インバータバッファ１０８で反
転された後、微分回路１１０で微分処理され、図７（ｄ
）に示すような信号になる。即ち、矩形波信号（図７（
ａ））の立下り時には抵抗Ｒ５を経てコンデンサＣ４が
充電されて図７（ｄ）に示す正側の微分出力が現れ、立
上り時にはダイオードＤ１を経てコンデンサＣ４が放電
されて負側の微分出力が現れる。

【００３８】微分回路１１０からの出力信号はインバー
タバッファ１１２で、しきい値（図７（ｄ）の破線で示
すレベル）を基準に反転増幅されて図７（ｅ）に示すよ
うな信号となる。このインバータバッファ１１２の出力
信号（図７（ｅ））とインバータバッファ１０６の出力
信号（図７（ｃ））とがＮＡＮＤ回路１０７に入力され
、ＮＡＮＤ回路１０７は図７（ｂ）に示す信号を出力す
る。

【００３９】更に、矩形波発振器１０４から出力された
矩形波信号（図７（ａ））は、２連のインバータバッフ
ァ１０９を経た後、微分回路１１１で微分処理され、図
７（ｆ）に示すような信号になる。この微分処理された
信号はインバータバッファ１１３でしきい値（図７（ｆ
）の破線で示すレベル）を基準に反転増幅されて図７（
ｇ）に示すような信号となる。微分回路１１１及びイン
バータバッファ１１３での信号処理動作は前述の微分回
路１１０及びインバータバッファ１１２での動作と同様
である。

【００４０】ＮＡＮＤ回路１１４へは、ＮＡＮＤ回路１
０７の出力信号（図７（ｈ））とインバータバッファ１
１３の出力信号（図７（ｇ））とが入力され、ＮＡＮＤ
回路１１４は図７（ｉ）に示すような信号を出力する。

【００４１】ところで、前述のように、出力端子９、９
′に接続される負荷の影響等に起因して出力電圧波形に
歪みが発生した場合においては、この出力波形を正弦波
に近付けるようなフィードバック制御がかけられるので
あるが、電動機負荷を接続した場合のように一時的にし
ろ大変大きな波形歪みが発生した場合においては差動ア
ンプ１０３から出力される正弦波信号（図６（ｂ″））
の振幅が、差動アンプ１０１からのフィードバック信号
によって補正されるために三角波信号の振幅よりも大き
くなる場合があり得る。その結果、重畳信号（図６（ｂ
））のレベルがしきい値（図６（ｂ）の破線で示すレベ
ル）から継続して外れ続ける（しきい値と交差しない）
ことになると、この間はインバータバッファ１０６の出
力が高レベルのまま（重畳信号の最大値がしきい値以下
）、または低レベルのまま（重畳信号の最小値がしきい
値以上）になってしまい、直流出力となるため、パルス
トランスで信号伝達ができなくなるが、本実施例におい
ては、インバータバッファ１１２、１１３の出力信号に
よってこのような支障が生じないように構成している。 この動作について以下に説明する。

【００４２】例えばインバータバッファ１０６の出力信
号ｃのレベルが高レベルのままになった場合（図８（ｃ
））、この場合でもインバータバッファ１１２及び１１
３の出力信号は図８（ｅ）及び図８（ｇ）のように信号
ｃが変化する場合と変わらないから、ＮＡＮＤ回路１０
７の出力信号のパルス幅はインバータバッファ１１２の
出力信号ｅのパルス幅で制限されて図８（ｈ）のように
なり、従ってＮＡＮＤ回路１１４の出力信号は図８（ｉ
）のようになる。

【００４３】一方インバータバッファ１０６の出力が低
レベルのままになった場合（図９（ｃ））、この場合で
もインバータバッファ１１２及び１１３の出力信号は図
９（ｅ）及び図９（ｇ）のように信号ｃが変化する場合
と変わらないからＮＡＮＤ回路１０７の出力信号は図９
（ｈ）のようになり、従ってＮＡＮＤ回路１１４の出力
信号のパルス幅はインバータバッファ１１３の出力信号
ｇのパルス幅で制限されて図９（ｉ）のようになる。従
って、出力電圧の波形の大きな歪みやオフセットが発生
した場合にも、ＰＷＭ信号として最小パルス幅のパルス
列（図８（ｉ）あるいは図９（ｉ））がＮＡＮＤ回路１
１４から出力され続ける。このフェイルセーフ処理によ
り、インバータを作動させ続けることができる。

【００４４】次に、ＮＡＮＤ回路１１４から出力された
後のＰＷＭ信号について説明する。このＰＷＭ信号は、
２連のインバータバッファ１１５を経た後、プッシュプ
ル増幅器１１６でプッシュプル増幅され、その後低周波
成分カット用のコンデンサＣ６へ供給される。このコン
デンサＣ６を通過する直前の信号は基準レベルに対し振
幅一定のＰＷＭ信号であるが、この信号の平均電圧（積
分値）は、正弦波発振器１０２からの正弦波と同一の周
期で変化しており、従ってこのＰＷＭ信号は当該正弦波
と同一の周波数（商用周波数）成分を含んでいる。

【００４５】コンデンサＣ６は低周波信号、即ち本実施
例における商用周波数信号を通さず、高周波信号である
ＰＷＭ搬送周波数信号のみを通すので、ＰＷＭ信号がコ
ンデンサＣ６を通過後は、図２（ｊ）に示すように、商
用周波数成分とは逆相にパルス列全体が上下して平均電
圧が常時零であるパルス信号列に変換される。この平均
電圧が常時零であるパルス信号列がパルストランスＡ，
Ｃの各一次コイルＬ３，Ｌ４に供給される。従ってパル
ストランスＡ，Ｃを構成するトランスコアには、商用周
波数成分による磁気飽和の悪影響がほとんどなくなり、
ＰＷＭ搬送周波数で磁気飽和しない程度の小形サイズの
もので構成することが可能となる。

【００４６】パルストランスＡの２次コイルから出力し
たパルス信号（図６（ｊ）に示す信号とほぼ同じ）は、
双方向電圧規制回路であるツェナーダイオードＤ８，Ｄ
９の各降伏電圧と比較され、当該出力パルス信号が正極
方向又は負極方向においてこれら各降伏電圧を越えたと
きにツェナーダイオードＤ８又はＤ９が導通して出力パ
ルス信号の電圧規制を行うとともに、コンデンサＣ８が
充放電され、コンデンサＣ８の両端には、出力パルス信
号が正極方向又は負極方向において各降伏電圧を越えた
分による平均電圧（これは商用周波数を有する）が現れ
る。従って、ＦＥＴＱ１のゲート・ソース間には、商用
周波数を有するコンデンサＣ８の両端電圧と、パルスト
ランスＡの２次コイルから出力したパルス信号とが重畳
した信号、即ちコンデンサＣ６を通過前のＰＷＭ信号（
図６（ｃ））が復調される。ＦＥＴＱ１は、ＰＷＭ信号
の正極パルス信号がゲート端子に入力されている間に対
応して導通する。

【００４７】なお、コンデンサＣ８の定数はＦＥＴＱ１
のゲート容量に対し十分大きな値を選定し、抵抗Ｒ７の
定数はパルストランスＡとコンデンサＣ８とが共振しな
いＱに抑えることのできる値を選定する。抵抗Ｒ８はＦ
ＥＴＱ１のスイッチング速度を調整するものであり、ま
たダイオードＤ７は、ＦＥＴＱ１のゲート端子に加えら
れていた電圧が低下した時に、それまでにＦＥＴＱ１の
ゲート容量に蓄えられた電荷を急速に放電させてＦＥＴ
Ｑ１を即座に非導通にするためのものである。

【００４８】パルストランスＣの２次コイルから出力し
たパルス信号も上述のパルストランスＡの２次コイルか
ら出力したパルス信号と全く同様に処理され、従ってＦ
ＥＴＱ３のスイッチングはＦＥＴＱ１と同じタイミング
で行われることになり、従ってＰＷＭ信号の正極パルス
入力時にＦＥＴＱ１及びＱ３が導通して平滑回路４から
直流電流がローパスフィルタ８へ供給される。

【００４９】次に、ＮＡＮＤ回路１１４から出力された
ＰＷＭ信号は、インバータバッファ１１７を経た後、上
記プッシュプル増幅器１１６からＦＥＴＱ１，Ｑ３まで
の信号回路と同様の信号処理が行われ、ＦＥＴＱ２，Ｑ
４はこのＰＷＭ信号に応じてスイッチング制御される。 但し、インバータバッファ１１７を経るためＰＷＭ信号
は、上記プッシュプル増幅器１１６からＦＥＴＱ１，Ｑ
３までの回路に加わるＰＷＭ信号とは位相が反転された
信号となっており、従ってＦＥＴＱ１，Ｑ３が導通して
いるときにはＦＥＴＱ２，Ｑ４が非導通となり、ＦＥＴ
Ｑ１，Ｑ３が非導通となっているときにはＦＥＴＱ２，
Ｑ４が導通するようにスイッチング制御される。

【００５０】以上のように、商用周波数の正弦波を高周
波の三角波信号で変調したＰＷＭ信号に基づきインバー
タ７のスイッチング制御が行われ、その後インバータ７
のスイッチング出力に含まれる搬送周波数成分がローパ
スフィルタ８で除かれ、ほぼ正弦波に近似した商用周波
数の交流電流が出力端子９、９′から負荷に供給される
。

【００５１】

【発明の効果】以上詳述したように本発明は、直流電源
回路の出力をスイッチング制御するスイッチング装置と
、所定周波数の正弦波基準信号を出力する正弦波出力回
路と、この正弦波基準信号をパルス幅変調してＰＷＭ信
号を出力するパルス幅変調回路と、このパルス幅変調回
路から出力されるＰＷＭ信号に基いて前記スイッチング
装置をスイッチング動作させるスイッチング制御回路と
、前記スイッチング装置から１組の出力ラインへ送出さ
れるスイッチング出力を正弦波状の交流電力に変換して
前記１組の出力ラインに対応する１組の出力端子を介し
て出力するフィルタ回路とを有するインバータ装置にお
いて、前記１組の出力ラインのそれぞれのスイッチング
出力電圧を比較して差動増幅することにより各出力電圧
の差を検出する検出回路と、前記正弦波基準信号をこの
検出回路で検出された信号で補正して前記パルス幅変調
回路に供給することにより、前記各出力端子に現れる交
流電圧の出力波形を正弦波に近づけるようにフィードバ
ック補正する補正回路とを有するので、各出力ラインか
らの出力電圧どうしが直接比較され、その結果、波形歪
みが精度よく検出されて出力波形の歪みが正確にフィー
ドバック補正される。さらに、構成部品の温度特性のバ
ラツキ等に起因してパルス幅変換時等にオフセットが発
生しても、この直流オフセット成分等も一緒に検出され
てフィードバック制御されるため、オフセット成分も除
去されてより正弦波に近似した出力電圧波形を得ること
ができる。

【００５２】また、上記発明において、前記フィルタ回
路はコイルとコンデンサとから成る低域フィルタ回路で
あり、前記検出回路は、抵抗とコンデンサとから成る低
域フィルタ回路を有し、前記１組の出力ラインのスイッ
チング出力を前記抵抗とコンデンサとから成る低域フィ
ルタ回路でろ波して形成されるそれぞれの出力電圧を比
較して差動増幅することによって各出力電圧の差を検出
するため、インバータ装置出力電圧の検出回路による検
出電圧の位相遅れは出力回路の出力端から検出した場合
よりも少なくなり、したがって、波形歪補正等のフィー
ドバック系の動作が安定化し、検出回路の利得（フィー
ドバック利得）を増加することができるので、インバー
タ装置の出力電圧波形を電圧レベルを含めて更に正確な
正弦波形に近似させることができる。

【図面の簡単な説明】

【図１】携帯用交流電源装置を構成する三相出力巻線、
単相補助巻線、ブリッジ整流回路、平滑回路、定電圧供
給装置およびサイリスタ制御回路を示す回路図である。

【図２】携帯用交流電源装置を構成し、本発明の一実施
例に係るインバータ装置を構成するインバータ装置およ
び出力回路を示す回路図である。

【図３】携帯用交流電源装置を構成し、本発明の一実施
例に係るインバータ装置を構成する検出回路、正弦波発
振器、差動アンプ、矩形波発振器および積分回路を示す
回路図である。

【図４】携帯用交流電源装置を構成し、本発明の一実施
例に係るインバータ装置を構成するパルス幅変調回路、
微分回路等を示す回路図である。

【図５】携帯用交流電源装置を構成し、本発明の一実施
例に係るインバータ装置を構成するプッシュプル増幅器
等を示す回路図である。

【図６】インバータ装置の各部における信号波形のタイ
ミングチャートである。

【図７】インバータ装置の各部における信号波形のタイ
ミングチャートである。

【図８】ＰＷＭ信号のフェイルセーフ動作が行われた際
のインバータ装置の各部における信号波形のタイミング
チャートである。

【図９】ＰＷＭ信号のフェイルセーフ動作が行われた際
のインバータ装置の各部における信号波形のタイミング
チャートである。

【符号の説明】

７　　インバータ（スイッチング装置）７ａ，７ｂ　　
出力ライン ８　　ローパスフィルタ（出力回路） １０２　　正弦波発振器（正弦波出力回路）１０３　　
差動アンプ（補正回路） １０５　　積分回路（三角波出力回路）１０６　　イン
バータバッファ（パルス幅変調回路）Ｒ１〜Ｒ４，Ｃ２
，１０１　　抵抗、コンデンサ、差動アンプ（検出回路
）

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　直流電源回路の出力をスイッチング制
   御するスイッチング装置と、所定周波数の正弦波基準信
   号を出力する正弦波出力回路と、この正弦波基準信号を
   パルス幅変調してＰＷＭ信号を出力するパルス幅変調回
   路と、このパルス幅変調回路から出力されるＰＷＭ信号
   に基いて前記スイッチング装置をスイッチング動作させ
   るスイッチング制御回路と、前記スイッチング装置から
   １組の出力ラインへ送出されるスイッチング出力を正弦
   波状の交流電力に変換して前記１組の出力ラインに対応
   する１組の出力端子を介して出力するフィルタ回路とを
   有するインバータ装置において、前記１組の出力ライン
   のそれぞれのスイッチング出力電圧を比較して差動増幅
   することにより各出力電圧の差を検出する検出回路と、
   前記正弦波基準信号をこの検出回路で検出された信号で
   補正して前記パルス幅変調回路に供給することにより、
   前記各出力端子に現れる交流電圧の出力波形を正弦波に
   近づけるようにフィードバック補正する補正回路とを有
   することを特徴とするインバータ装置。
2. 【請求項２】　　前記フィルタ回路はコイルとコンデン
   サとから成る低域フィルタ回路であり、前記検出回路は
   、抵抗とコンデンサとから成る低域フィルタ回路を有し
   、前記１組の出力ラインのスイッチング出力を前記抵抗
   とコンデンサとから成る低域フィルタ回路でろ波して形
   成されるそれぞれの出力電圧を比較して差動増幅するこ
   とにより各出力電圧の差を検出することを特徴とする請
   求項１記載のインバータ装置。
3. 【請求項３】　　前記正弦波基準信号よりも高い周波数
   の三角波信号を出力する三角波出力回路と、この三角波
   出力回路からの出力信号および前記補正回路からの補正
   された正弦波基準信号を重畳して重畳信号を形成し前記
   パルス幅変調回路に出力する重畳信号形成回路とを有し
   、前記パルス幅変調回路は、前記重畳信号形成回路から
   の重畳信号をしきい値固定の増幅回路で増幅することに
   よりパルス幅変調してＰＷＭ信号を出力することを特徴
   とする請求項１記載のインバータ装置。
4. 【請求項４】　　前記補正回路は、前記正弦波基準信号
   を前記検出回路で検出された信号と比較して差動増幅す
   る差動増幅器から成ることを特徴とする請求項１、２又
   は３記載のインバータ装置。