JPH0651801A - 並列冗長回路 - Google Patents
並列冗長回路Info
- Publication number
- JPH0651801A JPH0651801A JP17894991A JP17894991A JPH0651801A JP H0651801 A JPH0651801 A JP H0651801A JP 17894991 A JP17894991 A JP 17894991A JP 17894991 A JP17894991 A JP 17894991A JP H0651801 A JPH0651801 A JP H0651801A
- Authority
- JP
- Japan
- Prior art keywords
- control
- control units
- arithmetic
- timer value
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【目的】 ２つの制御ユニットの各々に同じ発振周波数
の源振を設けてドライブすることにより一方のは原振が
故障した場合にも並列冗長回路の信頼性を保持できるも
のでありながらずれのない同時制御ができる。 【構成】 各々に設けられた同じ発振周波数の原振３、
４により２つの演算制御ユニット１、２は同期しながら
並列制御を行うが、各々の演算制御ユニット１、２は各
々に設けられた同期信号発生手段１ａ、２ａが互いに同
期信号を発生し、この同期信号を各々に設けられた同期
信号入力手段１ｂ、２ｂが互いに入力すると２つの制御
ユニット１、２が同期し、この両演算制御ユニット１、
２の同期によりタイマー値プリセット手段１ｃ、２ｃが
制御ループのタイマー値をプリセットする。これによ
り、原振３、４にばらつきがあり制御ループのタイマー
値にずれが生じてもずれが解消されて累積しないので同
時制御ができる。
の源振を設けてドライブすることにより一方のは原振が
故障した場合にも並列冗長回路の信頼性を保持できるも
のでありながらずれのない同時制御ができる。 【構成】 各々に設けられた同じ発振周波数の原振３、
４により２つの演算制御ユニット１、２は同期しながら
並列制御を行うが、各々の演算制御ユニット１、２は各
々に設けられた同期信号発生手段１ａ、２ａが互いに同
期信号を発生し、この同期信号を各々に設けられた同期
信号入力手段１ｂ、２ｂが互いに入力すると２つの制御
ユニット１、２が同期し、この両演算制御ユニット１、
２の同期によりタイマー値プリセット手段１ｃ、２ｃが
制御ループのタイマー値をプリセットする。これによ
り、原振３、４にばらつきがあり制御ループのタイマー
値にずれが生じてもずれが解消されて累積しないので同
時制御ができる。
Description
【０００１】
【産業上の利用分野】本発明は制御系の信頼性を高める
ために同期しながら並列制御を行う並列冗長回路に関
し、特に、ドライブ用の原振の性能のばらつきや、故障
にかかわらず信頼性の高い並列冗長回路に係る。
ために同期しながら並列制御を行う並列冗長回路に関
し、特に、ドライブ用の原振の性能のばらつきや、故障
にかかわらず信頼性の高い並列冗長回路に係る。
【０００２】
【従来の技術】この種並列冗長回路は制御系の信頼性を
高めるものであり、人命に係わる装置の制御においては
非常に重要である。例えば、自動車のアンチロックブレ
ーキ制御回路では、車輪のロックを防止することにより
ブレーキ作用を高めて確実で最適な制動作用を得るよう
にしている。このＡＢＳ制御回路においては、特に高い
信頼性が要求され、例えば、図５に示すように同一入力
信号の基で同期して動作する２つの演算制御ユニット
（ＣＰＵ）１、２を設け、演算制御ユニット１、２それ
ぞれで、制御のための同一の演算を実行し、その結果を
比較し演算結果が一致したときのみ制御を行う、すなわ
ち、並列冗長回路を構成し、信頼性を高めている。従来
この並列冗長回路は、２つの制御ユニット１、２を全く
同じ速度で動作させなければならな関係で、１つの原振
（水晶発振器）から構成されたクロックパルス発生器３
により同期を取っている。
高めるものであり、人命に係わる装置の制御においては
非常に重要である。例えば、自動車のアンチロックブレ
ーキ制御回路では、車輪のロックを防止することにより
ブレーキ作用を高めて確実で最適な制動作用を得るよう
にしている。このＡＢＳ制御回路においては、特に高い
信頼性が要求され、例えば、図５に示すように同一入力
信号の基で同期して動作する２つの演算制御ユニット
（ＣＰＵ）１、２を設け、演算制御ユニット１、２それ
ぞれで、制御のための同一の演算を実行し、その結果を
比較し演算結果が一致したときのみ制御を行う、すなわ
ち、並列冗長回路を構成し、信頼性を高めている。従来
この並列冗長回路は、２つの制御ユニット１、２を全く
同じ速度で動作させなければならな関係で、１つの原振
（水晶発振器）から構成されたクロックパルス発生器３
により同期を取っている。
【０００３】
【発明が解決しようとする課題】ところで、従来上記並
列冗長回路は、１つの原振（水晶発振器）３により２つ
の制御ユニット１、２をドライブしている。このため、
仮に原振３が故障したような場合には、２つの制御ユニ
ット１、２は同時に動作しなくなり、並列冗長回路を構
成した意味がなくなり信頼性が低くなる。そこで、２つ
の制御ユニットの各々に同じ発振周波数のは原振を設け
てドライブすることが考えられるが、原振の発振周波数
のばらつきは避けられない。すなわち、図６に示すよう
に同じ発振周波数の２つの原振により２msタイマ割込み
でドライブしても、実際は製品のばらつきから両原振の
発振周波数は異なるため、次第に両制御ユニットのタイ
マー値にずれ（ｇ１、ｇ２、ｇ３、．．．）が累積して
いき同時に制御ができなくなるという課題がある。
列冗長回路は、１つの原振（水晶発振器）３により２つ
の制御ユニット１、２をドライブしている。このため、
仮に原振３が故障したような場合には、２つの制御ユニ
ット１、２は同時に動作しなくなり、並列冗長回路を構
成した意味がなくなり信頼性が低くなる。そこで、２つ
の制御ユニットの各々に同じ発振周波数のは原振を設け
てドライブすることが考えられるが、原振の発振周波数
のばらつきは避けられない。すなわち、図６に示すよう
に同じ発振周波数の２つの原振により２msタイマ割込み
でドライブしても、実際は製品のばらつきから両原振の
発振周波数は異なるため、次第に両制御ユニットのタイ
マー値にずれ（ｇ１、ｇ２、ｇ３、．．．）が累積して
いき同時に制御ができなくなるという課題がある。
【０００４】本発明は上記課題を解決するために創案さ
れたものであって、２つの制御ユニットの各々に同じ発
振周波数の原振を設け一方の原振が故障した場合にも並
列冗長回路の信頼性を保持できるものでありながら同時
制御ができる並列冗長回路を提供しようとするものであ
る。
れたものであって、２つの制御ユニットの各々に同じ発
振周波数の原振を設け一方の原振が故障した場合にも並
列冗長回路の信頼性を保持できるものでありながら同時
制御ができる並列冗長回路を提供しようとするものであ
る。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、各々に同じ発振周波数の原振が設けられ
同期しながら並列制御を行う２つの制御ユニットと、両
制御ユニットの各々に設けられ互いに同期をとるための
同期信号を発生する同期信号発生手段と、両制御ユニッ
トの各々に設けられ同期信号発生手段からの同期信号を
互いに入力する同期信号入力手段と、同期信号入力手段
に同期信号発生手段からの同期信号が互いに入力して２
つの制御ユニットが同期すると制御ループのタイマー値
をプリセットするタイマー値プリセット手段とを備えて
構成される。
成するために、各々に同じ発振周波数の原振が設けられ
同期しながら並列制御を行う２つの制御ユニットと、両
制御ユニットの各々に設けられ互いに同期をとるための
同期信号を発生する同期信号発生手段と、両制御ユニッ
トの各々に設けられ同期信号発生手段からの同期信号を
互いに入力する同期信号入力手段と、同期信号入力手段
に同期信号発生手段からの同期信号が互いに入力して２
つの制御ユニットが同期すると制御ループのタイマー値
をプリセットするタイマー値プリセット手段とを備えて
構成される。
【０００６】
【作用】本発明の構成によれば、各々に設けられた同じ
発振周波数のは原振により２つの制御ユニットは並列制
御を行うが、各々の制御ユニットは各々に設けられた同
期信号発生手段が互いに同期信号を発生し、この同期信
号を各々に設けられた同期信号入力手段が互いに入力す
ると２つの制御ユニットが同期し、この両制御ユニット
の同期によりタイマー値プリセット手段が制御ループの
タイマー値をプリセットする。
発振周波数のは原振により２つの制御ユニットは並列制
御を行うが、各々の制御ユニットは各々に設けられた同
期信号発生手段が互いに同期信号を発生し、この同期信
号を各々に設けられた同期信号入力手段が互いに入力す
ると２つの制御ユニットが同期し、この両制御ユニット
の同期によりタイマー値プリセット手段が制御ループの
タイマー値をプリセットする。
【実施例】図１は全体構成図、図２は第一、第二制御ユ
ニットの制御ループのタイマー値がずれている場合のタ
イミングチャート、図３は第一、第二制御ユニットの制
御ループのタイマー値がずれている場合のタイミングチ
ャート、図４は第一制御ユニットの制御内容を示すフロ
ーチャートである。
ニットの制御ループのタイマー値がずれている場合のタ
イミングチャート、図３は第一、第二制御ユニットの制
御ループのタイマー値がずれている場合のタイミングチ
ャート、図４は第一制御ユニットの制御内容を示すフロ
ーチャートである。
【０００７】第一演算制御ユニット１及び第二演算制御
ユニット２には各々水晶発振器３、４が接続されてお
り、この水晶発振器３、４により各々ドライブされる。
また、第一演算制御ユニット１及び第二演算制御ユニッ
ト２には入出力ポートに互いに同期をとるための同期信
号を出力する同期信号発生手段１ａ、２ａ及び同期信号
発生手段１ａ、２ａからの同期信号を入力する同期信号
入力手段１ｂ、２ｂが設けられている。また、第一演算
制御ユニット１及び第二演算制御ユニット２には、同期
信号入力手段１ｂ、２ｂに同期信号発生手段１ａ、２ａ
からの同期信号が入力して同期すると、タイマー値をプ
リセットするタイマー値プリセット手段１ｃ、２ｃが設
けられている。
ユニット２には各々水晶発振器３、４が接続されてお
り、この水晶発振器３、４により各々ドライブされる。
また、第一演算制御ユニット１及び第二演算制御ユニッ
ト２には入出力ポートに互いに同期をとるための同期信
号を出力する同期信号発生手段１ａ、２ａ及び同期信号
発生手段１ａ、２ａからの同期信号を入力する同期信号
入力手段１ｂ、２ｂが設けられている。また、第一演算
制御ユニット１及び第二演算制御ユニット２には、同期
信号入力手段１ｂ、２ｂに同期信号発生手段１ａ、２ａ
からの同期信号が入力して同期すると、タイマー値をプ
リセットするタイマー値プリセット手段１ｃ、２ｃが設
けられている。
【０００８】上記タイマー値プリセット手段１ｃ、２ｃ
は図２及び図３に示すタイムチャートによりタイマー値
をプリセットする。図２、図３は第一、第二演算制御ユ
ニット１、２が水晶発振器３、４の２msタイマ割込みに
よりドライブされている場合を示しているが、水晶発振
器３、４の発振周波数のバラツキにより、図は第一制御
ユニット１のほうが第二制御ユニット２よりタイマーが
速くなってしまっている。このため、第一演算制御ユニ
ット１及び第二演算制御ユニット２は同時に動作を開始
してもタイマー値が次第にずれていき（ｇ１、ｇ２、ｇ
３、．．．）、第一演算制御ユニット１の方が第二演算
制御ユニット２より速くオーバーフローしてタイマーが
プリセットされ、まず、同期信号発生手段１ａの出力ポ
ートから同期信号が立ち上がる。次に、この第一演算制
御ユニット１のプリセットに遅れて第二演算制御ユニッ
ト２がオーバーフローしてタイマーがプリセットされる
と、同期信号発生手段２ａは出力ポートに同期信号を立
ち上げる。この同期信号の立ち上がりを同期信号入力手
段１ｂが検出すると、同期信号発生手段１ａ、２ａは同
期信号を立ち下げるとともに、第一演算制御ユニット１
及び第二演算制御ユニット２のタイマー値を同時にプリ
セットする。
は図２及び図３に示すタイムチャートによりタイマー値
をプリセットする。図２、図３は第一、第二演算制御ユ
ニット１、２が水晶発振器３、４の２msタイマ割込みに
よりドライブされている場合を示しているが、水晶発振
器３、４の発振周波数のバラツキにより、図は第一制御
ユニット１のほうが第二制御ユニット２よりタイマーが
速くなってしまっている。このため、第一演算制御ユニ
ット１及び第二演算制御ユニット２は同時に動作を開始
してもタイマー値が次第にずれていき（ｇ１、ｇ２、ｇ
３、．．．）、第一演算制御ユニット１の方が第二演算
制御ユニット２より速くオーバーフローしてタイマーが
プリセットされ、まず、同期信号発生手段１ａの出力ポ
ートから同期信号が立ち上がる。次に、この第一演算制
御ユニット１のプリセットに遅れて第二演算制御ユニッ
ト２がオーバーフローしてタイマーがプリセットされる
と、同期信号発生手段２ａは出力ポートに同期信号を立
ち上げる。この同期信号の立ち上がりを同期信号入力手
段１ｂが検出すると、同期信号発生手段１ａ、２ａは同
期信号を立ち下げるとともに、第一演算制御ユニット１
及び第二演算制御ユニット２のタイマー値を同時にプリ
セットする。
【０００９】次に、両演算制御ユニット１、２の制御動
作を図４に示すフローチャートに基づいて説明する。な
お、両演算制御ユニット１、２は制御動作が同じであ
り、平行して同一の動作を行っている。
作を図４に示すフローチャートに基づいて説明する。な
お、両演算制御ユニット１、２は制御動作が同じであ
り、平行して同一の動作を行っている。
【００１０】まず、制御ユニット１（２）のループタイ
マーがスタートして（ＳＴＥＰ１）、ＡＢＳ主制御プロ
グラムが実行され（ＳＴＥＰ２）、第一のタイマー値が
設定されたループタイムｘ値になるまで待機する（ＳＴ
ＥＰ３）。そして、ループタイムｘ値になると第一のタ
イマー値をプリセットする（ＳＴＥＰ４）。次に、同期
信号入力手段１ｂ（２ｂ）の入力ポートに相手側の同期
信号発生手段２ａ（１ａ）から同期信号が既に入力され
ているかどうか判別し（ＳＴＥＰ６）、入力されていれ
ば同期信号入力手段１ｂ、２ｂ双方の入力ポートに同期
信号が入力されたものと判断し、後述するＳＴＥＰ７へ
移り、入力されていなければＳＴＥＰ９で第二のタイマ
ー値のカウントを開始し、この第二のタイマー値がｔに
なったかどうかを判別し（ＳＴＥＰ９）、第二のタイマ
ー値がｔになっていないときはＳＴＥＰ６に戻り、ＳＴ
ＥＰ６で同期信号入力手段１ｂ（２ｂ）の入力ポートに
同期信号が入力されるか、ＳＴＥＰ９で第二のタイマー
値がｔとなるまでこれを繰り返す。そして、ＳＴＥＰ６
で入力ポートに同期信号が入力されると、すなわち、相
手側の演算制御回路の動作フローがＳＴＥＰ５に到達す
ると、同期信号発生手段１ａ（２ａ）が出力ポートから
同期信号を発生させる（ＳＴＥＰ６）。同期信号入力手
段２ｂ、１ｂ双方の入力ポートに同期信号が入力された
ことになるので、同期信号発生手段１ａからの同期信号
の発生が停止される（ＳＴＥＰ７）。同時に、相手側の
演算制御ユニット２でも、ＳＴＥＰ７に移り同期信号の
発生が停止される。そして、ＳＴＥＰ８で、両演算制御
ユニット１、２の第一のタイマー値が同時にプリセット
され、しかる後、ＳＴＥＰ２に戻り、以上の制御が繰り
返される。また、ＳＴＥＰ９において、タイマー値がｔ
になると、相手側の演算制御ユニット２（１）が故障し
たと判断しＳＴＥＰ１０に移り被制御システムの制御を
安全側に固定し、ＳＴＥＰ１１で制御を終了する。これ
は、一方の演算制御ユニットが故障した場合、残りの１
つの演算制御ユニットで制御を続行すると、万一残りの
演算制御ユニットが故障してもそれを検知することがで
き、誤動作することを極力回避するためである。
マーがスタートして（ＳＴＥＰ１）、ＡＢＳ主制御プロ
グラムが実行され（ＳＴＥＰ２）、第一のタイマー値が
設定されたループタイムｘ値になるまで待機する（ＳＴ
ＥＰ３）。そして、ループタイムｘ値になると第一のタ
イマー値をプリセットする（ＳＴＥＰ４）。次に、同期
信号入力手段１ｂ（２ｂ）の入力ポートに相手側の同期
信号発生手段２ａ（１ａ）から同期信号が既に入力され
ているかどうか判別し（ＳＴＥＰ６）、入力されていれ
ば同期信号入力手段１ｂ、２ｂ双方の入力ポートに同期
信号が入力されたものと判断し、後述するＳＴＥＰ７へ
移り、入力されていなければＳＴＥＰ９で第二のタイマ
ー値のカウントを開始し、この第二のタイマー値がｔに
なったかどうかを判別し（ＳＴＥＰ９）、第二のタイマ
ー値がｔになっていないときはＳＴＥＰ６に戻り、ＳＴ
ＥＰ６で同期信号入力手段１ｂ（２ｂ）の入力ポートに
同期信号が入力されるか、ＳＴＥＰ９で第二のタイマー
値がｔとなるまでこれを繰り返す。そして、ＳＴＥＰ６
で入力ポートに同期信号が入力されると、すなわち、相
手側の演算制御回路の動作フローがＳＴＥＰ５に到達す
ると、同期信号発生手段１ａ（２ａ）が出力ポートから
同期信号を発生させる（ＳＴＥＰ６）。同期信号入力手
段２ｂ、１ｂ双方の入力ポートに同期信号が入力された
ことになるので、同期信号発生手段１ａからの同期信号
の発生が停止される（ＳＴＥＰ７）。同時に、相手側の
演算制御ユニット２でも、ＳＴＥＰ７に移り同期信号の
発生が停止される。そして、ＳＴＥＰ８で、両演算制御
ユニット１、２の第一のタイマー値が同時にプリセット
され、しかる後、ＳＴＥＰ２に戻り、以上の制御が繰り
返される。また、ＳＴＥＰ９において、タイマー値がｔ
になると、相手側の演算制御ユニット２（１）が故障し
たと判断しＳＴＥＰ１０に移り被制御システムの制御を
安全側に固定し、ＳＴＥＰ１１で制御を終了する。これ
は、一方の演算制御ユニットが故障した場合、残りの１
つの演算制御ユニットで制御を続行すると、万一残りの
演算制御ユニットが故障してもそれを検知することがで
き、誤動作することを極力回避するためである。
【００１０】
【発明の効果】以上の説明から明かなように本発明によ
れば、各々に設けられた同じ発振周波数の原振により２
つの制御ユニットは並列制御を行うが、各々の制御ユニ
ットは各々に設けられた同期信号発生手段が互いに同期
信号を発生し、この同期信号を各々に設けられた同期信
号入力手段が互いに入力すると２つの制御ユニットが同
期しタイマー値プリセット手段が制御ループのタイマー
値をプリセットすることにより、両制御ユニットのタイ
マー値のずれが解消できるので、２つの制御ユニットの
各々に同じ発振周波数の源振を設け一方の原振が故障し
た場合にも並列冗長回路の信頼性を保持できるものであ
りながらずれのない同時制御を行うことができる。
れば、各々に設けられた同じ発振周波数の原振により２
つの制御ユニットは並列制御を行うが、各々の制御ユニ
ットは各々に設けられた同期信号発生手段が互いに同期
信号を発生し、この同期信号を各々に設けられた同期信
号入力手段が互いに入力すると２つの制御ユニットが同
期しタイマー値プリセット手段が制御ループのタイマー
値をプリセットすることにより、両制御ユニットのタイ
マー値のずれが解消できるので、２つの制御ユニットの
各々に同じ発振周波数の源振を設け一方の原振が故障し
た場合にも並列冗長回路の信頼性を保持できるものであ
りながらずれのない同時制御を行うことができる。
【図１】全体構成図
【図２】第一、第二制御ユニットの制御ループのタイマ
ー値がずれている場合のタイミングチャート
ー値がずれている場合のタイミングチャート
【図３】第一、第二制御ユニットの制御ループのタイマ
ー値がずれている場合のタイミングチャート
ー値がずれている場合のタイミングチャート
【図４】制御内容を示すフローチャート
【図５】従来例の全体構成図
【図６】他の従来例のタイミングチャート
１、２ 演算制御ユニット １ａ、２ａ 同期信号発生手段 １ｂ、２ｂ 同期信号入力手段 １ｃ、２ｃ タイマー値プリセット手段 ３、４ 水晶発振器
Claims (1)
- 【請求項１】 各々に同じ発振周波数の原振が設けられ
同期しながら並列制御を行う２つの制御ユニットと、両
制御ユニットの各々に設けられ互いに同期をとるための
同期信号を発生する同期信号発生手段と、両制御ユニッ
トの各々に設けられ同期信号発生手段からの同期信号を
互いに入力する同期信号入力手段と、同期信号入力手段
に同期信号発生手段からの同期信号が互いに入力して２
つの制御ユニットが同期すると制御ループのタイマー値
をプリセットするタイマー値プリセット手段とを備えて
構成されたことを特徴とする並列冗長回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17894991A JPH0651801A (ja) | 1991-06-25 | 1991-06-25 | 並列冗長回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17894991A JPH0651801A (ja) | 1991-06-25 | 1991-06-25 | 並列冗長回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0651801A true JPH0651801A (ja) | 1994-02-25 |
Family
ID=16057471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17894991A Pending JPH0651801A (ja) | 1991-06-25 | 1991-06-25 | 並列冗長回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0651801A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997025234A1 (fr) * | 1996-01-09 | 1997-07-17 | The Nippon Signal Co., Ltd. | Dispositif de commande de corps mobiles |
-
1991
- 1991-06-25 JP JP17894991A patent/JPH0651801A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997025234A1 (fr) * | 1996-01-09 | 1997-07-17 | The Nippon Signal Co., Ltd. | Dispositif de commande de corps mobiles |
| US5903517A (en) * | 1996-01-09 | 1999-05-11 | The Nippon Signal Co., Ltd. | Moving body control apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5166452B2 (ja) | Ｃａｎバスのクロック周波数を復元する方法、ｃａｎバスのクロック周波数を復元するためのｃａｎバスドライバ、および、ｃａｎバスのクロック | |
| JPH0651801A (ja) | 並列冗長回路 | |
| EP0766404A2 (en) | Clock generator utilizing phase locked loop circuit | |
| JPH09102739A (ja) | Ｐｌｌ回路 | |
| JPH0265525A (ja) | 位相同期回路 | |
| JP3034388B2 (ja) | 位相同期発振器 | |
| JP2924846B2 (ja) | 半導体集積回路 | |
| JPS62169560A (ja) | 二重化クロツク信号発生装置 | |
| JPS61259357A (ja) | 共通バス制御方式 | |
| JPH01316042A (ja) | 信号周波数同期装置 | |
| JPH10243485A (ja) | 網同期装置 | |
| JPS6281177A (ja) | 同期制御回路 | |
| JP2571146B2 (ja) | デジタルテープレコーダーの同期システム | |
| JPH11186899A (ja) | クロック発生回路及びクロック発生方法 | |
| JP3982095B2 (ja) | 位相同期回路 | |
| KR200185362Y1 (ko) | 시스템 클럭 이중화 장치 | |
| JPH07283730A (ja) | 位相同期発振器 | |
| JP3147441B2 (ja) | スイッチング電源制御用半導体装置及びスイッチング電源装置 | |
| JPH0151104B2 (ja) | ||
| JPH072110A (ja) | クロック信号発生装置 | |
| JPH03139920A (ja) | Ｐｌｌ回路 | |
| JPS62128211A (ja) | 周波数シンセサイザ | |
| JPS5986334A (ja) | 複数周波数発振器 | |
| JPH06303135A (ja) | クロック発生回路 | |
| JPH1056362A (ja) | ディジタル信号処理集積回路 |