JPH03139920A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 特に、間欠動作型のＰＬＬ回路に関し、動作モードへの
復帰時における、比較分周器の動作再開タイミングを適
正にし、ロックアツプ時間を短縮化することを目的とし
、 比較側分周回路と、水晶発振回路、該水晶発振回路の出
力を増幅する増幅器および該増幅器の出力を分周する分
周器を有する基準側分周回路と、を具備し、所定の間欠
動作指示信号に従って、基準側分周回路からの出力信号
と比較側分周回路からの出力信号とを周波数比較および
位相比較しその比較結果に従って電圧制御発振器を制御
する動作モードと、前記比較側分周回路および少なくと
も上記増幅器の動作を休止する待受モードと、を切換え
るＰ　Ｌ　Ｌ回路であって、待受モードから動作モード
への切換え時に、前記増幅器の出力が前記分周器の分周
動作に必要な所定信号状態に変化したことを検出する信
号検出回路を備え、該信号検出回路の出力に応答し°ζ
前記比較側分周回路の動作を再開するように構成したこ
とを特徴とし、また、信号検出回路の出力に応答して、
前記電圧制御発振器の電源を投入／切断するように構成
したことを特徴としている。

〔産業上の利用分野］ 本発明は、Ｐ　Ｌ　Ｌ　（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　
Ｌｏｏｐ）回路に関し、特に、間欠動作型のＰ　Ｌ　Ｌ
、回路に関する。

−ｉにＰＬＬは高安定度な周波数を必要とする各種電子
機器に用いられているが、例えば、バッテリ駆動の可搬
型無線電話にあっては、その低電力化要求から次に述べ
る間欠動作型ＰＬＬが使用される。

間欠動作型Ｐ　Ｌ　Ｌは、正確な周波数を要する送信時
（電波の質を高めるため正確さを求められる）に通常の
ＰＬＬ動作（以下、動作モード）を行う一方、それ程の
正確さを要しない受信時には、−部の回路動作を休止し
て（以下、待受モード）低電力化を図る。

〔従来の技術〕

従来のこの種の間欠動作型ＰＬＬ回路を図面に基づいて
説明すると、例えば第７図において、増幅回路Ａ１は水
晶発振回路１からのクロック信号Ｘ１を増幅してクロッ
ク信号Ｘ２を生成するもの、基準分周器２は信号Ｘ２を
所定分周比で分周して周波数ｆｒ、を生成するもの、オ
アゲートＧはｆｒ、あるいは後述の間欠動作制御回路か
らのｆｒｚを受けて基準周波数ｆｒを生成するものであ
り、これらの各部は基準側分周回路３を構成する。

また、増幅回路Ａ２はＶＣＯ（電圧制御型発振器）４か
らの周波数信号ｆ　ｉｎｌを増幅して周波数信号ｆｉｎ
２を生成するもの、比較分周器５はｆｉｎ２を所定分周
比で分周して比較周波数ｆｖを生成するものであり、こ
れらの各部は比較側分周回路６を構成する。

なお、位相比較器７は上記ｆｒ、ｆｖの周波数差および
位相差を検出し、ＶＣＯ４の発振周波数（ｆ　１ｎｌ）
を制御する制御電圧Ｄ０をＬＰＦ（低域通過フィルタ）
５を介して出力するものである。

一方、間欠動作制御回路８は間欠動作指示信号としての
パワーリセット信号ＰＳに従って動作モードあるいは待
受モードの何れか一方のモードを選択する回路で、例え
ば待受モード時には、基準分周器２をリセットする信号
を出力し、また、待受モードから動作モードへの復帰時
には、比較分周器５の出力（ｆ　ｖ）の最初のパルス（
第８図Ｐυで上記リセットを解除し、基準分周器２の分
周動作を許容する。Ｐ１以前にＸ２が立上っていれば、
ｆｖ、ｆｒの誤差は小さく早期にロックアツプできる。

上記の増幅回路Ａ＋、Ａｔは、待受モード時にその増幅
動作を休止するようにもなっている。

このような構成によれば、待受モード時に２つの増幅回
路Ａｔ　、Ａｚおよび基準分周器２等の動作を休止でき
、低電力化を図ることができる。

〔発明が解決しようとする課題〕

しかしながら、このような従来のＰＬＬ回路にあっては
、待受モードから動作モードへの復帰時に、まず、増幅
回路Ａ、　、Ａ２の休止を解き、そして、比較分周器５
から最初のｆｖパルスが出力されたタイミングで基準分
周器２の動作を再開する構成となっていたため、例えば
、増幅回路Ａの立上がりが増幅回路Ａ２の立上りよりも
遅れた場合には、基準分周器２にリセット解除指示が出
力されたにも拘らず、第９図に示すように増幅回路Ａ、
からのＸ２が正常に立上っていないので、基準分周器２
の分周出力（すなわちｆｒ）と比較分周器２の分周出力
（すなわちｆｖ）との位相が大きくずれることがあり、
したがって、動作モードへの復帰直後のロックアツプ時
間が長くなるといった問題点があった。

そこで、本発明は、動作モードへの復帰時における、比
較分周器の動作再開タイミングを適正にし、ロックアツ
プ時間を短縮化することを目的としている。

〔課題を解決するための手段〕

本発明は、上記目的達成のために、比較側分周回路６と
、水晶発振回路１、該水晶発振回路の出力を増幅する増
幅器Ａ１および該増幅器の出力を分周する分周器２を有
する基準側分周回路３と、を具備し、所定の間欠動作指
示信号ＰＳに従って、基準側分周回路３からの出力信号
「ｒと比較側分周回路６からの出力信号ｆｖとを周波数
比較および位相比較しその比較結果に従って電圧制御発
振器４を制御する動作モードと、前記比較側分周回路６
および少なくとも上記増幅器ＡＩの動作を休止する待受
モードと、を切換えるＰＬＬ回路であって、待受モード
から動作モードへの切換え時に、前記増幅器Ａ、の出力
が前記分周器２の分周動作に必要な所定信号状態に変化
したことを検出する信号検出回路９を備え、該信号検出
回路９の出力ＳＤに応答して前記比較側分周回路６の動
作を再開するように構成したことを特徴とし、また、信
号検出回路９の出力ＳＤに応答して、前記電圧制御発振
器４の電源を投入／切断するように構成したことを特徴
としている。

［作用］ 本発明では、増幅回路Ａ１の出力が基準分周器２の分周
動作を行わせるに充分な安定状態になったときに、比較
側分周回路６の動作が再開される。

したがって、比較側分周回路６から最初のｆｖパルスが
出力されたときには、上記増幅回路Ａ。

がずでに立上っていて、この増幅回路Ａ、からのＸ２が
基準分周器２に正常入力しているので、基準分周器２の
分周動作が故障な（行われる。その結果、両分周器２．
５の出力ｆｒ、ｆｖのずれ（位相差）が極減され、動作
モード移行直後のロックアツプ時間が短縮される。

（実施例〕 以下、本発明を図面に基づいて説明する。

第１〜６図は本発明に係るＰＬＬ回路の一実施例を示す
図であり、従来例の第７図と同一の部分には同一の符号
を（＝Ｊす。本実施例のＰＬＬ回路には、従来例の構成
に加えて信号検出回路９が備えられる。信号検出回路９
は、増幅回路Ａ、の出力（Ｘ２）をモニタしてこのＸ２
が基準分周器２の分周動作を行わせるに充分な安定状態
にあることを検出すると検出信号ＳＤを出力する。

信号検出回路９の具体例は第２図に示される。

すなわち、信号検出回路９はナントゲートＧｌ、Ｇ２か
らなるフリップフロップＦＦの一方入力端にＰＳを入力
し、他方入力端にインバータゲートＣ１を介してＸ２を
入力し、出力端からＳＤを取り出す。

この構成によれば、第３図にそのタイミングチャートを
示すように、ＰＳが“Ｌ”レベル（待受モード）で、か
つ、Ｘ２も“Ｌ”レベルにあるときに、ＳＤが°“Ｌ”
レベル（Ｘ２が安定状態にないことを示す）で出ノＪさ
れ、そして、増幅回路Ａが立上ってＸ２のレベルが上昇
し、インバータケートＧ３の°“Ｈ”レベルしきい値を
越えたときに、ＦＦが反転してＳＤが“Ｈ”レベルに変
化する作用が得られる。したがって、信号検出回路９は
Ｘ２の論理レベルが基準分周器２の分周動作を行わせる
に充分な“Ｈ”レベルになったことを検出し、その検出
結果を’ＩＩ”レベルのＳＤとして出力できる。

このため、上記のＳＤを用いて比較分周器５の動作再開
タイミングをコントロールすれば、第４図に示すように
、比較分周器５から最初の「Ｖパルス（Ｐ１）が出力さ
れた時点で基準分周器２には既に正常なＸ２が入力され
ているから、両分周器２．５の出力ｆｒ、ｆｖの位相差
を極減でき、動作モードへの復帰直後のロックアンプ時
間を短縮できる。

なお、上記実施例では待受モード時に比較分周器５を休
止するタイプのＰＬＬに適用しているが、これに限らず
、ＶＣＯを休止するタイプのＰＬＬに適用することもで
きる。すなわち、第５図に示すように、ＳＤを用いてＶ
ＣＯの電源を投入／切断するようにすればよい。

ここで、ＳＤ倍信号よってＶＣＯの電源を投入／切断す
る方式の利点は、前記実施例と同様に間欠動作の信顛性
を向上できることに加えて、ＶＣＯの電源を直接に制御
できる点にある。すなわち、ＶＣＯも含めた低消費電力
化が達成できことにある。ちなみに、前記実施例にあっ
ても、例えば、ＰＳ信号を使ってＶＣＯの電源を制御で
きるので、ＶＣＯを常時動作させる時は前記実施例の方
式が有効であるが、間欠動作にあわせてＶＣＯを制御す
る時はＳＤ倍信号よってＶＣＯの電源を投入／切断する
方式または前記実施例に加えて例えばＰＳ信号を使って
ＶＣＯの電源を制御する方式が有効となる。

また、上記信号検出回路９の構成を第６図に示すように
、ＦＦの入力側にシュミットトリガ回路等の波形整形回
路を設け、この波形整形回路によってＸ２を整形するよ
うにしてもよい。このようにすると、Ｘ２にノイズ等が
乗って瞬間的に論理レベルが上昇変化した場合でも、こ
のノイズによる誤ったＸ２の正常判定を回避できる。

〔発明の効果〕

本発明によれば、動作モードへの復帰時における、比較
分周器の動作再開タイミングを適正にでき、ロックアツ
プ時間を短縮化できる。

【図面の簡単な説明】

第１〜６図は本発明に係るＰＬＬ回路の一実施例を示す
図であり、 第１図はその構成図、 第２図はその信号検出回路の一例の構成図、第３図は第
２図の回路のタイミングチャート、第４図は一実施例の
各部の動作波形図（ＶＣＯを始めから起動させた場合）
、 第５図は他の実施態様例を示すその構成図、第６図はそ
の信号検出回路の他の例の構成図、第７〜９図は従来例
を示す図であり、 第７図はその構成図、 第８図はそのｆｖが出力される以前にＸ２が立上ってい
る場合のタイミングチャート、第９図はそのｆｖが出力
された後にＸ２が立上る場合のタイミングチャートであ
る。 信号検出回路の他の例の構成図 第６図 Ａ１・・・・・・増幅回路、 ｌ・・・・・・水晶発振回路、 ２・・・・：・基準分周器（分周器）、３・・・・・・
基準側分周回路、 ６・・・・・・比較側分周回路、 ９・・・・・・信号検出回路。

Claims (2)

【特許請求の範囲】
1. （１）比較側分周回路（６）と、 水晶発振回路（１）、該水晶発振回路の出力を増幅する
   増幅器（Ａ＿１）および該増幅器の出力を分周する分周
   器（２）を有する基準側分周回路（３）と、を具備し、 所定の間欠動作指示信号（ＰＳ）に従って、基準側分周
   回路（３）からの出力信号（ｆｒ）と比較側分周回路（
   ６）からの出力信号（ｆｖ）とを周波数比較および位相
   比較しその比較結果に従って電圧制御発振器（４）を制
   御する動作モードと、 前記比較側分周回路（６）および少なくとも上記増幅器
   （Ａ＿１）の動作を休止する待受モードと、を切換える
   ＰＬＬ回路であって、 待受モードから動作モードへの切換え時に、前記増幅器
   （Ａ＿１）の出力が前記分周器（２）の分周動作に必要
   な所定信号状態に変化したことを検出する信号検出回路
   （９）を備え、 該信号検出回路（９）の出力（ＳＤ）に応答して前記比
   較側分周回路（６）の動作を再開するように構成したこ
   とを特徴とするＰＬＬ回路。
2. （２）信号検出回路（９）の出力（ＳＤ）に応答して、
   前記電圧制御発振器（４）の電源を投入／切断するよう
   に構成したことを特徴とする請求項１記載のＰＬＬ回路
   。