JP2003224472A - 発振器 - Google Patents

Abstract

(57)【要約】 【課題】本発明は，ＰＬＬロック後，発振信号の信号純
度を低下させることのない発振器を提供することを課題
とする。 【解決手段】ＰＬＬで構成された発振器において，基準
信号発振器と，基準信号の出力周波数を分周する分周器
と，電圧制御発振器と，発振信号の出力周波数を分周す
る分周器と，前記２つの分周器出力信号の位相を比較す
るための位相比較器と，ローパスフィルターと，ロック
検出器と，前記２つの分周器に各分周数を設定するため
の制御装置と，制御装置を動作させるためのクロック発
振器から成り，前記制御装置が，前記ロック検出器から
ロック状態を検知すると前記クロック発振器の動作を停
止させるようにした。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は，主に通信機器で利
用されるＰＬＬで構成された発振器に関し，詳しくはそ
の発振信号の信号純度を向上させた発振器に関する。 【０００２】 【従来の技術】従来のＰＬＬで構成された発振器は制御
装置（マイコン等）により，基準信号の出力周波数を分
周する分周器と，発振信号の出力周波数を分周する分周
器に各分周数を設定するようになっている。また，前記
制御装置には制御装置を動作させるためのクロック発振
器が内蔵されている。前記制御装置は前記分周数を設定
した後も常時動作状態を維持するようにされており，Ｐ
ＬＬロック後，クロック発振器の動作を停止する構成と
はなっていなかった。 【０００３】 【発明が解決しようとする課題】しかし，従来のＰＬＬ
で構成された発振器によると，ＰＬＬロック後クロック
発振器が動作しており，クロック発振器のクロック周波
数の基本波信号ならびに，高調波信号が上記発振信号に
回りこみ，発振信号の信号純度を低下させていた。こう
した問題点に鑑み，本発明は，ＰＬＬロック後，発振信
号の信号純度を低下させることのない発振器を提供する
ことを課題とする。 【０００４】 【課題を解決するための手段】上記課題を解決するため
に，請求項1の発明は，ＰＬＬで構成された発振器にお
いて，基準信号発振器と，該基準信号発振器から出力さ
れる基準信号の出力周波数を分周する分周器と，発振信
号を出力する電圧制御発振器と，前記発振信号の出力周
波数を分周する分周器と，前記２つの分周器出力信号の
位相を比較するための位相比較器と，該位相比較器の出
力パルスから高調波成分を取り除いて，前記電圧制御発
振器に制御電圧を入力するためのローパスフィルター
と，前記位相比較器からの出力信号により，ロック状態
を検知するためのロック検出器と，前記２つの分周器に
各分周数を設定するための制御装置と，制御装置を動作
させるためのクロック発振器から成り，前記制御装置
が，前記ロック検出器からロック状態を検知すると前記
クロック発振器の動作を停止させるように構成される。 【０００５】 【発明の実施の形態】以下に，本発明を具体化した実施
形態の１例を，図面を基に詳細に説明する。図１は本発
明に係るＰＬＬで構成された発振器のブロック図を示
し，図２は発振器の制御装置が実行する分周数設定処理
のフローチャートである。１０は発振器であり，１１は
制御装置を動作させるためのクロック発振器であり，１
２は後述する分周器１３に各分周数を設定するための制
御装置であり，１３ａは発振信号の出力周波数を分周す
る分周器であり，１３ｂは基準信号発振器から出力され
る基準信号の出力周波数を分周する分周器であり，１４
は基準信号発振器，１５は出力端子，１６は後述するロ
ーパスフィルターから出力される出力電圧に応じて周波
数が変化する発振信号を出力する電圧制御発振器，１７
は後述する位相比較器の出力パルスから高調波成分を取
り除いて，前記電圧制御発振器１６に制御電圧を入力す
るためのローパスフィルター（以下，ＬＰＦという），
１８は分周器１３ａならびに分周器１３ｂから出力され
る信号の位相差を検出するための位相比較器であり，１
９はロック状態を検知するためのロック検出器であり，
１１乃至１８により周知のＰＬＬ(Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ)を構成している。 【０００６】次に，発振器の動作について詳細に説明す
る。発振器に動作用電源が供給されると，クロック発振
器が動作し，所定のクロック信号が制御装置に入力され
る。制御装置はクロック発振器より出力されるクロック
信号に同期して，分周器１３に各分周数を設定するため
の分周数設定処理が起動される。制御装置が実行する分
周数設定処理について図２を用いて詳細に説明する。分
周数設定処理が起動されると，ステップ（以下，Ｓとい
う）１１０にて，２つの分周器１３ａ，１３ｂに基準信
号の周波数と発振信号の周波数の関係から周知の方法で
求められる各分周数を設定する。その後，制御装置はロ
ック検出器からロック状態を表す信号が出力されるまで
Ｓ１２０で待機し，ロック検出器からロック状態を表す
信号が検出されるとＳ１３０に移行する。Ｓ１３０では
クロック発振器１１の動作を停止させこの処理を終了す
る。なお，本実施例ではクロック発振器の動作停止処理
として，クロック発振器の動作電源の供給を遮断する方
法をとっている。 【０００７】ＰＬＬがロック状態になると，所定の発振
周波数で且つ，信号純度の高い発振信号が出力端子から
出力される。次に，図３は従来のＰＬＬ構成による発振
器の発振信号の信号純度を表す図であり，図面中央にあ
る所定周波数の発振信号の近傍にクロック発振器から出
力されるクロック信号の基本波信号ならびに，高調波信
号が妨害波として現れていることがわかる。一方，図４
は本発明に係る発振器の発振信号の信号純度を表す図で
あり，図３に比べて，図面中央にある所定周波数の発振
信号の近傍にはクロック発振器からの妨害波の影響がな
いことがわかる。 【０００８】尚，本発明は上記実施の形態に限定される
ものではなく，以下に例示するように，本発明の趣旨を
逸脱しない範囲で適宜に変更して実施することも可能で
ある。本実施例では，クロック発振器と制御装置が別体
に設置されている場合について説明したが，制御装置に
クロック発振器が内蔵されていても良い。この場合，ク
ロック発振器の動作停止方法として，制御装置に準備さ
れていればスリープモードなどクロック発振器の動作を
停止するコマンドを実行しても良い。さらに，基準信号
発振器に基準信号の出力周波数を分周する分周器と，電
圧制御発振器と，発振信号の出力周波数を分周する分周
器と，位相比較器と，ロック検出器を内蔵しても良い。
この場合，回路を簡単に構成できるとともに，小型にで
きる効果がある。さらに，本発明を通信機器の周波数変
換装置の局部発振器として利用すると好適であることは
言うまでもない。また，分周器は分周数が変更できる可
変分周器として説明したが固定分周器でも良いし，基準
周波数ならびに，発振周波数が位相比較器の許容する周
波数範囲以内であればこれを省略しても良い。また，ク
ロック発振器の動作停止処理として，クロック発振器の
動作電源の供給を遮断する方法について説明したが，ク
ロック発振器と制御装置の間に周知のゲート回路を設
け，ゲート回路を制御することで，クロック信号を遮断
しても良い。 【０００９】 【発明の効果】以上詳述したように，請求項１の発明に
よれば，ロック検出器からロック状態を検知すると前記
クロック発振器の動作を停止させるようにしたので，Ｐ
ＬＬロック後，発振信号の信号純度の高い発振器を提供
することができる。

【図面の簡単な説明】 【図１】本発明に係る発振器のブロック図である。 【図２】本発明に係る発振器の制御装置が実行する分周
数設定処理のフローチャートである。 【図３】従来の発振信号の信号純度を表した図である。 【図４】本発明に係る発振信号の信号純度を表した図で
ある。 【符号の説明】 １０・・発振器，１１・・クロック発振器，１２・・制
御装置，１３ａ・・分周器，１３ｂ・・分周器，１４・
・基準信号発振器，１５・・出力端子，１６・・電圧制
御発振器，１７・・ローパスフィルター，１８・・位相
比較器，１９・・ロック検出器。

Claims (1)

1. 【特許請求の範囲】 【請求項１】ＰＬＬで構成された発振器において，基準
   信号発振器と，該基準信号発振器から出力される基準信
   号の出力周波数を分周する分周器と，発振信号を出力す
   る電圧制御発振器と，前記発振信号の出力周波数を分周
   する分周器と，前記２つの分周器出力信号の位相を比較
   するための位相比較器と，該位相比較器の出力パルスか
   ら高調波成分を取り除いて，前記電圧制御発振器に制御
   電圧を入力するためのローパスフィルターと，前記位相
   比較器からの出力信号により，ロック状態を検知するた
   めのロック検出器と，前記２つの分周器に各分周数を設
   定するための制御装置と，制御装置を動作させるための
   クロック発振器とにより構成され，前記制御装置が，前
   記ロック検出器からロック状態を検知すると前記クロッ
   ク発振器の動作を停止させるようにしたことを特徴とし
   た発振器。