JPH0650776B2 - 半導体装置に対するライフタイムキラ−導入方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は絶縁ゲートバイポーラトランジスタや電力用電
界効果トランジスタ等の半導体装置に対するライフタイ
ムキラー導入方法，より正確には半導体基板の表面部に
一方の導電形の電導度変調層を備え、該層に表面部の一
方側から一方の導電形の多数キャリアが注入され、該多
数キャリアとそれに応じて表面部の他方側から注入され
る他方の導電形の少数キャリアとの間に電導度変調が起
こるように構成された半導体装置にそのオフ動作を早め
るためのライフタイムキラーを導入する方法に関する。

〔従来の技術〕

前述の電導度変調層を備える半導体装置としては、電導
度変調を利用するいわゆる絶縁ゲートバイポーラトラン
ジスタやそれを構成する半導体層に電導度変調が起こり
やすい電力用電界効果トランジスタがあり、いずれの場
合もその電導度変調層内にはふつうは電子である多数キ
ャリアと正孔である少数キャリアとが注入され、両キャ
リアの相互作用で電導度変調が起こって電導度変調層の
導電度が著しく増大されるが、多数キャリアの注入が停
止されてもキャリアとくに少数キャリアが容易に消滅し
ないので半導体装置のオフ動作時間が長くなる問題があ
る。このため、キャリアを捕捉して消滅させる役目を果
たすふつうは金や白金等の重金属原子であるライフタイ
ムキラーを半導体装置の半導体層内に導入，拡散させる
ことが従来から行なわれている。

第２図はかかるライフタイムキラーが導入される絶縁ゲ
ートバイポーラトランジスタを示すものである。図にお
いて、強いｐ形のシリコン基板１の上に強いｎ形層２お
よび高抵抗性のｎ形層３とを順次エピタキシャル成長等
の手段で作り、ｎ形層２内に強いｐ形層４とふつうのｐ
形層５とを拡散させ、さらに強いｎ形層６をｐ形領域内
に作り込む。ｎ形層３，６の間のｐ形層５の基板表面部
がチャネル形成領域であって、その上に薄いゲート酸化
膜7aを介してゲート７が設けられる。ゲート７を含む上
面は酸化膜８によって覆われ、さらに電極膜９が図示の
ように上下両面に設けられる。

ｎ形層４，ｐ形層５およびｎ形層６はゲート７とともに
１個のｎチャネル電界効果トランジスタを構成してお
り、そのソース端子Ｓはｎ形層６に導電接続された電極
膜９から導出され、ドレイン端子Ｄは基板１に導電接続
された電極膜９から導出され、このドレイン端子Ｄ側に
正の電圧が与えられる。ゲート７に導電接続された電極
膜９から導出されたゲート端子Ｇに正のゲート駆動電圧
が与えられると、この電界効果トランジスタはオン動作
してそのチャネルChを介して多数キャリアとしての電子
をｎ形層３に注入する。この多数キャリアの注入により
ｎ形層３の電導度が増加してその電位が下がるので、正
の電圧が掛かっているｐ形の基板１からｎ形層２を介し
て少数キャリアとしての正孔がｎ形層３に注入される。
このため、ｎ形層３内では多数キャリアと少数キャリア
との相互作用により電導度変調が起こり、ｎ形層３の電
導度が著しく増大するに至る。

一方、図からわかるようにｐ形の基板１，ｎ形層２，３
およびｐ形層４とは１個のpnpバイポーラトランジスタ
を構成しており、ｎ形層３がそのベースに当たるので、
前述のようなその電導度の増大によってこのバイポーラ
トランジスタもオン動作する。前述のドレイン端子Ｄは
このバイポーラトランジスタのエミッタ端子Ｅの役目を
兼ね、一方ソース端子Ｓが導出された電極膜９はｐ形層
４とも導電接続しているので、このソース端子Ｓがバイ
ポーラトランジスタのコレクタ端子Ｃの役目を兼ねてい
ることになり、バイポーラトランジスタのオン動作によ
り両端子Ｅ，Ｃ間が低いオン抵抗で導通する。つまり、
ゲート端子Ｇに駆動電圧を与えると、電界効果トランジ
スタがこれによってオン動作し、それに誘引されてバイ
ポーラトランジスタもオン動作することになり、これに
よって非常に入力抵抗の高いゲートへの入力により低い
出力抵抗のバイポーラトランジスタを制御できるので、
この意味で図示の半導体装置は前述のように絶縁ゲート
バイポーラトランジスタと呼ばれている。

ゲート端子Ｇへの駆動電圧を切ったときチャネルChを介
するｎ形層３への多数キャリアの注入は止まるが、該ｎ
形層３内には電導度変調で生じた大量の多数キャリアと
少数キャリアとが蓄積されており、これらキャリアが完
全に消滅するまで電流が流れ続けるので、オフ動作時間
が長く掛かってしまうことになり、これに応じてオフ動
作時のスイッチングロスも増加する。このため、従来か
らふつうは金、白金等の重金属原子であるライフタイム
キラーを半導体装置に拡散，導入することが行なわれて
いる。このライフタイムキラーを導入すべき対象は半導
体装置内のｎ形層３であるが、その図の上側には電界効
果トランジスタが前述のように作り込まれていて、ライ
フタイムキラー原子によりそのゲート酸化膜7aが影響を
受けやすいので、ライフタイムキラーの導入は必ず半導
体装置の図の下側から行なう。このため、電極膜９がま
だ被着されていない前の基板１の図の下面に例えば金を
薄く被着した上で700〜900℃の熱処理によって金をｎ形
層３まで深く拡散させる。この金等のライフタイムキラ
ー原子はキャリアの再結合中心となってｎ形層３内に前
述のように蓄積された多数キャリアと少数キャリアとを
短時間内に消滅させるので、ライフタイムキラーの導入
によって絶縁ゲートバイポーラトランジスタのオフ動作
時間を短縮し従ってそのスイッチング速度を向上させる
ことができる。なお、半導体装置が前述の電力用電界効
果トランジスタの場合は、第２図における基板１が強い
ｎ形とされ、ｎ形層２が省略される。従って、この場合
はｎ形層３内のキャリアが多数キャリアとしての電子が
支配的なユニポーラの縦形電界効果トランジスタとな
り、原則的には少数キャリアとの相互作用に基づく電導
度変調は生じないはずであるが、動作周波数を上げて行
くとｎ形層３内の空乏層の急速な成長と縮小の繰り返え
しに伴って少数キャリアが内部発生するようになり、実
際には程度は異なるもののやはり電導度変調が発生する
ようになる。従ってこの場合にもスイッチング速度を向
上させる上でライフタイムキラーの導入が望ましく、従
来から上述の絶縁ゲートバイポーラトランジスタに対す
ると同様な要領で電力用電界効果トランジスタに導入さ
れている。

〔発明が解決しようとする問題点〕

上述のように絶縁ゲートバイポーラトランジスタや電力
用電界効果トランジスタなどの比較的大要領の半導体装
置のスイッチング速度を向上させる上でライフタイムキ
ラーの導入は著効を有するが、その反面半導体装置のオ
ン抵抗を増大させやすい問題がある。これはライフタイ
ムキラー原子が半導体装置のオフ動作時に残存するキャ
リアの再結合中心になってそれを早期に消滅させる役目
を果たすと同時に、半導体装置のオン動作時間内にもキ
ャリア対を消滅させる再結合中心ないしはキャリアに対
するトラップ中心として働いてしまいやすい結果であっ
て、ライフタイムキラーの導入量を増加させればさせる
程半導体装置のスイッチング時間は短縮できるが、半導
体装置のオン抵抗の増加を招いてしまうことになる。こ
のオン抵抗の増加は当然半導体装置の定常ロスの増大を
意味するので、実際面ではこの定常ロスを許容できる限
度内においてのみしかスイッチング速度の向上ないしは
スイッチングロスの減少を図ることができないことにな
る。

本発明はかかる矛盾ないしはトレードオフ関係を極力解
決して、オン抵抗の増加を最低に抑えながらスイッチン
グ速度を向上させることができるライフタイムキラーの
導入方法を得ることを目的とする。

〔問題点を解決するための手段〕

本発明は、半導体装置を半導体基板の表面部に一方の導
電形の電導度変調層を備え、該層に表面部の一方側から
一方の導電形の多数キャリアが注入され、該多数キャリ
アとそれに応じて表面部の他方側から注入される他方の
導電形の少数キャリアとの間に電導度変調が起こるよう
に構成した上で、電導度変調層の少数キャリアが注入さ
れる他方側寄りの基板表面にライフタイムキラー材を含
む膜を被着し、該膜から電導度変調層の膜近傍の領域に
対して選択的にライフタイムキラー原子を拡散により導
入することにより上記の目的達成に成功したものであ
る。

〔作用〕

上記構成にいう電導度変調層は前述の従来技術における
ｎ形層に対応するものではあるが、いわばその内の半導
体基板の表面部であって、該電導度変調層には基板表面
部の一方側からは多数キャリアが，他方側からは少数キ
ャリアが注入される。従って、この電導度変調層はそれ
への両キャリアの注入が半導体基板の表面にほぼ平行な
方向からなされるいわゆる横形構成であり、本発明にお
いてはこれを利用して基板の表面から電導度変調層中の
スイッチング速度の向上に最も効果の高い場所にライフ
タイムキラー原子を選択的に拡散，導入する。すなわ
ち、前の第２図に示したような構造では電導度変調が生
じるｎ形層には少なくとも基板の裏面側からそれを介し
てライフタイムキラーをこのｎ形層にまでいわば間接的
に導入してやる要があり、従ってｎ形層中の電導度変調
が発生する場所にだけ選択的にライフタイムキラーを導
入することが困難であったが、本発明では半導体基板の
表面部に電導度変調層が存在するのでその内の最も望ま
しい場所に対して選択的にライフタイムキラーをいわば
直接的に導入することが可能になる。

次に、このライフタイムキラーの選択的な導入に最も適
した場所であるが、本発明では電導度変調層中の少数キ
ャリアが注入される他方側寄りの領域を選定する。これ
は種々の実験によりこの少数キャリアの注入側へのライ
フタイムキラーの導入が最もスイッチング速度向上に効
果があり、しかもオン抵抗の増加を比較的少なくできる
ことが判明したためであって、その理由は次のとおりと
考えられる。すなわち、電導度変調層には前述のように
基板表面部の両側から多数キャリアと少数キャリアが注
入される以上、電導度変調層の内部には両キャリアが常
に共存はしうるものの、その共存密度は必ずしも一様で
はなく、その少数キャリアの注入側寄り領域内で最も密
度が高く従ってこの領域で電導度変調作用が最も盛んに
起こるので、この両キャリアの最大共存密度領域にライ
フタイムキラーを導入してやれば、その両キャリアに対
する再結合中心としての役目が最も効率よく果たされ、
電導度変調層内に残存するキャリアがこれによって最も
早く消滅するものと考えられる。また、電導度変調層へ
の他方側からの少数キャリアの注入は電導度変調層の他
方側寄り領域の電位が下がることによって促進されるの
であるから、そこにライフタイムキラーを選択的に導入
すれば残存多数キャリアがこの領域内で消滅されてその
電位の低下が少なくなり、少数キャリアが多数キャリア
の注入停止後にさらに電導度変調層に注入されることが
少なくなり、あるいは若干注入されても直ちにこの領域
内のライフタイムキラーにより消滅されるものと考えら
れる。一方、オン抵抗の増加については、電導度変調層
の少数キャリア注入側領域に選択的にライフタイムキラ
ーが導入され、従ってライフタイムキラーの濃度がこの
領域においてのみ高く電導度変調層の他の部分において
ずっと低くなるので、この他部分においてライフタイム
キラーが再結合中心ないしはトラップ中心として働いて
キャリアを消滅させることが少なくなるので、オン抵抗
の増加が比較的少なくなるものと考えられる。

上述のように電導度変調層の少数キャリア注入側寄りの
領域にライフタイムキラーを選択的に導入するに当たっ
ては、本発明では該領域の基板表面にライフタイムキラ
ーとしての金などの膜を薄く被着し、熱処理等の手段で
膜内のライフタイムキラー原子を拡散により該領域に導
入する。半導体層内に導入されたライフタイムキラー原
子はふつう比較的低温下でも拡散しやすく、長期の使用
後には漸次半導体層から失われてしまうことが多いか
ら、膜のライフタイムキラーをすべて拡散させずに若干
残しておくようにすれば、ライフタイムキラーが逸出し
て行く分を膜から自動的に断えず補給して膜近傍の領域
内をライフタイムキラー原子の濃度を高く維持すること
ができる。

〔実施例〕

以下、第１図を参照しながら本発明の実施例を説明す
る。第１図は本発明を横形構造の絶縁ゲートバイポーラ
トランジスタに適用した例を示すものである。

この絶縁ゲートバイポーラトランジスタを作り込む基板
10としてはｐ形のものが用いられ、その上に高抵抗性の
ｎ形層11が例えばエピタキシャル成長法によって数十か
ら100μｍ程度の厚みに作られる。このｎ形層11内に強
いｎ形層12および強ｐ形層13が図示のように順次拡散に
よって作り込まれ、このｐ形層13がドレインＤないしは
エミッタＥ用の半導体層となる。強いｐ形層14は例えば
前のｐ形層13と同時に拡散されるコレクタＣ用の半導体
層である。チャネルChの形成層であるｐ形層15はこのｐ
形層14からの熱処理による拡散によりないしはそれとは
別の拡散によって作られる。ソース用半導体層としては
強ｎ形層16がｐ形層14内に拡散される。ｐ形層15の表面
に対向して薄いゲート酸化膜17aを介してポリシリコン
等のゲート17が設けられ、このゲート17は酸化膜17bに
よってｎ形層11の表面からはやや遠ざけられている。ゲ
ート17を含む図の上面には酸化膜18が被着ないしは成長
され、その窓を介して電極膜19が設けられる。ドレイン
ないしはエミッタ端子Ｄ，Ｅ用電極膜19はｐ形層13に導
電接続され、ゲート端子Ｇ用電極膜19はゲート17に導電
接続されるが、ソースないしはコレクタ端子Ｓ，Ｃ用電
極膜19はｎ形層16およびｐ形層14に同時に導電接続する
ように設けられ、これによって両半導体層14,16は相互
に短絡される。なお、電力用電界効果トランジスタの場
合にはｎ形層12およびｐ形層13のかわりに単一の強いｎ
形層を設ければよい。また、実際の絶縁ゲートバイポー
ラトランジスタや電力用電界効果トランジスタはいわば
集積化トランジスタであって、図示のような構造が数百
ないし数万回一次元的ないしは二次元的に繰り返えされ
て１個のトランジスタが構成される。

ｎ形層11は絶縁ゲートバイポーラトランジスタの電界効
果トランジスタ部のドレイン層ないしはバイポーラトラ
ンジスタ部のベース層にあたり、その表面部が本発明に
いう電導度変調層20となる。この電導度変調層20には、
電界効果トランジスタ部のゲート端子Ｇに与えられるゲ
ート駆動電圧により開閉されるチャネルChを介して、該
電界効果トランジスタのオン動作時にその左側に当たる
一方側から多数キャリアとして、この例では電子ｅが注
入され、これに触発されてドレインないしエミッタ端子
Ｄ，Ｅにより正の電位を与えられているｐ形層13から少
数キャリアとして正孔ｈが注入される。この際強いｎ形
層12はこの少数キャリア注入に対する一種のバッファ層
として働く。電導度変調層20内では、多数キャリアｅと
少数キャリアｈとの相互作用により電導度変調が起こる
が、この電導度変調作用が最も強い領域が本発明により
ライフタイムキラーを選択的に導入すべき領域21であっ
て、電導度変調層20の他方側寄りつまりその図の右半分
に当たり、この部分の表面上の酸化膜18に明けた窓を介
してライフタイムキラーの膜30が電導度変調層20の表面
に被着される。このライフタイムキラーとしては、よく
知られているように金，白金等の重金属が最も適し、ト
ランジスタの動作周波数がとくに高くない限りふつうは
金が蒸着法ないしはスパッタ法により0.１μｍ以下の極
く薄い膜30として被着される。ライフタイムキラーの領
域21への導入は700〜900℃の熱処理によって行ない、１
〜２時間の熱処理により膜30内のライフタイムキラー原
子の一部を電導度変調層20のふつうは数十μｍ程度の深
さに亘って領域21内に拡散，導入することができる。な
お、膜30の図の左右方向の幅は数μｍ程度で充分であ
る。

以上のようにしてライフタイムキラーを導入された半導
体装置は、絶縁ゲートバイポーラトランジスタの場合は
数十kHzまでのスイッチング周波数で、電力用電界効果
トランジスタの場合は数百kHzまでのスイッチング周波
数で高速動作が可能である。そのオン抵抗は、トランジ
スタの耐圧が500Ｖ，電流が30Ａ程度までのものに対し
て、従来技術による同等品と比べて30〜50％低下させる
ことができる。

〔発明の効果〕

以上説明したとおり本発明においては、半導体装置を半
導体基板の表面部に一方の導電形の電導度変調層を備
え、該層に表面部の一方側から一方の導電形の多数キャ
リアが注入され、該多数キャリアとそれに応じて表面部
の他方側から注入される他方の導電形の少数キャリアと
の間に電導度変調が起こるように構成した上で、電導度
変調層の少数キャリアが注入される他方側寄りの基板表
面にライフタイムキラー材を含む膜を被着し、該膜から
電導度変調層の膜近傍の領域に対して選択的にライフタ
イムキラー原子を拡散により導入するようにしたので、
電導度変調層内の最も電導度変調作用が強く起こる領域
に対して選択的にライフタイムキラーを導入することに
より半導体装置のスイッチング速度を充分高め、該領域
以外の場所にはライフタイムキラーを導入しないように
することにより半導体装置のオン抵抗を低く保つことが
でき、これによって定常ロスが低くかつスイッチング動
作の早い半導体装置を製作することができる。本発明に
おけるライフタイムキラーの導入源としての膜は電導度
変調層の表面に被着すればよいので、簡単な被着工程と
熱処理工程とによりライフタイムキラー原子を最適領域
に選択性よく導入することができ、従って本発明方法に
より特性のばらつきが少ない半導体装置を再現性よく製
作できる管理面における利便が得られる。また、半導体
装置の長期の使用中にライフタイムキラーが漸次拡散し
て失われて行っても、ライフタイムキラー源としての膜
からそれが常に補給されるので、半導体装置の特性が劣
化するおそれをなくすことができる。

このように、本発明は定常ロスやスイッチング速度の面
で従来より優れた性能の半導体装置を提供することを可
能にし、かつその運転信頼性を向上させる著効を有す
る。

【図面の簡単な説明】

第１図は本発明によるライフタイムキラー導入方法を実
施した半導体装置を例示する絶縁ゲートバイポーラトラ
ンジスタの要部の拡大断面図、第２図はこれに対応する
従来方法によりライフタイムキラーが導入される絶縁ゲ
ートバイポーラトランジスタの要部の拡大断面図であ
る。 10：基板、11：電導度変調層を含むｎ形層、12：バッフ
ァ層としての強いｎ形層、13：ドレインないしはエミッ
タ層としてのｐ形層、14：コレクタ層としての強いｐ形
層、15：チャネル形成層としてのｐ形層、16：ソース層
としての強いｎ形層、17：ゲート、17a：ゲート酸化
膜、17b：酸化膜、18：酸化膜、19：電極膜、20：電導
度変調層、21：ライフタイムキラー導入領域、30：ライ
フタイムキラー原としての膜、Ｃ：コレクタ端子、Ch：
チャネル、Ｄ：ドレイン端子、Ｅ：エミッタ端子、ｅ：
多数キャリアとしての電子、ｈ：少数キャリアとしての
正孔、Ｓ：ソース端子、である。

Claims (5)

【特許請求の範囲】
1. 【請求項１】半導体基板の表面部に一方の導電形の電導
   度変調層を備え、該層に表面部の一方側から一方の導電
   形の多数キャリアが注入され、該多数キャリアとそれに
   応じて表面部の他方側から注入される他方の導電形の少
   数キャリアとの間に電導度変調が起こるように構成され
   た半導体装置にライフタイムキラーを導入する方法であ
   って、電導度変調層の少数キャリアが注入される他方側
   寄りの基板表面にライフタイムキラー材を含む膜を被着
   し、該膜から電導度変調層の膜近傍の領域に対して選択
   的にライフタイムキラー原子を拡散により導入するよう
   にしたことを特徴とする半導体装置に対するライフタイ
   ムキラー導入方法。
2. 【請求項２】特許請求の範囲第１項記載の方法におい
   て、ライフタイムキラーが金，白金等の重金属であるこ
   とを特徴とする半導体装置に対するライフタイムキラー
   導入方法。
3. 【請求項３】特許請求の範囲第１項記載の方法におい
   て、半導体装置が絶縁ゲートバイポーラトランジスタで
   あることを特徴とする半導体装置に対するライフタイム
   キラー導入方法。
4. 【請求項４】特許請求の範囲第１項記載の方法におい
   て、半導体装置が電力用の電界効果トランジスタである
   ことを特徴とする半導体装置に対するライフタイムキラ
   ー導入方法。
5. 【請求項５】特許請求の範囲第３項または第４項記載方
   法において、トランジスタが横形トランジスタであるこ
   とを特徴とする半導体装置に対するライフタイムキラー
   導入方法。